JPH0197878A - Testing method of divided wirings - Google Patents

Testing method of divided wirings

Info

Publication number
JPH0197878A
JPH0197878A JP62255520A JP25552087A JPH0197878A JP H0197878 A JPH0197878 A JP H0197878A JP 62255520 A JP62255520 A JP 62255520A JP 25552087 A JP25552087 A JP 25552087A JP H0197878 A JPH0197878 A JP H0197878A
Authority
JP
Japan
Prior art keywords
test
head
insulation
testing
conducted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62255520A
Other languages
Japanese (ja)
Inventor
Taiichi Miho
美保 泰一
Takeo Ogawa
小川 武男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62255520A priority Critical patent/JPH0197878A/en
Publication of JPH0197878A publication Critical patent/JPH0197878A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To test a printed wiring board effectively in a short time, when conduction/insulation tests are performed with a divided type head, by not testing all pins, but executing the tests especially using programs. CONSTITUTION:Grid shaped contact pins 4, which are provided in a divided type head 3, are compressed to a circuit pattern 2 of a printed wiring board 1. Testing voltages are applied by changing switching circuits. The connections of the circuit pattern are checked in this wiring test. In this constitution, a conduction testing device 6 and a insulation testing device 7 are provided as constituent devices, which are formed in a testing and judging part 5 in the divided type head in the form of test programs. When the addresses of the pins under tests are determined, FROM addresses are viewed. Whether the address is in the inside or outside of a region is judged. When the address is at the outside of the region, the conduction test is not conducted. When it is in the inside, the conduction test is conducted with the device 6 only at the time of the initial head access. The point of the pin having the highest number among the divided net is obtained for every head location, and the insulation test is conducted with the device 7. The test is not conducted when the head is located at the point having lower number.

Description

【発明の詳細な説明】 【概要] 本発明は印刷配線基板の回路パターンについてその絶縁
抵抗を検査する試験方式に関し、特に分割ヘッド方式に
おいて重複して試験することなく印刷配線基板のパター
ンを短時間で有効に試験する方式を提供することを目的
とし、印刷配線基板のパターンに、分割ヘッドに設けた
格子状の接触ピンを押圧し、試験電圧をスイッチング回
路により切換えながら印加したときの回路パター、ンの
抵抗を検査する布線試験方式において、試験・判断部に
、接触ピンに試験電圧を印加するため直前のフロムアド
レスを判断し、ヘッド領域外のときは導通テストを行わ
ず、ヘッド領域内であれば最初のヘッドアクセス時のみ
試験する手段と、各ヘッドロケーション毎に分割された
ネットの部分のうち最老番ポイントを求め、そのポイン
トで絶縁試験を行い、若番側ヘッドでは行わないように
する手段とを具備する構成としている。
Detailed Description of the Invention [Summary] The present invention relates to a test method for inspecting the insulation resistance of a circuit pattern on a printed wiring board, and in particular, the present invention relates to a test method for testing the insulation resistance of a circuit pattern on a printed wiring board. The purpose is to provide a method for effectively testing the printed wiring board pattern by pressing the grid-shaped contact pins provided on the dividing head and applying the test voltage while being switched by a switching circuit. In the wiring test method for testing the resistance of the contact pin, the test/judgment section judges the previous from address in order to apply a test voltage to the contact pin, and does not perform a continuity test when it is outside the head area. If so, there is a way to test only at the first head access, and to find the oldest numbered point among the parts of the net divided for each head location, perform the insulation test at that point, and avoid testing on the smaller numbered heads. The configuration includes means for

[産業上の利用分野コ 本発明は印刷配線基板の回路パターンについて、その絶
縁抵抗を検査する試験方式に関する。
[Industrial Field of Application] The present invention relates to a test method for testing the insulation resistance of a circuit pattern on a printed wiring board.

従来、印刷配線基板の必要な試験領域の全格子点に接触
ピンを押圧する方式があり、このとき分割領域をカバー
する分割ヘッドを利用して、そのヘッドを全領域に移動
させ試験を行っていたが、検査点が重複するこめ試験時
間が多大となった。
Conventionally, there is a method in which contact pins are pressed against all grid points in the required test area of a printed wiring board, and at this time, a dividing head that covers the divided area is used and the head is moved to the entire area to perform the test. However, since the inspection points overlapped, the test took a lot of time.

そのため簡潔に正確な試験を短時間でできる方式を開発
することが要望された。
Therefore, there was a need to develop a method that could perform simple and accurate tests in a short period of time.

[従来の技術] 印刷配線基板は高密度化・多層化が図られ、その配線パ
ターンについて試験するとき、試験領域の全格子点に接
触ピン(プローブ)を持つ全ピン方式と、試験領域を複
数に分割して分割ヘッドを用いる方式とがある。
[Prior art] Printed wiring boards are becoming denser and more multi-layered, and when testing their wiring patterns, there are two methods: an all-pin method that has contact pins (probes) at all grid points in the test area, and an all-pin method that has contact pins (probes) at all lattice points in the test area. There is a method of dividing the head into two parts and using a dividing head.

全ピン方式では例えば2.5mmの格子位置を考えその
全ての個所に切換と接触する接触ピン(プローブ)を取
り付け、ピンを基板に押圧したとき、各ピン毎に試験電
圧をスイッチング回路により切換えながら、印加する。
In the all-pin method, for example, consider a 2.5 mm grid position and attach contact pins (probes) that make contact with the switching at all of the positions, and when the pins are pressed against the board, the test voltage is switched for each pin by a switching circuit. , apply.

このとき配線パターンの実際の使用に近い電気的状態を
短時間で検査することが出来る。
At this time, it is possible to inspect the electrical condition of the wiring pattern in a short time, which is close to that in actual use.

また分割ヘッド方式では、試験領域を分割した大きさの
試験ヘッドを用いて、機械的走査(移動)により全領域
を試験する。この方式では試験端子数が膨大とはならず
、価格が極端に高くならず、且つ試験装置内部のリーク
電流は小さいため、絶縁試験精度を高くすることが出来
る。
Further, in the divided head method, a test head of a size obtained by dividing the test area is used to test the entire area by mechanical scanning (movement). In this method, the number of test terminals is not enormous, the price is not extremely high, and the leakage current inside the test device is small, so the insulation test accuracy can be improved.

[発明が解決しようとする問題点] 全ピン方式では試験端子数が膨大となり、従って高価に
なる欠点があった。更に試験用接触ピンの数が多数で且
つスイッチング回路が直列に挿入されているため、リー
ク電流が大きくなって、絶縁試験の精度が低下する欠点
があった。分割ヘッド方式ではヘッド移動の時間が必要
となり、絶縁試験の回数が増える粂とは動作原理上当然
であるが、それ以外に同一試験ポイントを重複して試験
する欠点が大きい。即ち試験時間が長大化するのみでな
く、分割区域近辺に起きた不良点について複数の不良結
果メツセージが出力され、区別が難しい欠点が生じた。
[Problems to be Solved by the Invention] The all-pin method had the disadvantage that the number of test terminals was enormous, and it was therefore expensive. Furthermore, since the number of test contact pins is large and the switching circuits are inserted in series, there is a drawback that leakage current increases and the accuracy of the insulation test decreases. The split head method requires time to move the head and increases the number of insulation tests, which is natural from the operational principle, but it also has the major disadvantage of testing the same test points over and over again. That is, not only does the test time become longer, but also a plurality of failure result messages are output for failure points occurring near the divided areas, making it difficult to distinguish between them.

本発明の目的は前述の欠点を改善し、分割ヘッド方式に
おいて重複して試験をすることなく、印刷配線基板のパ
ターンを短時間で有効に試験する方式を提・供すること
にある。
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks and to provide a method for effectively testing patterns on printed wiring boards in a short time without repeating tests in the split head method.

[問題点を解決するための手段] 第1図は本発明の原理構成を示す図である。第1図にお
いて、1は印刷配線基板、2は回路パターン、3は分割
ヘッド、4は接触ピン、5は試験・判断部、6は導通試
験手段、7は絶縁試験手段を示す。
[Means for Solving the Problems] FIG. 1 is a diagram showing the basic configuration of the present invention. In FIG. 1, 1 is a printed wiring board, 2 is a circuit pattern, 3 is a dividing head, 4 is a contact pin, 5 is a test/judgment section, 6 is a continuity test means, and 7 is an insulation test means.

印刷配線基板1の回路パターン2に分割ヘッド3に設け
た格子状の接触ピン4を押圧し、試験電圧をスイッチン
グ回路により切換えながら印加したときの回路パターン
の接続を検査する布線試験方式において、本発明は下記
の構成としている。
In the wiring test method, the connection of the circuit pattern is inspected by pressing the grid-shaped contact pins 4 provided on the dividing head 3 onto the circuit pattern 2 of the printed wiring board 1 and applying a test voltage while being switched by a switching circuit. The present invention has the following configuration.

即ち、 試験・判断部5に、接触ピン4に試験電圧を印加するた
め直前のフロムアドレスを判断し、ヘッド領域内のとき
は導通試験を行わず、ヘッド領域内であれば最初のヘッ
ドアクセス時のみ試験を行う手段6と、各ヘッドロケー
ション毎に分割されたネットの部分の内、最老番ポイン
トを求めそのポイントで絶縁試験を行い、若番側ヘッド
では行わないようにする手段7とを具備することである
That is, in order to apply a test voltage to the contact pin 4, the test/judgment unit 5 judges the previous from address, and if it is within the head area, a continuity test is not performed, but if it is within the head area, it is determined at the time of the first head access. and means 7 for determining the oldest numbered point among the parts of the net divided for each head location and performing the insulation test at that point, and not performing the insulation test on the smaller numbered heads. It is important to be equipped.

[作用] 本発明は分割ヘッドが基板上の回路パターンをアクセス
するため、領域にアドレスを付けてあり、分割ヘッドを
2つ使用するかまたは1つのヘッドで試験後に移動させ
て試験する場合に適用される。
[Function] The present invention has addresses assigned to areas in order for the dividing head to access the circuit pattern on the board, and is applicable to cases where two dividing heads are used or one head is moved after testing. be done.

例えば試験プログラムの形で分割ヘッド内の試験・判断
部5に準備されている構成手段として、導通試験手段6
と、絶縁試験手段7とがある。そして分割ヘッドを持っ
てきて試験すべきピンについてアドレスが定まったとき
、フロムアドレス(電圧印加側の端子アドレスをいう)
を見て、そのアドレスがヘッド領域内であるか外である
かを判断する。領域外のときは導通試験手段6により導
通試験を行わず、他のピンを探して試験に入り、領域内
のとき最初のヘッドアクセス時のみ導通試験手段6によ
り導通試験を行う。
For example, the continuity test means 6 is prepared as a configuration means in the test/judgment section 5 in the dividing head in the form of a test program.
and insulation testing means 7. Then, when the dividing head is brought in and the address for the pin to be tested is determined, the from address (terminal address on the voltage application side)
to determine whether the address is within or outside the head area. When it is outside the area, the continuity test means 6 does not perform a continuity test, but searches for another pin and enters the test.When it is inside the area, the continuity test means 6 performs a continuity test only at the first head access.

またヘッドロケーション毎に分割されたネットのうち、
最老番ピンの点を求め、その点で絶縁試験手段7により
絶縁試験を行う。そして若番側ヘッドでは絶縁試験を行
わないようにする。
Also, among the nets divided by head location,
The point of the oldest numbered pin is determined, and an insulation test is performed at that point using the insulation test means 7. Also, do not perform an insulation test on the smaller numbered heads.

[実施例] 第2図は本発明の実施例としてテストプログラムを組込
んでおき試験を行う場合の動作フローチャートを示す。
[Embodiment] FIG. 2 shows an operation flowchart in the case where a test program is installed and a test is performed as an embodiment of the present invention.

試験を開始してプログラムを1つ持って来て判断する。Start the exam, bring in one program, and judge.

ステップ■では接触ピンのアドレスがヘッドエリア内か
どうかを判断する。
In step (2), it is determined whether the address of the contact pin is within the head area.

ここでヘッドエリア内とは2ヘッド分のアクセスされた
領域をいう。判断が否のときは試験がなされず、データ
は無視される。判断が肯定のときはステップ■において
ネットの先頭かどうか判断する。ネットとはテストプロ
グラム上で配線端子群を指す語句である。判断が肯定の
ときは「フロムセットのみ」を行う。ここでフロムセッ
トとは接触ピンに電源電圧の一方を印加して、基板上の
回路パターンに接触させることをいう。このときはフロ
ムセットを行ったのみで、試験を行うことなく次のテス
トプログラムを取り込む。ステップ■における判断が否
のとき、ステップ■においてネットの終わりかどうかを
調べる。終わりでないときステップ■に移る。ステップ
■において否のとき、直前のフロムアドレスのセットが
ヘッドエリア内かどうかを判断する。エリア外のため否
のときは導通試験を行ってもエラーとなるだけであるか
ら、ステップ■においてCモード(導通試験モード)か
否かを判断する。否のときは導通試験命令を与えること
でフロムセットのみで良い。また肯定のときは無視して
良い。
Here, the term "inside the head area" refers to an area accessed by two heads. If the determination is negative, no test is performed and the data is ignored. If the determination is affirmative, it is determined in step (2) whether or not it is at the beginning of the net. Net is a word that refers to a group of wiring terminals on a test program. If the judgment is positive, perform "from set only". Here, "from set" refers to applying one side of the power supply voltage to the contact pin to bring it into contact with the circuit pattern on the board. At this time, only the from set was performed, and the next test program was imported without testing. When the judgment in step ■ is negative, it is checked in step ■ whether the end of the net is reached. If it is not finished, move on to step ■. If the answer is NO in step (2), it is determined whether the previous from address set is within the head area. If the result is negative because it is out of the area, even if the continuity test is performed, an error will only occur. Therefore, in step (2), it is determined whether or not the C mode (continuity test mode) is selected. If not, just set from from by giving a continuity test command. Also, if it is affirmative, you can ignore it.

ステップ■において肯定のときは、領域内であるからス
テップ■に進む。ステップ■において直前のフロムアド
レスが同一ヘット内か否か判断する。肯定のとき(内の
とき)は同一ピンについて2度試験する可能性が有るた
め、ステップ■においてそのヘッドは最初のアクセスか
否かを判断する。否のとき2度の試験は行わないからス
テップ■に進む。ステップ■における否定のとき、及び
ステップ■における肯定のときは、共に導通試験の命令
を実行するためステップ■に進む。ステップ■において
肯定のときステップ■においてそのネットのヘッド領域
内の最若番アドレスを求める。
If step (2) is affirmative, it is within the range, so proceed to step (2). In step (2), it is determined whether the immediately previous from address is within the same head. If it is affirmative (inside), there is a possibility that the same pin will be tested twice, so in step (2) it is determined whether or not that head is accessing for the first time. If no, the second test will not be conducted, so proceed to step ■. If step (2) is negative or step (2) is affirmative, the process advances to step (2) to execute the continuity test command. If step (2) is affirmative, step (2) determines the smallest address within the head area of the net.

これはネットの端のとき最初のアドレスが最若番アドレ
スとは限らず、また老番ヘッドの最若番アドレスは若番
ヘッドの最老番アドレスより大きな値となっているから
である。そしてそのアドレスにつきステップOにおいて
、老番のヘッド側かどうかを判断する。否のとき(若番
のとき)ステップ■において最初のヘッドロケーション
かどうか判断する。肯定のときと、ステップ0における
否定(老番)のとき、絶縁試験を行うためステップ@に
進む。ステップ■において否定のとき次の処理は行わな
い。
This is because the first address at the end of the net is not necessarily the smallest numbered address, and the smallest numbered address of the oldest numbered head has a larger value than the oldest numbered address of the smallest numbered head. Then, in step O for that address, it is determined whether it is on the side of the head with the highest number. If no (lower number), it is determined in step (2) whether or not it is the first head location. When it is affirmative and when it is negative (older number) at step 0, proceed to step @ to perform an insulation test. If step (2) is negative, the next process is not performed.

次に本発明の実施例として、第3図に印刷配線基板の例
と、それに対するプログラムの例を第4図に示す。第3
図における基板は括弧付き表示で示す(1)からαφま
ての10個のヘッド領域に分けてチエツクポイントは1
から17まで示しである。
Next, as an embodiment of the present invention, FIG. 3 shows an example of a printed wiring board, and FIG. 4 shows an example of a program therefor. Third
The board in the figure is divided into 10 head areas from (1) to αφ shown in parentheses, and the check point is 1.
to 17 are shown.

第4図においてヘッドロケーションの欄では若番・老番
に分けて2つのヘッドが使用される領域の番号を示す。
In FIG. 4, the head location column shows the numbers of areas in which two heads are used, divided into young numbers and old numbers.

したがって正確にはこの欄の数字は括弧付きとなる。左
側の欄のR1,R2−・の意味は絶縁試験を行うポイン
トの番号を、V5.Vll・・−・は導通試験を行うチ
エツクポイントの番号を、C4,C7・・−は同じく導
通試験を行うチエツクポイントの番号を示している。表
内のXl、X5−・はフロムセットのみを行うポイント
を番号を示す。
Therefore, to be exact, the numbers in this column are in parentheses. R1, R2- in the left column means the number of the point where the insulation test is performed, V5. Vll... shows the number of the check point where the continuity test is performed, and C4, C7... shows the number of the check point where the continuity test is also performed. In the table, Xl, X5-. indicate the numbers at points where only from set is performed.

R1,R5−・・の意味はポイント1番と絶縁試験を行
えという命令である。そのためヘッドロケーション1.
2の欄を下方へ見るときは、領域(1)に対してヘッド
を固定し、領域(2)に対してヘッドを移動するとき、
まず領域(2)について試験を行う。そのチエツク内容
はX 1 、 R1−R9までの8個の項目である。こ
のときはフロムセット・絶縁試験・導通試験を各ポイン
トに対して実行することである。今ヘッドロケーション
が若番1.老番3のとき、R1の命令の所で1番にフロ
ムセット、V、5の命令の所で5番と導通試験を行うと
不良と出るから、この所を四角で囲んで示している。次
にVllの命令の所で11番と導通試験を行うと、不良
と出るから、この所を四角で囲んである。この欄ではC
15についてもエラーがあるため、プログラムの最下段
のエラー表示は3つあり、1−5のように一表示は断線
していることを示す。
R1, R5-... mean point 1 and an instruction to perform an insulation test. Therefore, head location 1.
When looking down in column 2, fix the head to area (1), and when move the head to area (2),
First, a test is performed on area (2). The contents of the check are eight items from X1 to R1 to R9. At this time, it is necessary to perform a from set, insulation test, and continuity test for each point. The current head location is the youngest. In the case of the oldest number 3, if a continuity test is performed with the from set at the R1 instruction and the V from the 5th instruction at the 5 instruction, it will be found to be defective, so this area is shown surrounded by a square. Next, if we conduct a continuity test with No. 11 at the Vll instruction, it will be found to be defective, so this point is surrounded by a square. In this column, C
15 also has an error, so there are three error displays at the bottom of the program, and one display, like 1-5, indicates a disconnection.

他のヘッドロケーションについても同様に処理して行く
。エラー表示の欄において15 + 16のような+表
示は短絡表示である。
The other head locations are processed in the same way. In the error display column, a + display such as 15 + 16 indicates a short circuit.

このようにして作成されたプログラムにより試験を実行
すると、全ピンについてでは無く、空欄の試験を行わず
、且つフロムセットの表示は導通または絶縁試験をしな
いため、フロムセットのみでは極めて短時間で済む。例
えばフロムセットは100μ秒程度であり、導通試験な
どは1〜10m秒を要するから、フロムセットが多いと
き短時間で済む。第4図に示すプログラムについて、ピ
ン数17であって左欄では絶縁試験は5ピンに、導通試
験は12ピンに対し命令を与える。そして裏全体では絶
縁試験26、導通試験12、フロムセットが102であ
る。
When a test is executed using a program created in this way, it does not test all pins, it does not test blank fields, and the from set display does not perform continuity or insulation tests, so it can be completed in an extremely short time with just the from set. . For example, a fromset takes about 100 μsec, and a continuity test takes 1 to 10 msec, so if there are many fromsets, it can be done in a short time. Regarding the program shown in FIG. 4, the number of pins is 17, and in the left column, instructions are given to pin 5 for the insulation test and to pin 12 for the continuity test. For the entire back, the insulation test is 26, the continuity test is 12, and the from set is 102.

[発明の効果コ このようにして本発明によると、分割ヘッド型で導通・
絶縁試験を行うとき、全ビンについて試験するのでは無
く、前述の手段を実行するとき、特にプログラムにより
試験を実行すれば良(、そのとき短時間で処理すること
ができる。また装置が節約できるため価額が低度となる
効果を有する。
[Effects of the Invention] Thus, according to the present invention, conduction and
When performing an insulation test, instead of testing all bottles, it is better to perform the test by executing the above-mentioned means, especially by a program (then it can be processed in a short time and the equipment can be saved). This has the effect of lowering the price.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理構成を示す図、 第2図は実施例の動作フローチャート、第3図は試験さ
れる印刷配線基板の例、第4図は第3図について試験プ
ログラムの例を示す図である。 1・−印刷配線基板 2・・・回路パターン 3・−・・・分割ヘッド 4−接触ピン 5−・・試験・判断部 6−・−導通試験手段 7−・−絶縁試験手段 特許出願人    富士通株式会社 代 理 人  弁理士  鈴木栄祐 gp*I配繰冨根 本―目の汗埋図 第1図
Fig. 1 is a diagram showing the principle configuration of the present invention, Fig. 2 is an operation flowchart of an embodiment, Fig. 3 is an example of a printed wiring board to be tested, and Fig. 4 is an example of a test program for Fig. 3. It is a diagram. 1--Printed wiring board 2--Circuit pattern 3--Dividing head 4--Contact pin 5--Test/judgment section 6--Continuity test means 7--Insulation test means Patent applicant Fujitsu Co., Ltd. Agent Patent Attorney Eisuke Suzuki GP*I Distribution Tomimoto - Figure 1

Claims (1)

【特許請求の範囲】  印刷配線基板(1)の回路パターン(2)に、分割ヘ
ッド(3)に設けた格子状の接触ピン(4)を押圧し、
試験電圧をスイッチング回路により切換えながら印加し
たときの回路パターンの接続を検査する布線試験方式に
おいて、 試験・判断部(5)に、接触ピン(4)に試験電圧を印
加するため直前のフロムアドレスを判断し、ヘッド領域
外のときは導通試験を行わず、ヘッド領域内であれば最
初のヘッドアクセス時のみ試験を行う手段(6)と、 各ヘッドロケーション毎に分割されたネットの部分の内
、最老番ポイントを求めそのポイントで絶縁試験を行い
、若番側ヘッドでは行わないようにする手段(7)とを
具備する ことを特徴とする分割布線試験方式。
[Claims] Pressing the grid-shaped contact pins (4) provided on the dividing head (3) onto the circuit pattern (2) of the printed wiring board (1),
In a wiring test method that inspects the connection of a circuit pattern when a test voltage is applied while being switched by a switching circuit, the test/judgment section (5) uses the from address immediately before applying the test voltage to the contact pin (4). (6), which does not perform a continuity test when outside the head area, but performs a test only at the first head access when inside the head area; , means (7) for determining the oldest numbered point, performing the insulation test at that point, and not performing the insulation test on the smallest numbered head.
JP62255520A 1987-10-09 1987-10-09 Testing method of divided wirings Pending JPH0197878A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62255520A JPH0197878A (en) 1987-10-09 1987-10-09 Testing method of divided wirings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62255520A JPH0197878A (en) 1987-10-09 1987-10-09 Testing method of divided wirings

Publications (1)

Publication Number Publication Date
JPH0197878A true JPH0197878A (en) 1989-04-17

Family

ID=17279891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62255520A Pending JPH0197878A (en) 1987-10-09 1987-10-09 Testing method of divided wirings

Country Status (1)

Country Link
JP (1) JPH0197878A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546991A (en) * 2005-06-17 2008-12-25 アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー Method for inspecting a large non-component printed circuit board using a finger tester
JP2009187679A (en) * 2008-02-01 2009-08-20 Japan Aviation Electronics Industry Ltd Connector and hermaphroditic connector

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546991A (en) * 2005-06-17 2008-12-25 アーテーゲー ルーテル ウント メルツァー ゲーエムベーハー Method for inspecting a large non-component printed circuit board using a finger tester
JP2009187679A (en) * 2008-02-01 2009-08-20 Japan Aviation Electronics Industry Ltd Connector and hermaphroditic connector
JP4536120B2 (en) * 2008-02-01 2010-09-01 日本航空電子工業株式会社 Connector and hermaphroditic connector

Similar Documents

Publication Publication Date Title
KR100688517B1 (en) Parallel test method for semiconductor device using a division of voltage supply unit
JP4068248B2 (en) Insulation inspection apparatus for substrate and insulation inspection method thereof
JPH04213079A (en) Inspecting system for arbitrary waveform
JPH0197878A (en) Testing method of divided wirings
JP5507363B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP3784479B2 (en) Circuit board inspection method
US4091325A (en) Verification technique for checking wrapped wire electronic boards
JP3686124B2 (en) Failure analysis method using electron beam test system
JP5420303B2 (en) Circuit board inspection apparatus and circuit board inspection method
JPH0511022A (en) Circuit board inspecting device
CN218995571U (en) Be used for state detection circuit in ageing rack function test board
JPS61147168A (en) Inspecting method of printed board
JPH07244105A (en) Bridged solder detecting method by board inspecting device for mounting board
JPH01156681A (en) Circuit board inspecting method
JPH0142387B2 (en)
JPS63305265A (en) Fault analyzing apparatus for semiconductor integrated circuit
JPS6122268A (en) Inspecting machine for printed circuit board
JPH1090359A (en) Waveform probe apparatus and inspection method using it
JP5512384B2 (en) Circuit board inspection apparatus and circuit board inspection method
JPH09211056A (en) Substrate tester
JP2821302B2 (en) Test method for semiconductor IC
JP2003004791A (en) Generation method for position data
JPH07104023A (en) Printed board inspection method
JP2002131364A (en) Fixture-less in-circuit tester
JPH0399284A (en) Device for diagnosing connection of connector of electric system