JPH0153545B2 - - Google Patents

Info

Publication number
JPH0153545B2
JPH0153545B2 JP55022468A JP2246880A JPH0153545B2 JP H0153545 B2 JPH0153545 B2 JP H0153545B2 JP 55022468 A JP55022468 A JP 55022468A JP 2246880 A JP2246880 A JP 2246880A JP H0153545 B2 JPH0153545 B2 JP H0153545B2
Authority
JP
Japan
Prior art keywords
signal
clamp
synchronization
synchronization signal
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55022468A
Other languages
English (en)
Other versions
JPS56119581A (en
Inventor
Ichiji Munesawa
Toshihiko Tsuru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2246880A priority Critical patent/JPS56119581A/ja
Publication of JPS56119581A publication Critical patent/JPS56119581A/ja
Publication of JPH0153545B2 publication Critical patent/JPH0153545B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 本発明はテレビジヨン信号のクランプ回路に関
し、特にITV等に用いられる電源同期方式のテ
レビジヨン信号のクランプ回路する。
テレビジヨン信号の伝送路に設けられる装置に
はしばしば、伝送路において混入するハムの除去
や、映像用トランスフオーマーを用いるために起
こる低周波分劣化を補正するために直流再生を行
なうためや、直流電位を固定する目的のためにク
ランプ回路が用いられている。そしてクランプ回
路の方式としては同期信号の先端を固定する方
法、ペデスタルの電位を固定する方式が代表的で
ある。そしてこのとき使用されるクランプパルス
は入力の複合映像信号より分離した同期信号を基
に発生され、同期信号の位相又はペデスタル(バ
ツクポーチ)の位置がクランプされる。
テレビジヨン信号における同期信号には水平同
期信号及び垂直同期信号があり、放送用のテレビ
ジヨン信号の場合にはこの水平、垂直同期信号の
周波数及び位相は規格化されてある一定比率のも
とに構成されている。しかし、ITV等に用いら
れる信号においては垂直同期信号を電源周波数に
同期させる方法が用いられており、この場合、水
平同期信号発生器の安定度が一般的に悪いという
こともあつて、水平同期信号と垂直同期信号とが
同期しないことが多い。第1図aはこのような複
合テレビジヨン信号の一例を示す図であり、映像
信号S1、水平同期信号S2及び垂直同期信号S3とか
ら構成されている。そして、同期がとれていない
ため、垂直同期信号S3と水平同期信号S2との相対
位置が矢印のように変つてゆき、例えば破線に示
すようになる。矢印として左方向を示したが、実
際には右方向に推移する場合ももちろんある。通
常クランプ回路においては入力映像信号から分離
した同期信号を基にそれを映像信号のバツクポー
チに合せるように所定量でけ遅延してクランプパ
ルスを作る。ところが垂直同期信号S3が第1図a
の破線に示すように水平同期信号S2に接近した場
合は、この水平同期信号に基づいて作られるクラ
ンプパルスはこの垂直同期信号の部分をクランプ
することになる。するとこのクランプ点のあとの
垂直同期信号がペデスタルレベルまでもち上げら
れ、結局テレビジヨン信号がもち上つてしまう欠
点があつた。この様子を第1図bに示す。第1図
bで実線は正常な場合を示し、破線はもち上つて
しまつたテレビジヨン信号を示す。もち上つたテ
レビジヨン信号はクランプ回路の時定数で定まる
割合で正常な状態にもどつてゆくが、このように
一度もち上つてしまつたテレビジヨン信号をモニ
タ等で受けた場合、うまく同期分離ができないた
めに画面がみだれるということがあつた。
したがつて、本発明の目的は水平及び垂直の同
期信号が同期しないITV用のテレビジヨン信号
においても、確実に水平同期信号のバツクポーチ
のみをクランプできるクランプ回路を提供するこ
とである。
本発明によれば、水平同期信号を基に所定量だ
け遅延し、この遅延した信号と遅延前の信号との
アンドをとつて、クランプパルスを作りだすクラ
ンプ回路が得られる。
次に本発明の一実施例を示した図面を参照して
本発明を詳細に説明する。第2図は本発明の一実
施例を示す図であり、第3図は第2図主要部の信
号波形図を示す図である。図において、端子1か
ら入力したテレビジヨン信号はクランプ回路2と
同期分離回路3とに送られる。同期分離回路3で
抽出された同期信号P1は単安定マルチバイブレ
ータ4(遅延手段)で所定量だけ遅延され、水平
同期信号のバツクポーチに対応するようにされ
る。マルチバイブレータ4の出力P2と同期分離
回路3の出力P1とはアンドゲード5でアンドを
とられ、クランプパルスP3が作られる。ゲート
5からのクランプパルスP3はクランプ回路2に
おくられる。第3図からも明らかなようにマルチ
バイブレータ4の出力P2が垂直同期信号S3の位
置にある場合、クランプパルスP3は作られない
ので、テレビジヨン信号がもちあげられることは
ない。
以上、記述した如く本発明によれば、水平及び
垂直同期信号が同期していない場合でも、安定な
クランプを行なうことが出来る。
【図面の簡単な説明】
第1図aはクランプ入力のテレビジヨン信号を
示す図、第1図bはクランプされたテレビジヨン
信号を示す図、第2図は本発明の一実施例を示す
図、第3図は第2図主要部の信号波形を示す図。 図において、2……クランプ回路、3……同期
信号分離回路、4……マルチバイブレータ、5…
…アンドゲート。

Claims (1)

    【特許請求の範囲】
  1. 1 テレビジヨン信号より同期信号を分離する同
    期分離手段と、前記同期分離手段で分離された同
    期信号を所定量だけ遅らし水平同期信号のバツク
    ポーチに位置するパルスを作る遅延手段と、前記
    分離された同期信号と前記パルスとのアンドをと
    るゲートと、前記ゲートからのパルスをクランプ
    パルスとして前記テレビジヨン信号をクランプす
    るクランプ手段とを具備することを特徴とするク
    ランプ回路。
JP2246880A 1980-02-25 1980-02-25 Clamp circuit Granted JPS56119581A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2246880A JPS56119581A (en) 1980-02-25 1980-02-25 Clamp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2246880A JPS56119581A (en) 1980-02-25 1980-02-25 Clamp circuit

Publications (2)

Publication Number Publication Date
JPS56119581A JPS56119581A (en) 1981-09-19
JPH0153545B2 true JPH0153545B2 (ja) 1989-11-14

Family

ID=12083532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2246880A Granted JPS56119581A (en) 1980-02-25 1980-02-25 Clamp circuit

Country Status (1)

Country Link
JP (1) JPS56119581A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856579A (ja) * 1981-09-30 1983-04-04 Nec Home Electronics Ltd 映像クランプ回路
JPS6175673A (ja) * 1984-09-20 1986-04-18 Fujitsu General Ltd ピ−ククランプ回路
JPS6217275U (ja) * 1985-07-17 1987-02-02
JP2553534B2 (ja) * 1986-12-26 1996-11-13 松下電器産業株式会社 テレビジヨン映像信号制御装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5618057Y2 (ja) * 1975-06-20 1981-04-27

Also Published As

Publication number Publication date
JPS56119581A (en) 1981-09-19

Similar Documents

Publication Publication Date Title
JPS6350274A (ja) 自動利得制御装置
JPH03238973A (ja) 映像重合せ制御回路
JPH0153545B2 (ja)
EP0174822A2 (en) Drop-out correcting apparatus
US5844626A (en) HDTV compatible vertical sync separator
JP3271290B2 (ja) 同期分離回路
JPS625507B2 (ja)
JPS625515B2 (ja)
KR940008803B1 (ko) Ntsc 영상신호의 가상 pal 변환회로
JP3110196B2 (ja) クシ型フィルタ自動調整回路
GB1468465A (en) Timing correction for electrical pulse signals
JPH0318182A (ja) ビデオデジタイズ装置
JP3253451B2 (ja) コンポジット同期信号の遅延回路
JPS57199386A (en) Color video signal recording system and reproducing system
GB2122450A (en) Line deflection circuit for a picture display device
JP4720155B2 (ja) 水平同期再生方法および装置
JP2670879B2 (ja) ゴースト除去装置
JPS6033792A (ja) Secam方式色判別信号処理回路
JPH0413375A (ja) 同期分離回路
JPH04250777A (ja) 水平同期分離回路及びテレビジョン受像機
JPH0574084U (ja) 輝度信号処理回路
JPS63146668A (ja) 画質調整装置
JPH0496578A (ja) 垂直同期信号分離回路
JPS61267489A (ja) カラ−画像信号の時間軸補正装置
JPH01212972A (ja) 黒レベル補正回路