JPH0147894B2 - - Google Patents
Info
- Publication number
- JPH0147894B2 JPH0147894B2 JP55151831A JP15183180A JPH0147894B2 JP H0147894 B2 JPH0147894 B2 JP H0147894B2 JP 55151831 A JP55151831 A JP 55151831A JP 15183180 A JP15183180 A JP 15183180A JP H0147894 B2 JPH0147894 B2 JP H0147894B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- base film
- film
- bonding
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005520 cutting process Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 26
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は電子回路装置の製造方法に関し、フイ
ルムキヤリア方式の実装特にリード線巾及び間隔
が微細化し、かつリード線数が多い高密度フイル
ムキヤリア実装法において、生産性の高い実装法
を提供するものである。
ルムキヤリア方式の実装特にリード線巾及び間隔
が微細化し、かつリード線数が多い高密度フイル
ムキヤリア実装法において、生産性の高い実装法
を提供するものである。
フイルムキヤリア方式の実装法においては、第
１図に示す如く、ICチツプ（半導体集積回路素
子基板）１を可撓性のベースフイルム３上に接着
したフイルムキヤリアのインナーリードとなるリ
ード２の一端２１にボンデイングすなわちインナ
ーリードボンデイング（以下ILBと略称）を施こ
した後、該フイルムキヤリアのアウターリードと
なるリードの他端２２を、被実装基板、例えばプ
リント基板（図示せず）上の配線パターンにボン
デイングするアウターリードボンデイング（以下
OLBと略称する）を施こす方式が一般的である。
３１はベースフイルム３の一部でリードの一端２
１の保持部、５はICチツプ１装着用のベースフ
イルム３の切欠部、６はベースフイルム３の接続
部である。第２，３図の４は接着層である。
１図に示す如く、ICチツプ（半導体集積回路素
子基板）１を可撓性のベースフイルム３上に接着
したフイルムキヤリアのインナーリードとなるリ
ード２の一端２１にボンデイングすなわちインナ
ーリードボンデイング（以下ILBと略称）を施こ
した後、該フイルムキヤリアのアウターリードと
なるリードの他端２２を、被実装基板、例えばプ
リント基板（図示せず）上の配線パターンにボン
デイングするアウターリードボンデイング（以下
OLBと略称する）を施こす方式が一般的である。
３１はベースフイルム３の一部でリードの一端２
１の保持部、５はICチツプ１装着用のベースフ
イルム３の切欠部、６はベースフイルム３の接続
部である。第２，３図の４は接着層である。
この時、長尺状のベースフイルム３に多数のチ
ツプが接着されたのち、ILBは各チツプごとにフ
イルムキヤリアに順次連続してボンデイングする
ことが容易に出来るが、OLBは、第１図に示す
フイルムキヤリアのベースフイルム３において、
２点鎖線で囲んだ領域を切断分離して第２図の
如き断面状を有する個々のチツプとした後、被実
装基板上にOLBを施こす必要がある。したがつ
て、フイルムキヤリア方式の特徴である、テープ
状フイルム３の状態のままでの連続ボンデイング
等の自動化がILBに比較して困難である。
ツプが接着されたのち、ILBは各チツプごとにフ
イルムキヤリアに順次連続してボンデイングする
ことが容易に出来るが、OLBは、第１図に示す
フイルムキヤリアのベースフイルム３において、
２点鎖線で囲んだ領域を切断分離して第２図の
如き断面状を有する個々のチツプとした後、被実
装基板上にOLBを施こす必要がある。したがつ
て、フイルムキヤリア方式の特徴である、テープ
状フイルム３の状態のままでの連続ボンデイング
等の自動化がILBに比較して困難である。
このフイルムキヤリア方式の実装は、長尺のベ
ースフイルム３のインナーリード部２１にICチ
ツプ１を順次連続的にボンデイング（ILB）出来
ることが特徴になつているが、ILBを終えたフイ
ルムキヤリアの被実装回路基板への接続実装所謂
OLBでは、第１図に示すように１点鎖線で囲ん
だ領域をベースフイルムより切断分離し、第２図
に示す如き断面形状の個片のフイルムキヤリアチ
ツプとした後、同フイルムキヤリアチツプのアウ
ターリード部を被実装回路基板の回路パターンに
接続する必要がある。
ースフイルム３のインナーリード部２１にICチ
ツプ１を順次連続的にボンデイング（ILB）出来
ることが特徴になつているが、ILBを終えたフイ
ルムキヤリアの被実装回路基板への接続実装所謂
OLBでは、第１図に示すように１点鎖線で囲ん
だ領域をベースフイルムより切断分離し、第２図
に示す如き断面形状の個片のフイルムキヤリアチ
ツプとした後、同フイルムキヤリアチツプのアウ
ターリード部を被実装回路基板の回路パターンに
接続する必要がある。
従つてフイルムキヤリア方式の特徴である長尺
のテープ状フイルムでの実装はILBプロセスのみ
に限定され、OLBでは連続ボンデイング等の自
動化プロセスの導入がILBに比べて難しいという
欠点を有している。
のテープ状フイルムでの実装はILBプロセスのみ
に限定され、OLBでは連続ボンデイング等の自
動化プロセスの導入がILBに比べて難しいという
欠点を有している。
またフイルムキヤリアにおけるボンデイング方
式は、ICチツプの表面を被実装基板表面に対向
させるフエースダウンボンデイングと、ICチツ
プの裏面を被実装基板表面に対向させるフエース
アツプボンデイング方式に大別されるが、後者の
場合ILBを施こしたリードの位置とOLB部分の
位置にICチツプの厚みによる差が生じるため、
リード線の折曲げ加工すなわちホーミング処理を
施こす必要がある。
式は、ICチツプの表面を被実装基板表面に対向
させるフエースダウンボンデイングと、ICチツ
プの裏面を被実装基板表面に対向させるフエース
アツプボンデイング方式に大別されるが、後者の
場合ILBを施こしたリードの位置とOLB部分の
位置にICチツプの厚みによる差が生じるため、
リード線の折曲げ加工すなわちホーミング処理を
施こす必要がある。
しかるにで囲んだ領域の切断分離前のフイル
ム状態で上記ホーミング処理を施こした場合、第
３図に示す如くホーミングを行うべきリード２の
両端部がベースフイルム３，３１に接着剤層４に
より固定されているため、リード２の両端及びベ
ースフイルム３，３１部にストレスが生じ、これ
らの形状変化を起こすなどの不都合が生じる。
ム状態で上記ホーミング処理を施こした場合、第
３図に示す如くホーミングを行うべきリード２の
両端部がベースフイルム３，３１に接着剤層４に
より固定されているため、リード２の両端及びベ
ースフイルム３，３１部にストレスが生じ、これ
らの形状変化を起こすなどの不都合が生じる。
本発明はかかる検討に鑑み、フイルムキヤリア
方式の特徴を生かした長尺フイルム状態で、
ILB、ホーミング処理、OLBを施こすことを可
能とし、さらにOLB完了まで個々のチツプを搭
載した個片に分離することがなく、連続自動化ボ
ンデイングを容易に可能ならしめた実装方法を提
供するものである。
方式の特徴を生かした長尺フイルム状態で、
ILB、ホーミング処理、OLBを施こすことを可
能とし、さらにOLB完了まで個々のチツプを搭
載した個片に分離することがなく、連続自動化ボ
ンデイングを容易に可能ならしめた実装方法を提
供するものである。
以下実施例により本発明を説明する。第４〜７
図において第１〜３図と同一のものには同一番号
を付す。さて、フイルムキヤリア方式では、第４
図、第５図に示す如く、ICチツプ１を搭載する
領域５及びOLB領域６はベースフイルム３に窓
部が形成されており、同部ではベースフイルム３
にリード２の両主面が接着されておらず、露出し
た構造となつている。
図において第１〜３図と同一のものには同一番号
を付す。さて、フイルムキヤリア方式では、第４
図、第５図に示す如く、ICチツプ１を搭載する
領域５及びOLB領域６はベースフイルム３に窓
部が形成されており、同部ではベースフイルム３
にリード２の両主面が接着されておらず、露出し
た構造となつている。
ICチツプ１をインナーリードとなるリードの
一端２１にILBを施こしたフイルムキヤリアは、
次にインナーリード２１の位置を固定保持してい
るベースフイルムのインナーリード保持部３１と
ベースフイルム本体３との接続部３２に第４図に
示す如き切欠き７，７′を形成する、若しくは切
欠き７，７′を予め形成してあるベースフイルム
を用い、同接続部３２の巾を局部的に狭くした構
成とする。アウターリードとなる他端２２の先端
部２２′を固定保持しているベースフイルム３及
びアウターリード部２２に切込み８を形成するカ
ツテイング処理を施こす。すなわち、第４図８の
ごとき形状にリードとフイルムの積層体を切断
し、同部のアウターリード２２とベースフイルム
３に切込み線８を形成するカツテイング処理を施
こす。すなわち第５図のごとき形状の切込み線８
によりリード２２とベースフイルム３の積層体を
切断し、同部においてベースフイルム３とこれに
接着されたリード２２からなる積層体と、ベース
フイルム３とこれに接着されたリードの先端部２
２′の積層体を局部的に切断分離する。
一端２１にILBを施こしたフイルムキヤリアは、
次にインナーリード２１の位置を固定保持してい
るベースフイルムのインナーリード保持部３１と
ベースフイルム本体３との接続部３２に第４図に
示す如き切欠き７，７′を形成する、若しくは切
欠き７，７′を予め形成してあるベースフイルム
を用い、同接続部３２の巾を局部的に狭くした構
成とする。アウターリードとなる他端２２の先端
部２２′を固定保持しているベースフイルム３及
びアウターリード部２２に切込み８を形成するカ
ツテイング処理を施こす。すなわち、第４図８の
ごとき形状にリードとフイルムの積層体を切断
し、同部のアウターリード２２とベースフイルム
３に切込み線８を形成するカツテイング処理を施
こす。すなわち第５図のごとき形状の切込み線８
によりリード２２とベースフイルム３の積層体を
切断し、同部においてベースフイルム３とこれに
接着されたリード２２からなる積層体と、ベース
フイルム３とこれに接着されたリードの先端部２
２′の積層体を局部的に切断分離する。
こうしたカツテイング処理を施こすことに依
り、ベースフイルム３に固定されていたアウター
リード２２は、その一部、該ベース３より切断分
離され自由端となるが、多数のリード２２相互間
はベースフイルム３の残存部３′で保持されてい
るためリード間隔の変動等が生じることはない。
またILBを施こしたICチツプ１は、インナーリー
ド２１及び同保持部３１により、切欠き部７，
７′を形成した接続部３２′を介して、ベースフイ
ルム本体３に依然結合されており、以降の工程に
おいても長尺のフイルム状態での処理が可能な構
成となつている。
り、ベースフイルム３に固定されていたアウター
リード２２は、その一部、該ベース３より切断分
離され自由端となるが、多数のリード２２相互間
はベースフイルム３の残存部３′で保持されてい
るためリード間隔の変動等が生じることはない。
またILBを施こしたICチツプ１は、インナーリー
ド２１及び同保持部３１により、切欠き部７，
７′を形成した接続部３２′を介して、ベースフイ
ルム本体３に依然結合されており、以降の工程に
おいても長尺のフイルム状態での処理が可能な構
成となつている。
次にフエースアツプボンデイング時に必要なア
ウターリードのホーミング処理を施すと第６図の
ようにリード２２が折れ曲がることになる。第６
図に示すごとく、上記の工程においてアウターリ
ード２２の先端部は固定されていない自由端とな
してある関係上、アウターリード２２の折曲げ加
工に係る寸法、形状変化が生じても何ら問題が発
生することなく、長尺フイルムの状態でホーミン
グ処理を施こすことができる。
ウターリードのホーミング処理を施すと第６図の
ようにリード２２が折れ曲がることになる。第６
図に示すごとく、上記の工程においてアウターリ
ード２２の先端部は固定されていない自由端とな
してある関係上、アウターリード２２の折曲げ加
工に係る寸法、形状変化が生じても何ら問題が発
生することなく、長尺フイルムの状態でホーミン
グ処理を施こすことができる。
即ち、従来の方式で長尺フイルムでのホーミン
グ処理を施こした場合は、アウターリードの先端
部及びインナーリード側共にベースフイルムに固
定されているため、ホーミング処理時のリード変
形によつて生じる張力が、ベースフイルムの変形
を生じせしめたり、逆にベースフイルムの引張り
に対する復元力によるホーミング処理の不完全性
等が生じるが、本発明ではこれらが防止される。
グ処理を施こした場合は、アウターリードの先端
部及びインナーリード側共にベースフイルムに固
定されているため、ホーミング処理時のリード変
形によつて生じる張力が、ベースフイルムの変形
を生じせしめたり、逆にベースフイルムの引張り
に対する復元力によるホーミング処理の不完全性
等が生じるが、本発明ではこれらが防止される。
ホーミング処理後において、アウターリードボ
ンデイングを施こす。この工程での例えば第４図
のＢ―B′領域をみると第７図のごとき関係とな
る。すなわち、被ボンデイング基板９、同基板９
上の配線パターン１０、アウターリード２２、ベ
ースフイルム接続部３２′及びボンデイング用ヒ
ータツール１１、カツテイングツール１２の相対
的な位置関係を示す断面略図が第７図である。す
なわち、OLB用ヒータツール１１の両端には、
スプリング１３を介して連動させたベースフイル
ム接続部３２′切断用カツテイングツール１２を
有するボンデイング装置を用いてOLBを施こす
ことに依り、アウターリード２２は被実装基板９
上の配線パターン１０へのボンデイングと共に、
カツテイングツール１２により、ベースフイルム
３との接続部３２′が切断され、長尺フイルム状
態からの分離がなされ、個々に独立したフイルム
キヤリアとしての実装を完了させることができ
る。
ンデイングを施こす。この工程での例えば第４図
のＢ―B′領域をみると第７図のごとき関係とな
る。すなわち、被ボンデイング基板９、同基板９
上の配線パターン１０、アウターリード２２、ベ
ースフイルム接続部３２′及びボンデイング用ヒ
ータツール１１、カツテイングツール１２の相対
的な位置関係を示す断面略図が第７図である。す
なわち、OLB用ヒータツール１１の両端には、
スプリング１３を介して連動させたベースフイル
ム接続部３２′切断用カツテイングツール１２を
有するボンデイング装置を用いてOLBを施こす
ことに依り、アウターリード２２は被実装基板９
上の配線パターン１０へのボンデイングと共に、
カツテイングツール１２により、ベースフイルム
３との接続部３２′が切断され、長尺フイルム状
態からの分離がなされ、個々に独立したフイルム
キヤリアとしての実装を完了させることができ
る。
以上のようにして本発明は、フイルムキヤリア
方式の大きな特長である長尺フイルム状態での実
装を、同フイルムに対してICチツプを取付ける
工程より、被実装基板へ実装するまでの全工程を
長尺フイルムのままで取扱うことを可能ならしめ
たものである。このようにして、実装プロセスの
すべてを長尺フイルム化することにより、個別チ
ツプ化した際のリードの損傷等による不良の増大
或は取扱性の不便さがすべて解消され、さらに組
立の自動化をはかることが容易に出来るなどフイ
ルムキヤリア方式の生産性を大巾に向上させるこ
とが可能となる。なお実施例ではICチツプをイ
ンナーリードボンデイングして搭載した場合を例
にして説明したが、ICチツプに限らず他の電子
回路部材の場合も同様に本発明を適用することが
できる。
方式の大きな特長である長尺フイルム状態での実
装を、同フイルムに対してICチツプを取付ける
工程より、被実装基板へ実装するまでの全工程を
長尺フイルムのままで取扱うことを可能ならしめ
たものである。このようにして、実装プロセスの
すべてを長尺フイルム化することにより、個別チ
ツプ化した際のリードの損傷等による不良の増大
或は取扱性の不便さがすべて解消され、さらに組
立の自動化をはかることが容易に出来るなどフイ
ルムキヤリア方式の生産性を大巾に向上させるこ
とが可能となる。なお実施例ではICチツプをイ
ンナーリードボンデイングして搭載した場合を例
にして説明したが、ICチツプに限らず他の電子
回路部材の場合も同様に本発明を適用することが
できる。
第１図は一般的なフイルムキヤリアの平面略
図、第２図はOLB用としてフイルムより分離し
たチツプの断面略図、第３図は第１図のＡ―
A′線断面図、第４図は本発明の一実施例に用い
るフイルムキヤリアの平面略図、第５図は第４図
のＡ―A′線断面図、第６図は本発明によるホー
ミング処理後の断面略図、第７図はOLB及びチ
ツプ分離時の第４図のＢ―B′線部の概略図であ
る。 １……ICチツプ、２……リード、３……ベー
スフイルム本体、７……ベースフイルムの切欠き
部、８……ホーミング性の向上を図るためのベー
スフイルム切込み溝、９……被実装基板、１１…
…アウターリードボンデイング用ツール、１２…
…カツテイングツール、２１，２２……リードの
一端、他端、３１，３２，３２′……ベースフイ
ルム。
図、第２図はOLB用としてフイルムより分離し
たチツプの断面略図、第３図は第１図のＡ―
A′線断面図、第４図は本発明の一実施例に用い
るフイルムキヤリアの平面略図、第５図は第４図
のＡ―A′線断面図、第６図は本発明によるホー
ミング処理後の断面略図、第７図はOLB及びチ
ツプ分離時の第４図のＢ―B′線部の概略図であ
る。 １……ICチツプ、２……リード、３……ベー
スフイルム本体、７……ベースフイルムの切欠き
部、８……ホーミング性の向上を図るためのベー
スフイルム切込み溝、９……被実装基板、１１…
…アウターリードボンデイング用ツール、１２…
…カツテイングツール、２１，２２……リードの
一端、他端、３１，３２，３２′……ベースフイ
ルム。
Claims (1)
- 【特許請求の範囲】 １ 電子回路部材を搭載する中央部、及びその外
側に開孔窓を設けたベースフイルム上に形成した
リードの一端のインナーリード部に、電子回路部
材を接続し、同電子回路部材をインナーリード及
び同インナーリード部を保持している開孔窓間に
残存させたベースフイルムで保持し、前記リード
の他の端部は、外側の開孔窓の外で、このリード
とベースフイルム本体が接着してなる積層体部
で、ベースフイルム本体と局所的な切断分離を行
なつた後に、リードの折り曲げ加工、及びアウタ
ーリードボンデイングによる被ボンデイング基板
への接続をし、その接続時にベースフイルム本体
より切断分離することを特徴とした電子回路装置
の製造方法。 ２ 電子回路部材が半導体集積回路素子であるこ
とを特徴とする特許請求の範囲第１項に記載の電
子回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15183180A JPS5775450A (en) | 1980-10-28 | 1980-10-28 | Manufacture of electronic circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15183180A JPS5775450A (en) | 1980-10-28 | 1980-10-28 | Manufacture of electronic circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5775450A JPS5775450A (en) | 1982-05-12 |
| JPH0147894B2 true JPH0147894B2 (ja) | 1989-10-17 |
Family
ID=15527256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15183180A Granted JPS5775450A (en) | 1980-10-28 | 1980-10-28 | Manufacture of electronic circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5775450A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS616832A (ja) * | 1984-06-20 | 1986-01-13 | Matsushita Electric Ind Co Ltd | 実装体 |
| JP2673124B2 (ja) * | 1988-06-11 | 1997-11-05 | 日東工業株式会社 | Ｉｌｂテープのアウターリードのカットフォーミング装置及び該装置によるカットフォーミング方法 |
| JPH0653277A (ja) * | 1992-06-04 | 1994-02-25 | Lsi Logic Corp | 半導体装置アセンブリおよびその組立方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156560A (en) * | 1976-06-23 | 1977-12-27 | Hitachi Ltd | Semiconductor device and its production |
-
1980
- 1980-10-28 JP JP15183180A patent/JPS5775450A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156560A (en) * | 1976-06-23 | 1977-12-27 | Hitachi Ltd | Semiconductor device and its production |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5775450A (en) | 1982-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3068162B2 (ja) | 半導体ダイボンディング方法 | |
| US4331831A (en) | Package for semiconductor integrated circuits | |
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| JP3588801B2 (ja) | 半導体装置の製造方法 | |
| US4914815A (en) | Method for manufacturing hybrid integrated circuits | |
| US4616412A (en) | Method for bonding electrical leads to electronic devices | |
| JP3744927B2 (ja) | カプセル化電子部品、特に集積回路の製造方法 | |
| JP2878066B2 (ja) | 印刷回路基板の接続方法 | |
| JPH06244360A (ja) | 半導体装置 | |
| EP0458469A1 (en) | Composite lead frame and semiconductor device using the same | |
| US5386625A (en) | Tab type IC assembling method and an IC assembled thereby | |
| JPH0147894B2 (ja) | ||
| US7534661B2 (en) | Method of forming molded resin semiconductor device | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| EP0723293A1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JP2731584B2 (ja) | リードフレーム及びこれを用いた電子部品パッケージの製造方法 | |
| JPH06295972A (ja) | ハイブリッドｉｃのリードフレームの位置決め構造及びハイブリッドｉｃの製造方法 | |
| JP2918342B2 (ja) | リードフレーム及びその製造方法 | |
| JP2663638B2 (ja) | 半導体装置の製造方法 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH09115965A (ja) | バンプ付金属リードおよびその製造方法 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| EP0599237A1 (en) | Thin film magnetic head | |
| JP2904185B2 (ja) | 電子部品のリ−ド成形装置 |