JPH0131198B2 - - Google Patents

Info

Publication number
JPH0131198B2
JPH0131198B2 JP180379A JP180379A JPH0131198B2 JP H0131198 B2 JPH0131198 B2 JP H0131198B2 JP 180379 A JP180379 A JP 180379A JP 180379 A JP180379 A JP 180379A JP H0131198 B2 JPH0131198 B2 JP H0131198B2
Authority
JP
Japan
Prior art keywords
display
cursor
line
data
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP180379A
Other languages
Japanese (ja)
Other versions
JPS5595984A (en
Inventor
Satoshi Noguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP180379A priority Critical patent/JPS5595984A/en
Publication of JPS5595984A publication Critical patent/JPS5595984A/en
Publication of JPH0131198B2 publication Critical patent/JPH0131198B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は表示装置に関する。[Detailed description of the invention] The present invention relates to a display device.

陰極線管(以下CRTと称する)等の表示装置
において、キーボード等の入力装置より入力され
たデータを表示する場合、または入力データを演
算等の処理を行ない、その結果を表示する等の場
合、次の表示位置を示すためにカーソル表示を行
なうが、本発明はこのカーソル表示がより見易
く、かつ装置自体がより経済的に改良された表示
装置を提供することを目的とする。
When displaying data input from an input device such as a keyboard on a display device such as a cathode ray tube (hereinafter referred to as CRT), or when performing calculations on input data and displaying the results, the following A cursor is displayed to indicate the display position of the cursor, and an object of the present invention is to provide a display device in which the cursor display is easier to see and the device itself is improved more economically.

従来、この種の表示は、第1図に示すごとく、
次の表示位置のみを黒い四角のフラツシユ表示で
行なつたり、または次の表示位置をアンダーライ
ンで表示したりしていた。しかるに、後者のアン
ダーライン表示においては、アンダーライン表示
用の回路が必要となり、コスト的に不利である。
また、前者の黒い四角の表示では、表示文字のあ
る位置へカーソルを持つて行つた場合、カーソル
表示のためにそれまでの表示文字は消されてしま
い、このために非常に使い難いものであつた。
Conventionally, this type of display, as shown in Figure 1,
Only the next display position was displayed as a black square flash, or the next display position was displayed as an underline. However, the latter underline display requires a circuit for underline display, which is disadvantageous in terms of cost.
In addition, with the former black square display, when you move the cursor to a position where a displayed character is, the displayed character up to that point is erased to display the cursor, making it extremely difficult to use. Ta.

本発明は上記点に鑑みて、カーソルとして黒い
四角の表示を用い、たとえばカーソルを表示文字
のある位置へ持つていつたとき、第2図に示すご
とく、黒い四角によるカーソル位置の表示と、そ
れまでの表示文字等を同時に示すもので、時間的
にある期間(第2図ではT1)はカーソルを表示
させ、別の期間(第2図でT2)には表示文字等
を表示させるものである。
In view of the above points, the present invention uses a black square display as a cursor. For example, when the cursor is moved to a certain position of a displayed character, as shown in FIG. The cursor is displayed at the same time during a certain time period (T 1 in Figure 2), and the displayed characters are displayed during another period (T 2 in Figure 2). be.

例えばT1=0.3秒、T2=0.7秒程度にすれば、1
秒毎にカーソル位置が点滅するので、現在のカー
ソルの場所はただちに明確となると同時に、たと
えカーソルが表示文字のある所に来てもその表示
文字は消される事なく表示される。そして表示文
字の表示期間をカーソルの表示期間より長くして
おけば、表示文字を見づらくする事も殆んどな
い。
For example, if T 1 = 0.3 seconds and T 2 = 0.7 seconds, 1
Since the cursor position flashes every second, the current location of the cursor becomes immediately clear, and at the same time, even if the cursor comes to a place where a displayed character is located, the displayed character is displayed without being erased. If the display period of the displayed characters is made longer than the display period of the cursor, the displayed characters will hardly become difficult to see.

さらに、本発明においては、文字もカーソルも
共通の記憶装置を用いて表示するようにし、その
記憶装置に文字用のデータ信号とカーソル用のデ
ータ信号とを交互に書き込みかつ読み出すように
することにより、カーソルを特別な信号発生回路
やシンボルゼネレータを用いることなく表示する
ことができるようにしている。
Furthermore, in the present invention, both the characters and the cursor are displayed using a common storage device, and data signals for characters and data signals for the cursor are alternately written and read from the storage device. , the cursor can be displayed without using a special signal generation circuit or symbol generator.

この様に本発明によれば、従来例の様なカーソ
ルだけの表示でなく、カーソルと文字等を同時に
表示させる事が可能であり、かつそれはアンダー
ライン表示のごとく特別の回路や、アンダーライ
ンのごとく特別の表示スペースは必要とせず、極
めて経済的なものである。
As described above, according to the present invention, it is possible to display not only the cursor as in the conventional example, but also the cursor and characters at the same time. It does not require any special display space and is extremely economical.

次に第3図に従つて、本発明の表示装置の具体
的な回路構成および動作について説明する。第3
図において1はカウンターを示し、端子Aに入力
されるパルス波を分周する事で、CRT上に表示
させるに必要なタイミングでもつてAB1から
AB2,AB3……と順々にHigh Level(以下“H”
と表す)にしていくものである。2は選択回路を
示し、例えばCSラインがLow Level(以下“L”
と表す)の場合はAD1→AC1にAD2→AC2……
AD10→AC10にそれぞれ接続されるように選択さ
れる。一方、CSラインが“H”の場合はAB1
AC1に、AB2→AC2……AB10→AC10となる様に
選択されるものである。
Next, the specific circuit configuration and operation of the display device of the present invention will be explained with reference to FIG. Third
In the figure, 1 indicates a counter, which divides the frequency of the pulse wave input to terminal A so that it can be output from AB 1 at the timing necessary to display it on the CRT.
AB 2 , AB 3 ... and so on, High Level (hereinafter referred to as "H")
). 2 indicates a selection circuit, for example, the CS line is at Low Level (hereinafter referred to as “L”).
), AD 1 → AC 1 and AD 2 → AC 2 ...
Selected to be connected to AD 10 → AC 10 respectively. On the other hand, if the CS line is “H”, AB 1
AC 1 is selected so that AB 2 → AC 2 ... AB 10 → AC 10 .

3は記憶装置で、これはCRTの表示位置と一
対一に対応する記憶素子で構成され、これらの記
憶素子はAC1〜AC10の各ラインの“H”と“L”
の組み合わせで一義的に選択し得る様に構成され
ている。そして、選択された一つの記憶素子につ
いて、WTラインならびにCSラインが“L”の
時は、DT1〜DT8で示されるデータが記憶され、
WTラインが“H”の時は記憶素子の内容がDT1
〜DT8に出力される様に接続されているものであ
る。4はシフトレジスタでCRTに表示させるた
めに、DT1〜DT8の並列データを直列データに変
換するためのもので、変換速度は端子Bに入力さ
れるパルスによつて決められるものである。
3 is a storage device, which is composed of storage elements that correspond one-to-one with the display position of the CRT, and these storage elements are connected to "H" and "L" of each line AC 1 to AC 10 .
It is configured such that it can be uniquely selected by a combination of. Then, for one selected storage element, when the WT line and the CS line are "L", data indicated by DT 1 to DT 8 is stored,
When the WT line is “H”, the contents of the memory element are DT 1
~It is connected so that it is output to DT 8 . Reference numeral 4 denotes a shift register for converting the parallel data of DT 1 to DT 8 into serial data for display on the CRT, and the conversion speed is determined by the pulse input to terminal B.

5はゲートであり、CRT上に文字ならびにカ
ーソルを表示するときにはCSライン、WTライ
ンが“H”であり、したがつてシフトレジスタ4
からの出力はゲート5を通つて端子Cに現われ、
これはCRTのカソードに接続されてCRT上に文
字が表示されるものである。すなわち、この時
は、カウンター1の出力であるAB1〜AB10の各
ラインは選択回路2を通してAC1〜AC10に選続
され、記憶装置3の記憶素子を順々に選択して、
記憶素子の内容をシフトレジスタ4で直列データ
に変換した後、CRTに供給し表示させるものと
する。ところがWTラインが“L”の場合は、
DT1〜DT8には記憶素子3の内容とは関係なく、
バツフア回路7から与えられるデータが現われる
ために、このデータをシフトレジスタ4を通して
CRTに表示させると、CRT上ではノイズのごと
くしか表示されない。(これは端子Aのパルス波
と位相関係が合わないためであるが)この様なノ
イズはCRT上には現われない方が良いわけで、
このノイズ防止を行なうのがゲート5である。す
なわち、WTラインが“L”の場合にはゲート5
は閉じてノイズを端子Cに出力しない様にするも
のである。
5 is a gate, and when displaying characters and a cursor on the CRT, the CS line and WT line are "H", so shift register 4
The output from passes through gate 5 and appears at terminal C,
This is connected to the cathode of the CRT to display characters on the CRT. That is, at this time, each line of AB 1 to AB 10 , which is the output of the counter 1, is connected to AC 1 to AC 10 through the selection circuit 2, and the storage elements of the storage device 3 are sequentially selected.
It is assumed that the contents of the memory element are converted into serial data by the shift register 4 and then supplied to the CRT for display. However, if the WT line is “L”,
DT 1 to DT 8 have no relation to the contents of memory element 3,
In order for the data given from the buffer circuit 7 to appear, this data is passed through the shift register 4.
When displayed on a CRT, it appears only as noise on the CRT. (This is because the phase relationship with the pulse wave at terminal A does not match) It is better that such noise does not appear on the CRT.
The gate 5 prevents this noise. In other words, when the WT line is “L”, gate 5
is closed to prevent noise from being output to terminal C.

6はバツフア回路であり、選択回路2と後述す
る演算処理装置8との接続のために入れてある。
Reference numeral 6 denotes a buffer circuit, which is inserted for connection between the selection circuit 2 and an arithmetic processing unit 8, which will be described later.

なお、AD1〜AD10およびCSライン、WTライ
ンから出力されるデータはADラインで伝送され
るデータの中にすべて含まれているものとする。
前記バツフア回路7はWTラインが“L”の時
は、演算処理装置8からのデータをDTラインを
通してDT1〜DT8に出力するが、WTラインが
“H”の時は逆にDT1〜DT8のデータをDTライン
に出力する様に動作する。これは、WTラインが
“H”の時には、DT1〜DT8に記憶装置3からの
データが現われるが、同時にバツフア回路7から
のデータが出ない様にするためである。
It is assumed that all data output from AD 1 to AD 10 , the CS line, and the WT line are included in the data transmitted on the AD line.
When the WT line is "L", the buffer circuit 7 outputs the data from the arithmetic processing unit 8 to DT 1 to DT 8 through the DT line, but when the WT line is "H", it outputs the data to DT 1 to DT 8 . It operates to output DT 8 data to the DT line. This is to prevent data from the buffer circuit 7 from appearing at the same time, although data from the storage device 3 appears in DT 1 to DT 8 when the WT line is at "H".

上記した演算処理装置8はADラインに選択信
号を出力すると同時に、DTラインを通して選択
された装置からデータを読み込む事も(この時は
WTラインが“H”)、また選択された装置や素子
へデータを書き込む事も(この時はWTラインが
“L”となる。)可能である。9はもう一つの記憶
装置で、演算処理のために使用したり、データの
一時記憶に使用したりするためのものである。1
0は一定時間を作り出す所の計時回路で、端子D
に印加される一定周波数のパルス波より必要な時
間間隔のパルス(例えば、第2図におけるT1
T2)を作り出す回路である。
The arithmetic processing unit 8 described above outputs a selection signal to the AD line, and at the same time reads data from the selected device through the DT line (in this case,
It is also possible to write data to the selected device or element (the WT line becomes "L"). 9 is another storage device, which is used for arithmetic processing and temporary storage of data. 1
0 is a clock circuit that produces a fixed time, and terminal D
A pulse with a required time interval than a pulse wave of a constant frequency applied to (for example, T 1 and
This is a circuit that produces T 2 ).

上記のような回路構成の本発明の表示装置につ
いて以下第2図及び第3図を参照しながら動作を
説明する。
The operation of the display device of the present invention having the circuit configuration as described above will be explained below with reference to FIGS. 2 and 3.

時刻t1(第2図)になるとCRT上には第2図B
に示すようにカーソルが表示される。このカーソ
ル表示のために、まず演算処理装置8からバツフ
ア回路6にAD(バス)ラインを通じて表示位置
に対応する記憶装置3内の一つの記憶素子を選択
するための信号を出力し、あわせてバツフア回路
6のCSライン出力を“L”、WTライン出力を
“L”に設定する。CSライン出力が“L”に設定
されたことにより選択回路2はバツフア回路6の
出力ラインAD1〜AD10と記憶装置3へのライン
AC1〜AC10とを接続するように切換えられる。
その結果、演算処理装置8から出力された上述の
記憶素子を選択する信号がバツフア回路6、選択
回路2を通じて記憶装置3に入力される。一方、
カーソルに対応するデータが演算処理装置8から
DT(バス)ラインを通じてバツフア回路7に供
給される。
At time t 1 (Figure 2), Figure 2B appears on the CRT.
A cursor will appear as shown. To display this cursor, first, the arithmetic processing unit 8 outputs a signal to the buffer circuit 6 via the AD (bus) line to select one memory element in the memory device 3 corresponding to the display position, and Set the CS line output of circuit 6 to "L" and the WT line output to "L". Since the CS line output is set to "L", the selection circuit 2 selects the output lines AD 1 to AD 10 of the buffer circuit 6 and the line to the storage device 3.
Can be switched to connect AC 1 to AC 10 .
As a result, the signal output from the arithmetic processing unit 8 for selecting the above-mentioned storage element is input to the storage device 3 through the buffer circuit 6 and the selection circuit 2. on the other hand,
The data corresponding to the cursor is sent from the arithmetic processing unit 8.
The signal is supplied to the buffer circuit 7 through the DT (bus) line.

このときバツフア回路6のWTラインが“L”
に設定されているために、ゲート5は閉じられ記
憶装置3の読出し出力は閉ざされて、記憶装置3
はいわゆる書込みモードに設定されている。この
書込みモードの記憶装置3内のラインAC1
AC10を通じて入力された記憶素子を選択するた
めの信号により指定された記憶素子に、バツフア
回路7からラインDT1〜DT8を通じて出力された
カーソルに対応するデータが記憶される。このカ
ーソルに対応するデータは微小時間であり、時刻
t1よりカーソル表示が実行できるように記憶され
る。なおこのカーソルに対応するデータは記憶装
置9にも記憶される。
At this time, the WT line of the buffer circuit 6 is “L”
, the gate 5 is closed and the read output of the storage device 3 is closed, and the storage device 3
is set to a so-called write mode. Line AC 1 ~ in storage device 3 in this write mode
Data corresponding to the cursor outputted from the buffer circuit 7 through lines DT 1 to DT 8 is stored in the storage element designated by the signal for selecting the storage element inputted through AC 10 . The data corresponding to this cursor is minute time, and
It is memorized so that cursor display can be executed from t1 . Note that the data corresponding to this cursor is also stored in the storage device 9.

カーソルに対応するデータの記憶装置3への記
憶が完了すると、演算処理装置8からの出力信号
によりバツフア回路6のCSライン出力が“H”、
WTライン出力が“H”に設定される。この2つ
のラインの“H”設定にともなつてカーソルの表
示が時刻t1から始まる。
When the storage of the data corresponding to the cursor in the storage device 3 is completed, the output signal from the arithmetic processing unit 8 causes the CS line output of the buffer circuit 6 to go “H”.
WT line output is set to “H”. With the setting of these two lines to "H", the cursor display starts from time t1 .

CSラインが“H”であることにより選択回路
2はカウンタ1の出力ラインAB1〜AB10と記憶
装置3へのラインAC1〜AC10とを接続するよう
に切換えられ、ラインAB1からラインAB10へと
順に“H”となる信号がカウンタ1から選択回路
2を経て記憶装置3に入力される。またWTライ
ンが“H”であることにより、ゲート5は開か
れ、記憶装置3はいわゆる読出しモードとなりカ
ウンタ1からの信号により指定される記憶素子か
ら順にデータが読出され、この読出されたデータ
がシフトレジスタ4、ゲート5を通じて出力さ
れ、第2図Bに示す表示が時刻t1から時刻t2まで
行われる。
Since the CS line is "H", the selection circuit 2 is switched to connect the output lines AB 1 to AB 10 of the counter 1 and the lines AC 1 to AC 10 to the storage device 3. A signal that goes "H" to AB 10 is input from the counter 1 to the storage device 3 via the selection circuit 2. Furthermore, since the WT line is "H", the gate 5 is opened, and the storage device 3 enters a so-called read mode, in which data is sequentially read from the storage element specified by the signal from the counter 1. The signal is output through the shift register 4 and gate 5, and the display shown in FIG. 2B is performed from time t1 to time t2 .

次に、時刻t2から表示文字「E」が表示される
ように記憶装置3内のカーソルに対応するデータ
が記憶された記憶素子のデータ書き換えが行われ
る。第2図の表示タイミングを示す図においては
この書き換え時間が表示期間に比べて非常に小さ
いことから省略して記載している。
Next, data in the memory element in which data corresponding to the cursor in the memory device 3 is stored is rewritten so that the display character "E" is displayed from time t2 . In the diagram showing the display timing of FIG. 2, this rewriting time is omitted because it is very small compared to the display period.

さて、上述のカーソルに対応するデータが記憶
された記憶素子に表示文字“E”のデータを書込
むために、まずキーボード等の入力装置により表
示文字“E”に対応するデータが入力された演算
処理装置8からバツフア回路6に記憶素子を選択
指定する信号が出力されるとともに、バツフア回
路6のCSラインとWTラインを“L”に設定す
る。
Now, in order to write the data of the display character "E" into the memory element in which the data corresponding to the cursor is stored, first, the data corresponding to the display character "E" is input using an input device such as a keyboard. A signal for selecting and designating a storage element is output from the processing device 8 to the buffer circuit 6, and the CS line and WT line of the buffer circuit 6 are set to "L".

CSライン、WTラインが“L”に設定され、
いわゆる書き込みモードに設定された記憶装置3
のバツフア回路6のラインAD1〜AD10出力によ
り指定された記憶素子に、DT(バス)ライン、
バツフア回路7、ラインDT1〜DT8を通じて表示
文字「E」に対応するデータを書込む。この表示
文字「E」に対応するデータはカーソルに対応す
るデータと同様に演算処理装置8から記憶装置9
のカーソルに対応するデータとは別の位置に記憶
させる。
CS line and WT line are set to “L”,
Storage device 3 set to so-called write mode
The DT ( bus ) line,
Data corresponding to the displayed character "E" is written through the buffer circuit 7 and lines DT 1 to DT 8 . The data corresponding to this display character "E" is transferred from the arithmetic processing unit 8 to the storage device 9 in the same way as the data corresponding to the cursor.
The data corresponding to the cursor is stored in a different location.

時刻t2になると演算処理装置8からの出力信号
によりバツフア回路6のCSライン、WTライン
出力が“H”に設定される。この2つのラインの
“H”設定にともなつてカウンタ1からの信号に
もとづいて記憶装置3からデータが読出され、第
2図Aに示すようにカーソルから表示文字「E」
に書変えられたものが時刻t2から時刻t3にわたつ
て表示される。
At time t2 , the CS line and WT line outputs of the buffer circuit 6 are set to "H" by the output signal from the arithmetic processing unit 8. As these two lines are set to "H", data is read out from the storage device 3 based on the signal from the counter 1, and as shown in FIG. 2A, the displayed character "E" is moved from the cursor.
The rewritten version is displayed from time t 2 to time t 3 .

次に時刻t3からは時刻t4まで表示文字「E」に
加わつてカーソルが表示される。このときカーソ
ルに対応するデータは、記憶装置9から読出され
て、記憶装置3の上述のカーソルデータの書込み
と同様に選択された記憶素子に書込まれる。そし
てこの記憶装置3に書込まれたカーソルに対応す
るデータを読出し表示することで時刻t1から時刻
t2までと同様にカーソルの表示が行われる。
Next, from time t3 until time t4 , a cursor is displayed in addition to the displayed character "E". At this time, data corresponding to the cursor is read from the storage device 9 and written to the selected storage element in the same manner as the above-described writing of cursor data in the storage device 3. Then, by reading and displaying the data corresponding to the cursor written in this storage device 3, the time is changed from time t1 to time.
The cursor is displayed in the same way as up to t 2 .

この様な動作のくり返しにより本発明のカーソ
ル表示方式が可能となるものである。なお、この
ときカーソル表示をバツクとは反対の色で表示す
れば、表示が一層見やすくなるものである。ま
た、たとえば第2図において「E」の次の表示位
置を示すためにカーソルを次の位置に表示させた
ときは、カーソル自身が点滅する様になる。
By repeating such operations, the cursor display method of the present invention becomes possible. At this time, if the cursor is displayed in a color opposite to that of the back, the display becomes easier to see. Further, for example, when the cursor is displayed at the next position to indicate the next display position of "E" in FIG. 2, the cursor itself begins to blink.

以上説明した様な構成にすることにより本発明
によれば、より優れたカーソル表示機能を備えた
表示装置を提供することができるものである。な
お、第3図においてABライン、ACライン、AD
ライン、DTラインはそれぞれ10本、10本、8本
として説明したがこれは任意の数に選べる事は言
うまでもない。
According to the present invention, with the configuration as described above, it is possible to provide a display device with a more excellent cursor display function. In addition, in Figure 3, AB line, AC line, AD line
Although we have explained that the lines and DT lines are 10, 10, and 8, respectively, it goes without saying that any number can be selected.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は表示装置の外観図、第2図は本発明の
表示方法を説明するための図、第3図は本発明の
一実施例における表示装置のブロツク図である。 1……カウンタ、2……選択回路、3,9……
記憶装置、4……シフトレジスタ、5……ゲー
ト、6,7……バツフア回路、8……演算処理装
置、10……計時回路。
FIG. 1 is an external view of the display device, FIG. 2 is a diagram for explaining the display method of the present invention, and FIG. 3 is a block diagram of the display device in an embodiment of the present invention. 1... Counter, 2... Selection circuit, 3, 9...
Memory device, 4...Shift register, 5...Gate, 6, 7...Buffer circuit, 8... Arithmetic processing unit, 10... Timing circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 文字、数字、記号等を表示するCRT等の表
示素子上に次の表示位置を示すためのカーソルと
前記表示位置の前記文字、数字、記号等とを交互
に表示し、かつ前記カーソルの表示期間T1より
長い表示期間T2にわたり前記文字、数字、記号
等を表示するようにした表示装置であつて、前記
文字、数字、記号等ならびに前記カーソル表示の
ためのデータ信号を記憶するための前記表示素子
の表示位置と一対一に対応する記憶素子で構成さ
れた記憶装置と、前記カーソル表示装置に対応す
る記憶素子に前記表示期間T1は前記カーソル表
示のデータ信号を書き込みかつ読み出し、前記表
示期間T2は前記文字、数字、記号等の表示のた
めのデータ信号を書き込みかつ読み出す制御手段
とを備える表示装置。
1. Displaying a cursor to indicate the next display position and the characters, numbers, symbols, etc. at the display position alternately on a display element such as a CRT that displays letters, numbers, symbols, etc., and displaying the cursor. A display device configured to display the characters, numbers, symbols, etc. over a display period T 2 that is longer than the period T 1 , the display device having a display device for storing the characters, numbers, symbols, etc. as well as data signals for displaying the cursor. During the display period T1 , a data signal for the cursor display is written and read in a memory device configured with a memory element corresponding one-to-one to the display position of the display element, and a memory element corresponding to the cursor display device; During the display period T2 , the display device includes a control means for writing and reading data signals for displaying the characters, numbers, symbols, etc.
JP180379A 1979-01-11 1979-01-11 Display unit Granted JPS5595984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP180379A JPS5595984A (en) 1979-01-11 1979-01-11 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP180379A JPS5595984A (en) 1979-01-11 1979-01-11 Display unit

Publications (2)

Publication Number Publication Date
JPS5595984A JPS5595984A (en) 1980-07-21
JPH0131198B2 true JPH0131198B2 (en) 1989-06-23

Family

ID=11511725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP180379A Granted JPS5595984A (en) 1979-01-11 1979-01-11 Display unit

Country Status (1)

Country Link
JP (1) JPS5595984A (en)

Also Published As

Publication number Publication date
JPS5595984A (en) 1980-07-21

Similar Documents

Publication Publication Date Title
US4970501A (en) Method for writing data into an image repetition memory of a data display terminal
US4755814A (en) Attribute control method and apparatus
JP2634866B2 (en) Liquid crystal display
JPS599059B2 (en) Display device character code extension method and device
JPH0131198B2 (en)
JPS61158262A (en) Picture file system
JPS6057593B2 (en) Character pattern processing method
KR100206580B1 (en) Memory device for 4 divided frequency data of liquid crystal display device
JP2574871B2 (en) Display device
JPH0131196B2 (en)
SU605224A1 (en) Device for editing alphanumeric information on crt screen
JPS54108534A (en) Cathode-ray tube graphic display unit
JP3443229B2 (en) Write control circuit of character display device
KR900002793B1 (en) Video pattern selecting circuit for crt display of picture and character
JPS648337B2 (en)
JPS5937821Y2 (en) Refresh type CRT display device
JPS6052438B2 (en) Cursor control method
SU1679536A1 (en) Device for forming characters on television display
SU1334141A1 (en) Data display device
JPS63235985A (en) Character pattern generator
JPH04330490A (en) Image display device
JPS585786A (en) Color display
JPS59154487A (en) Buffer memory writing timing control system for crt display
JPS5943776B2 (en) Multi-input keyboard display method
JPS61179489A (en) Display unit