JPH01287779A - State transition diagram display processing system - Google Patents

State transition diagram display processing system

Info

Publication number
JPH01287779A
JPH01287779A JP63115999A JP11599988A JPH01287779A JP H01287779 A JPH01287779 A JP H01287779A JP 63115999 A JP63115999 A JP 63115999A JP 11599988 A JP11599988 A JP 11599988A JP H01287779 A JPH01287779 A JP H01287779A
Authority
JP
Japan
Prior art keywords
state
transition
display
transitions
states
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63115999A
Other languages
Japanese (ja)
Other versions
JPH061484B2 (en
Inventor
Kazuko Kato
嘉藤 和子
Shigemi Ooizumi
大泉 しげ美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP63115999A priority Critical patent/JPH061484B2/en
Publication of JPH01287779A publication Critical patent/JPH01287779A/en
Publication of JPH061484B2 publication Critical patent/JPH061484B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the crossing of arrow marks indicating state transition and to make the state transition easy to see by providing a transition number determination part, a display position determination part, and a state arrangement determination part, and determining an arrangement position by the state arrangement determination part according to a state number. CONSTITUTION:The transition number determination part 2 finds transition numbers among respective states according to a state transition table on a memory part 6 to generate a table of the transition numbers, which is stored on a memory part 7. The display position determination part 4 determines plural display positions (as many as the state numbers) where the states are displayed on a displayed screen by specifying their coordinates, and the display positions are determined according to the state numbers from a state number counting part 5 and the size of the display screen from a display information part 9. The state arrangement determination part 3 make one display state correspond to respective display positions on the memory part 8 to determine the arrangement positions of the respective states. This determination is performed by referring to the memory part 7 by utilizing the transition number (size). Consequently, the crossing of arrow marks indicating state transition is reduced and the state transition is made easy to see.

Description

【発明の詳細な説明】 〔概要〕 状態遷移図表示処理方式に関し。[Detailed description of the invention] 〔overview〕 Regarding the state transition diagram display processing method.

状態遷移を示す矢印の交わりを少なくして状態遷移を見
易くすることを目的とし。
The purpose is to make state transitions easier to see by reducing the number of intersections between arrows indicating state transitions.

状態の各々についての遷移数を求める遷移数決定部と、
前記状態の数に応じて円周上の表示位置を決定する表示
位置決定部と、前記状態を前記表示位置に対応させてそ
の配置位置を決定する状態配置決定部とを備え、前記状
態配置決定部が前記遷移数に基づいて配置位置を決定す
るように構成する。
a transition number determination unit that determines the number of transitions for each state;
a display position determining unit that determines a display position on a circumference according to the number of states, and a state layout determining unit that determines a layout position of the state in correspondence with the display position; The configuration is such that the unit determines the placement position based on the number of transitions.

〔産業上の利用分野〕[Industrial application field]

本発明は状Li遷移図表示処理方式に関する。 The present invention relates to a state Li transition diagram display processing method.

状態遷移図は、状態遷移関数をグラフ化して各状態間の
関係をわかり易く表示したものであり。
A state transition diagram is a graph of a state transition function that clearly displays the relationships between states.

プログラムや順序回路の設計、解析等に広く用いられる
Widely used for designing and analyzing programs and sequential circuits.

〔従来の技術〕[Conventional technology]

第9図に図示の如き状LL遷移関数(状態遷移表)につ
いてグラフ化して状態遷移図とする場合、従来は次のよ
うにされていた。
When graphing a LL transition function (state transition table) as shown in FIG. 9 to form a state transition diagram, the conventional method is as follows.

第10図は従来技術説明図であり、従来の状態遷移図の
一例を示している。
FIG. 10 is an explanatory diagram of the prior art, and shows an example of a conventional state transition diagram.

従来は1表示すべき各状Liaないしdは、ランダムに
あるいは表れる順に、直線上(第10図(A))又は円
周上(第10図(B))に配置される。この後、状態遷
移表に従って、各状態の間に状態遷移を示すものとして
有向の矢印及び入力が表示される。例えば、状Maに人
力“0”があると状態すに遷移する時は、「a−一→b
」の如く表示される。
Conventionally, the shapes Lia to d, which should be displayed once, are arranged either randomly or in the order in which they appear on a straight line (FIG. 10(A)) or on a circumference (FIG. 10(B)). Thereafter, directed arrows and inputs are displayed between each state to indicate state transitions according to the state transition table. For example, when there is human power “0” in state Ma, when transitioning to state A, “a-1→b
” will be displayed.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

前述の従来技術によれば2表示すべき各状態がランダム
に又は表れる順に配置されるため、第10図(A)、 
 (B)に図示の如く、矢印が交わってしまう、そして
、状態の数が増し、状態遷移が複雑になる程、矢印の交
わりは多くなる可能性がある。
According to the above-mentioned prior art, each state to be displayed is arranged randomly or in the order in which it appears.
As shown in (B), the arrows intersect, and as the number of states increases and the state transition becomes more complex, the number of arrows that intersect may increase.

矢印の交わりが多くなると、状態遷移表から状態遷移図
を作成しても、状態遷移が見づらく、理解できに(くな
るという問題を生じる。
When the number of intersections of arrows increases, even if a state transition diagram is created from a state transition table, the problem arises that the state transitions are difficult to see and understand.

本発明は、状態遷移を示す矢印の交わりを少なくして状
態遷移を見易くした状態遷移図表示処理方式を提供する
ことを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a state transition diagram display processing method in which the number of intersections of arrows indicating state transitions is reduced to make state transitions easier to see.

C課題を解決するための手段〕 第1図は本発明の原理構成図であり1本発明によるデー
タ処理装置を示している。
Means for Solving Problem C] FIG. 1 is a diagram showing the basic configuration of the present invention, and shows a data processing device according to the present invention.

第1図において、1は中央処理装置(CP U)及びメ
モリを含む処理装置、2は遷移数決定部。
In FIG. 1, 1 is a processing unit including a central processing unit (CPU) and memory, and 2 is a transition number determining unit.

3は状態配置決定部、4は表示位置決定部、5は状態数
カウント部、6ないし8はメモリ部、9は表示情報部、
IOは矢印付加部、11は表示制御部、12はグラフイ
ンクライブラリ、13は表示画面を有する表示装置であ
る。
3 is a state arrangement determining section, 4 is a display position determining section, 5 is a state number counting section, 6 to 8 are memory sections, 9 is a display information section,
IO is an arrow adding section, 11 is a display control section, 12 is a graph ink library, and 13 is a display device having a display screen.

グラフ化して表示すべき対象である状態遷移表例えば第
9図の如きものが、メモリ部6に保持される。
A state transition table, such as the one shown in FIG. 9, which is to be graphed and displayed, is held in the memory section 6.

遷移数決定部2は、メモリ部6の状態遷移表に基づいて
各状態間の遷移数を求め、第2図図示の如き遷移数の表
を作成し、これをメモリ部7に格納する。ここで、遷移
数とは、状態遷移図を作成した時に、付加される矢印の
本数をいう0例えば。
The transition number determination section 2 determines the number of transitions between each state based on the state transition table in the memory section 6, creates a transition number table as shown in FIG. 2, and stores this in the memory section 7. Here, the number of transitions refers to the number of arrows added when a state transition diagram is created, for example 0.

今は第9図の状態遷移表によっているから、状態a及び
bとの間についてみると、[a−→bJ。
Since we are currently using the state transition table in Figure 9, if we look at the state between states a and b, [a-→bJ].

「a←b」の2本の矢印が(遷移数2)が状aa及びb
に対して付加される。状Ha及びCとの間では、「a−
一→c」、ra ←−−c Jの2本(遷移数2)であ
る、従って、状Liaについての遷移数の計Siは4と
され、また、状Haと状13ia、  b、  c及び
dとの間の遷移数は、夫々。
The two arrows “a←b” are (transition number 2) in the states aa and b
is added to. Between state Ha and C, "a-
1→c'', ra ←--c J (the number of transitions is 2).Therefore, the total number of transitions Si for the shape Lia is 4, and the shapes Ha, 13ia, b, c, and The number of transitions between d and d is respectively.

0.2.2及び0とされる なお、遷移数の計Stは、実際は、状態配置決定部3が
状態配置の決定を行う際にその前処理として求められる
Note that the total number of transitions St, which is assumed to be 0.2.2 and 0, is actually obtained as preprocessing when the state arrangement determination unit 3 determines the state arrangement.

状態数カウント部5は、メモリ部6の状態遷移表からそ
れに含まれる(表示すべき)状態の数を求める。
The state number counting unit 5 calculates the number of states included (to be displayed) from the state transition table in the memory unit 6.

表示位置決定部4は1表示画面上において状態を表示す
べき複数(状態数の分だけ)の位置(表示位置)を、そ
の座標を指定して定める0表示位置は、状態数カウント
部5からの状態数と9表示情報部9からの表示画面の大
きさ等とに基づいて決定される0表示位置についての情
報は配置表としてメモリ部8に格納される。
The display position determining unit 4 specifies the coordinates of a plurality of positions (display positions) where states should be displayed on one display screen.The zero display position is determined from the state number counting unit 5. Information about the 0 display position determined based on the number of states and the display screen size etc. from the 9 display information section 9 is stored in the memory section 8 as a layout table.

状態配置決定部3は、メモリ部8の表示位置の各々に1
つの表示すべき状態を対応させることによって、各状態
の配置位置を決定する。これは。
The state arrangement determining section 3 stores one state at each display position of the memory section 8.
By associating two states to be displayed, the placement position of each state is determined. this is.

メモリ部7を参照して、遷移数(の大きさ)を利用して
行われる。結果として、メモリ部8に1表示位置の座標
と状態とを対応させた配置表が得られる。
This is performed by referring to the memory unit 7 and using (the size of) the number of transitions. As a result, a layout table is obtained in the memory section 8 in which the coordinates of one display position are associated with the state.

矢印付加部10は、メモリ部8の配置表及びメモリ部6
の状態遷移表を参照して、各状態間に状態遷移を示す矢
印及び入力を、配置表に付加した情報を作成する。
The arrow adding section 10 includes the arrangement table of the memory section 8 and the memory section 6.
With reference to the state transition table, information is created in which arrows and inputs indicating state transitions between each state are added to the layout table.

表示制御部11は1画面作成ツールであるグラフィンク
ライブラリ12を参照して、矢印付加部10からの情報
に基づいて画面情報を作成し2表示装置13に送信する
。なお、グラフィックライブラリ12は各表示装置13
に対応して設けられる。
The display control section 11 refers to the graphics library 12, which is a one-screen creation tool, creates screen information based on the information from the arrow addition section 10, and sends it to the two display devices 13. Note that the graphic library 12 is connected to each display device 13.
It is set up correspondingly.

〔作用〕[Effect]

第3図は本発明の作用説明図である。 FIG. 3 is an explanatory diagram of the operation of the present invention.

第9図図示の状態遷移表がメモリ部6に格納される。こ
れに基づいて、遷移数決定部2は第2図図示の遷移数の
表を作成し、メモリ部7に格納する。一方、状態数カウ
ント部5は状態数は「4」であることを知る。
The state transition table shown in FIG. 9 is stored in the memory section 6. Based on this, the transition number determining section 2 creates a table of transition numbers shown in FIG. 2, and stores it in the memory section 7. On the other hand, the state number counting section 5 knows that the number of states is "4".

次に1表示位置決定部4は、第3図(A)図示の如く1
表示画面130上における状態の表示位置131を決定
する。即ち、まず9表示情報部9から表示画面130の
大きさ等についての情報が与えられる。これに基づいて
、半径R1中心0の円が定められ、この1つの円の円周
上に4つの表示領域131が位置するようにされる0次
に、状態数で円周を等分(この場合は4等分)シ、各表
示領域131間の距離を等しくする。(状態数nの時、
半径Rの円に内接するn角形の各頂点が表示位置とされ
る。)表示位置についての情報(座標)はメモリ部8に
格納される。
Next, the 1 display position determining section 4 moves the 1 display position determining section 4 to
A display position 131 of the state on the display screen 130 is determined. That is, first, information about the size of the display screen 130, etc. is given from the display information section 9. Based on this, a circle with radius R1 and center 0 is determined, and four display areas 131 are located on the circumference of this one circle. In this case, the distance between each display area 131 is made equal. (When the number of states is n,
Each vertex of an n-gon inscribed in a circle with radius R is a display position. ) Information regarding the display position (coordinates) is stored in the memory section 8.

次に、状態配置決定部3は、第3図(B)ないしくD)
に示す如き配置処理を行う。
Next, the state arrangement determining unit 3 (FIG. 3(B) or D)
Perform the arrangement process as shown in .

まず、状態配置決定部3はメモリ部7の遷移数の表を参
照し、各状態について遷移数の計Siを求め9これが最
大の状態を1つ選ぶ、なお、この場合は全て「4」であ
るが、状Baを選んだものとする。そして、状Liaを
4つの表示位置131の任意(又は所定)の1つに対応
づけるようにメモリ部8に格納する。これを画面として
示せば、第3図(B)の如くなる。
First, the state arrangement determination unit 3 refers to the transition number table in the memory unit 7, calculates the total number of transitions Si for each state, and selects the state with the maximum number of transitions.In this case, all numbers are 4. However, it is assumed that condition Ba is selected. Then, the shape Lia is stored in the memory unit 8 so as to be associated with an arbitrary (or predetermined) one of the four display positions 131. If this is shown as a screen, it will look like FIG. 3(B).

次に、再び前記遷移数の表を参照して、残った状ab、
c及びdの中から、状態aとの間で遷移数が最大の状態
及び次に大きい状態を各々1つ選ぶ、なお、この場合は
状態aとbとの間の遷移数及び状態aとCとの間の遷移
数が共に「2」であるが、状l1llbを最大の状態、
状Lieを次に大きい状態として選んだものとする。そ
して、状6b及びCを状態aの時計回り方向及び反時計
回り方向(逆でもよい)の隣接する表示位置131に対
応づける。前述と同様に、この対応関係は、メモリ部8
に格納され9画面としては第3図(C)の如くなる。
Next, referring again to the transition number table, the remaining states ab,
From c and d, select the state with the largest number of transitions between state a and the next largest state. In this case, select the state with the largest number of transitions between states a and b, and the state with the next largest number of transitions between states a and b. The number of transitions between and is both "2", but the state l1llb is the maximum state,
Assume that state Lie is selected as the next largest state. Then, the shapes 6b and C are associated with the adjacent display positions 131 in the clockwise and counterclockwise directions (the reverse is also possible) of the state a. Similar to the above, this correspondence relationship is based on the memory section 8.
The nine screens are stored in 9 screens as shown in FIG. 3(C).

次に、残った状Lidと表示位置131とが第3図(D
)に示す如く対応づけられ、状態配置が終了する。
Next, the remaining state Lid and the display position 131 are shown in FIG. 3 (D
), the state arrangement is completed.

なお、状態数が多い場合は1次のように処理が続行され
る。即ち、まず、状態すとの間の遷移数が最大の状態(
状It/とする)が1つ選ばれ、これが状態すの隣接の
表示位置に対応させられる。
Note that if the number of states is large, processing continues as in the first order. That is, first, the state with the maximum number of transitions between states (
One state It/) is selected, and this is made to correspond to the display position adjacent to the state It.

この選択において、すでに1度選ばれた状態a及びCは
対象から除かれる(以下同じ)0次に、同様にして、状
態Cの隣接の表示位置に状LiC′が対応させられる。
In this selection, the states a and C, which have already been selected once, are removed from the objects (the same applies hereafter), and the state LiC' is similarly made to correspond to the display position adjacent to the state C.

この後、状Bw側、状態C′側の順で同様の配置処理を
行い、状態が無くなるまでくり返す。
After this, similar arrangement processing is performed in the order of the state Bw side and the state C' side, and is repeated until there are no more states.

この後、矢印付加部10がメモリ部6の状態遷移表を参
照して矢印及び入力を付加する。そして。
Thereafter, the arrow adding section 10 refers to the state transition table in the memory section 6 and adds an arrow and an input. and.

これを画面に表示すると第3図(E)の如くなる。When this is displayed on the screen, it will look like FIG. 3(E).

以上の処理によれば、各状態間で遷移数の大きい(矢印
が多い)ものが隣接するようにされる。
According to the above processing, states with a large number of transitions (many arrows) are arranged adjacent to each other.

これにより、第3図(E)と第10図との比較から理解
されるように、状態遷移を示す矢印の交わりを少なくし
て状態遷移を見易くできる。特に。
As a result, as can be understood from a comparison between FIG. 3(E) and FIG. 10, the number of intersections between arrows indicating state transitions can be reduced, making the state transitions easier to see. especially.

状態数が少ない場合は、矢印の交わりを無くすことがで
きる。また、これらのための状態の配置の決定を自動的
に行うことができ、利用者の負担が無い。
When the number of states is small, intersections of arrows can be eliminated. Further, the arrangement of these states can be determined automatically, and there is no burden on the user.

なお、第3図中の点線、半径Rを示す矢印1文字R及び
0は表示画面130上には表示されない。
Note that the dotted line in FIG. 3, the arrow 1 character R and 0 indicating the radius R are not displayed on the display screen 130.

〔実施例〕〔Example〕

本発明の実施例として第1図図示のデータ処理装置につ
いて詳細に説明する。
As an embodiment of the present invention, the data processing apparatus shown in FIG. 1 will be described in detail.

まず、遷移数の決定について、第4図及び第5図を用い
て説明する。
First, the determination of the number of transitions will be explained using FIGS. 4 and 5.

第4図は実施例説明図であり、メモリ部6.遷移数決定
部2及びメモリ部7の構成を示している。
FIG. 4 is an explanatory diagram of the embodiment, in which the memory section 6. The configuration of the transition number determining section 2 and the memory section 7 is shown.

第4図において、14及び16はアドレス制御部。In FIG. 4, 14 and 16 are address control units.

15及び17は読出し制御部、18は書込み制御部、1
9は加算器、20ないし28はレジスタである。
15 and 17 are read control units, 18 are write control units, 1
9 is an adder, and 20 to 28 are registers.

第5図はメモリ部説明図であり、特に、第5図(A)は
メモリ部6に格納された状態遷移表の一例を示し、第5
図(B)はメモリ部7に格納された遷移数の表の一例を
示している。なお、状態遷移表は、第5図(A)図示の
如<、1ないしn(n個)の状態数とa、ないしak 
(k個)の入力(入力アルファベット)とからなるもの
とする。
FIG. 5 is an explanatory diagram of the memory section, and in particular, FIG. 5(A) shows an example of a state transition table stored in the memory section 6.
FIG. 3B shows an example of a table of the number of transitions stored in the memory unit 7. In addition, the state transition table is as shown in FIG. 5(A).
(k) inputs (input alphabets).

遷移数決定部2は、メモリ部6の状態遷移表から状態数
n、入力数kを知り、これをレジスタ20及び21に格
納する。
The transition number determination unit 2 learns the number of states n and the number of inputs k from the state transition table in the memory unit 6, and stores these in the registers 20 and 21.

アドレス制御部14は、メモリ部7に遷移数の表として
、状態数nに基づいて2状B1ないしnをX及びYアド
レスとし各アドレスに遷移数(の初期値)として「0」
を書込んだものを作成する。
The address control unit 14 stores in the memory unit 7 a table of the number of transitions, sets the binary states B1 to n as X and Y addresses based on the number of states n, and assigns “0” to each address as the number of transitions (initial value).
Create a file with .

また、アドレス制御部14は、メモリ部6から状態遷移
表の内容を読出すための2次元(X及びY)アドレスを
発生する。このアドレス発生はX及びY方向に順にイン
クリメントされ、状態遷移表の全内容を読出すようにさ
れる。
Further, the address control unit 14 generates a two-dimensional (X and Y) address for reading the contents of the state transition table from the memory unit 6. This address generation is sequentially incremented in the X and Y directions to read out the entire contents of the state transition table.

今、アドレス制御部14がXアドレスとして入力アルフ
ァベット”l+Yアドレスとして状1j(以下このよう
なアドレスを(X、Y)” (at。
Now, the address control unit 14 inputs the alphabet "1j" as an "l+Y" address as an X address (hereinafter such an address will be referred to as (X, Y)" (at.

j)と記述する)を発生したとする。アドレスコム及び
jはレジスタ22及び23に格納される。読出し制御部
15は、レジスタ22及び23の内容に従ってメモリ部
6の状態遷移表をアクセスして。
Suppose that j) occurs. Address com and j are stored in registers 22 and 23. The read control unit 15 accesses the state transition table in the memory unit 6 according to the contents of the registers 22 and 23.

アドレス(at、j)の内容を読出す、この内容は、状
Ijに入力アルファベットaIが入力された時に次に遷
移すべき状態を示すものであり、この場合は状態mとさ
れている。読出された内容(状am)はレジスタ24に
格納される。
The contents of the address (at, j) are read out. This contents indicate the state to which the next transition is to be made when input alphabet aI is input to state Ij, and in this case, it is state m. The read contents (state am) are stored in the register 24.

次に、アドレス制御部16は、レジスタ23及び24の
内容を用いてメモリ部7をアクセスする。
Next, the address control section 16 accesses the memory section 7 using the contents of the registers 23 and 24.

メモリ部6の状態遷移表のアクセスに用いた状M(j)
と読出された状[(m)とが、メモリ部7の2次元アド
レス発生のために用いられる。アドレス制御部16は、
2つの状態から(X、Y)=(m、j)及び(j、m)
の2つのアドレスを順次発生し、レジスタ25及び26
に格納する。
State M(j) used to access the state transition table of memory unit 6
The read state [(m) is used to generate a two-dimensional address in the memory section 7. The address control unit 16 is
From two states (X, Y) = (m, j) and (j, m)
sequentially generate two addresses of registers 25 and 26.
Store in.

即ち、まず、レジスタ25及び26に、Xアドレスとし
ての状in及びYアドレスとしての状態jが格納される
。読出し制御部17は、これに基づいてメモリ部7の遷
移数の表をアクセスして。
That is, first, the state in as the X address and the state j as the Y address are stored in the registers 25 and 26. The read control unit 17 accesses the transition number table in the memory unit 7 based on this.

アドレス(m、j)の内容Soを読出す。この内容So
は、状態mとjとの間における遷移数を示すものであり
、この場合は初期値rOJとされている。続出された内
容Soはレジスタ27に格納される。これを受けて、加
算器19はレジスタ27の内容(So )にレジスタ2
8の内容「1」を加える。この加算結果(So+1)を
受けた書込み制御部18は、レジスタ25及び26の内
容である元のアドレス(m、J)に加算結果を書込む。
Read the content So of address (m,j). This content So
indicates the number of transitions between states m and j, and in this case is set to the initial value rOJ. The successively outputted contents So are stored in the register 27. In response to this, the adder 19 adds the contents of the register 27 (So) to the register 2.
Add the content “1” of 8. The write control unit 18 that receives this addition result (So+1) writes the addition result to the original address (m, J) that is the contents of the registers 25 and 26.

次に、レジスタ25及び26に、Xアドレスとしての状
!aj及びYアドレスとしての状態mが格納される。こ
の後、前述と同様にしてアドレス(j、m)の内容S、
  (この場合は初期値「0」)が読出され、S++1
とされて同一アドレスに再書込みされる。
Next, registers 25 and 26 contain the state as the X address! aj and state m as Y address are stored. After this, in the same way as above, the contents S of the address (j, m),
(in this case, the initial value "0") is read out, and S++1
and is rewritten to the same address.

以上をくり返すことにより、遷移数の表が作成される。By repeating the above steps, a table of the number of transitions is created.

次に1表示位置の決定について、第6図及び第7図を用
いて説明する。
Next, the determination of one display position will be explained using FIGS. 6 and 7.

第6図は表示位置決定フローを示す。FIG. 6 shows the display position determination flow.

第7図は表示位置説明図であり、特に、第7図(A)は
画面上の表示位置について示し、第7図(B)はメモリ
部8に格納された配置表の一例を示している。
FIG. 7 is an explanatory diagram of the display position, in particular, FIG. 7(A) shows the display position on the screen, and FIG. 7(B) shows an example of the layout table stored in the memory section 8. .

■ 主として表示画面130の大きさに基づいて。■ Mainly based on the size of the display screen 130.

画面上の円の中心0の座標(C,、C,)及び半径Rが
決定される。この時、X、Y座標は。
The coordinates (C,,C,) of the center 0 of the circle on the screen and the radius R are determined. At this time, the X and Y coordinates are.

例えば、第7図(A)図示の如く定められる。For example, it is determined as shown in FIG. 7(A).

■ 次に、状態数nに応じて円周上に等間隔に状態を表
示するために、Rad−2π/nを求め。
(2) Next, in order to display the states at equal intervals on the circumference according to the number of states n, calculate Rad-2π/n.

j−0とする。Let it be j-0.

■ Rad及びlを用いて、所定の式に従い、S及びC
を求める。
■ Using Rad and l, calculate S and C according to the given formula.
seek.

■ 円の中心座標(C−、Cy ) 、半径R2前記S
及びCを用いて、所定の式に従い、前記円の円周上にあ
る1点の座標(Xt。1.Yt++)を求める。
■ Center coordinates of the circle (C-, Cy), radius R2 above S
and C, the coordinates (Xt.1.Yt++) of one point on the circumference of the circle are determined according to a predetermined formula.

例えば、l−0の時、s=Q、c=lであるから、  
(XI 、 y+ ) −(C,、C,−R)とされる
For example, when l-0, s=Q and c=l, so
(XI, y+) −(C,,C,−R).

■ 次に、i−t+tとした後、iがnより小さい間上
記処理■及び■をくり返し行い、1がn以上となった時
に処理を終了する。これにより。
(2) Next, after setting it to i-t+t, the above processes (2) and (2) are repeated as long as i is smaller than n, and when 1 becomes greater than or equal to n, the process is terminated. Due to this.

前記円の円周上に等間隔で配置されたn個の点の座標(
X、、Yl )ないしくX、、Y、)が求まる。
The coordinates of n points arranged at equal intervals on the circumference of the circle (
X,,Yl) or X,,Y,) is found.

表示位置決定部4は、上記処理を行うと共に。The display position determining unit 4 performs the above processing as well as.

処理■で求めた座標を、順次、メモリ部8に格納する。The coordinates obtained in process (2) are sequentially stored in the memory unit 8.

そして、各座標に対応する状態を格納するための領域を
設け、第7図(B)図示の配置表を作成する。
Then, an area is provided to store the state corresponding to each coordinate, and the layout table shown in FIG. 7(B) is created.

この実施例において、第7図(A)図示の如く。In this embodiment, as shown in FIG. 7(A).

n個の座41 (x+ 、 y、 )ないしくX、、Y
、)は、その各々を中心とした小円を描くために用いら
れる。この小円は、第3図図示の状態を画面上に示すた
めの領域131とされる。この小円の大きさは1例えば
9表示情報部9により決定される。
n loci 41 (x+, y, ) or X,,Y
, ) are used to draw small circles around each of them. This small circle is used as an area 131 for showing the state shown in FIG. 3 on the screen. The size of this small circle is determined by the display information section 9, for example.

次に、状態配置の決定について、第8図を用いて説明す
る。
Next, the determination of the state arrangement will be explained using FIG. 8.

第8図は状態配置決定フローを示す ■ 状態配置決定部3は、n個の状態の各々に応じてn
個のフラグ領域を確保し、全フラグを「0」 (クリア
)とする、フラグがrQJの時。
FIG. 8 shows a state arrangement determination flow. ■ The state arrangement determination unit 3 determines n
When the flag is rQJ, all flag areas are secured and all flags are set to "0" (cleared).

そのフラグに対応する状態について未だ配置が決定され
ていないこと、即ち、メモリ部8の配置表に座標と対応
されて入力されていないことを示す。
This indicates that the layout of the state corresponding to the flag has not yet been determined, that is, the coordinates have not been input into the layout table of the memory unit 8 in correspondence with the coordinates.

■ 状態配置決定部3は、メモリ部7の遷移数の表を用
いて、各状態についての遷移数の計Siを求め、適当な
記憶領域に(例えば第2図図示の如くしてメモリ部7内
に)保持する。
(2) The state allocation determining unit 3 calculates the total number of transitions Si for each state using the transition number table in the memory unit 7, and stores it in an appropriate storage area (for example, as shown in FIG. hold within).

この後、状態配置決定部3は、フラグ及び遷移数の計S
i等を用いてメモリ部7の遷移数の表(第5図(B))
をアクセスし、以下の処理を行う。
After this, the state arrangement determination unit 3 determines the total number of flags and transitions S
A table of the number of transitions in the memory section 7 using i, etc. (Fig. 5 (B))
Access and perform the following processing.

■ 対応するフラグがrOJの状a(初期であるから全
ての状りの中から、遷移数の計Siが最大の状態(例え
ば状aaとする)を選択する。
(2) The state a whose corresponding flag is rOJ (since this is the initial state, select the state (for example, state aa) in which the total number of transitions Si is the largest among all states (for example, state aa).

■ 状態aを初期位置(x+ 、Yl )に割り当てる
。即ち、第7図(B)の配置表に、座標(XI 、Yl
 )と関連づけられて状態aが入力される。これに応じ
て、状aaに対応するフラグaがrlJとされる。フラ
グ「1」の時、対応する状態の配置が終了したことを示
す。
■ Assign state a to initial position (x+, Yl). That is, the coordinates (XI, Yl
) is input in association with state a. In response, flag a corresponding to state aa is set to rlJ. When the flag is "1", it indicates that the placement of the corresponding state has been completed.

■ 対応するフラグがrOJの状態の中から、状Baと
の間の遷移数が最大及び二番目に大きい状態を選択する
。このために、メモリ部7の遷移数の表を、アドレス(
X、Y)= (YJ 、a)(但し、j−1〜n)とし
てアクセスする。即ち、Yアドレスを状Baに固定し、
Xアドレスを状態1から状態nまで順に変化させてアク
セスし、その内容(即ち状態aと各状態との間の遷移数
)を読出す、そして、最大及び二番目に大きい遷移数に
対応する状態(例えば状態す及び状1111cとする)
を各々選択する。
(2) Select the state with the largest and second largest number of transitions to state Ba from among the states whose corresponding flag is rOJ. For this purpose, a table of the number of transitions in the memory section 7 is created at the address (
Access is performed as X, Y)=(YJ, a) (where j-1 to n). That is, fix the Y address to shape Ba,
Change the X address in order from state 1 to state n, read the contents (i.e. the number of transitions between state a and each state), and then access the state corresponding to the maximum and second largest number of transitions. (For example, state and form 1111c)
Select each.

■ 状Bb及びCを、各々、状態aの時計回り隣の位置
(Xi 、Y* )及び反時計回り隣の位置(X、、Y
、)に割り当てる。これに応じて。
■ Conditions Bb and C are respectively located at the clockwise neighboring position (Xi, Y*) and the counterclockwise neighboring position (X, ,Y) of state a.
, ). Depending on this.

フラグb及びフラグCが「l」とされる。Flag b and flag C are set to "l".

■ 全フラグが「1」か否かが判断される。全フラグが
「1」の時、全ての状態の割り当てが終了したとして処
理が終了する。
■ It is determined whether all flags are "1" or not. When all flags are "1", it is assumed that all state assignments have been completed and the process ends.

■ 対応するフラグが「0」の状態の中から、状態すと
の間の遷移数が最大の状態を選択する。
(2) Select the state with the maximum number of transitions between states from among the states whose corresponding flags are "0".

このために、前述と同様に、メモリ部7の遷移数の表を
、アドレス(X、Y)= (XJ 、b)(但し、j=
1〜n)としてアクセスし、その内容を読出す、そして
、最大の遷移数に対応する状B(例えば状Bwとする)
を選択する。
For this purpose, similarly to the above, a table of the number of transitions in the memory section 7 is created using address (X, Y) = (XJ, b) (where j =
1 to n) and read its contents, and then state B (for example, state Bw) corresponding to the maximum number of transitions.
Select.

■ 状6bが状態a以外の状態との間に遷移関係を持た
ない場合、遷移数が0である複数の状態の中から任意の
1つが(状Bb′として)選ばれることになる。このよ
うな場合、状Bvを状態すの隣接位置に割り当てること
は禁止される。
(2) If state 6b has no transition relationship with any state other than state a, any one of the states with zero transitions is selected (as state Bb'). In such a case, it is prohibited to assign state Bv to a position adjacent to state Bv.

メモリ部7の遷移数の表を、アドレス(X。A table of the number of transitions in the memory section 7 is stored at address (X.

Y)−(t/、b> としてアクセスし、その内容(即
ち状IILibとdとの間の遷移数)を読出す。
Y) - (t/, b>) and read its contents (ie, the number of transitions between state IILib and d).

読出した内容がOの時、上記の理由により以下の処理0
を省略して状Lidの割り当てを禁止し。
When the read content is O, the following processing is 0 due to the above reason.
Prohibits assignment of state Lid by omitting .

処理0も少なくとも1つの状Li(t/)が未割り当て
で残るから省略される。
Process 0 is also omitted because at least one state Li(t/) remains unallocated.

■ 読出した内容がOでない時、状Bb’を状Bbの時
計回り隣の位置(Xs 、 Ys )に割り当てる。フ
ラグdが「1」とされる。
(2) When the read content is not O, the shape Bb' is assigned to the position (Xs, Ys) next to the shape Bb in the clockwise direction. The flag d is set to "1".

■ 処理■と同様の処理が行われる。■ Processing The same process as ■ is performed.

0 状LiCについて処理■と同様の処理を行い。0-state LiC was subjected to the same process as process (2).

状aCとの間で最大の遷移数を持つ状態(例えば状態d
とする)を選択する。
The state with the maximum number of transitions between state aC (for example, state d
).

0 状Bcとdとの関係について処理■と同様の処理を
同様の理由で行い、状態Cとdとの間の遷移数の値を知
る。
For the relationship between states Bc and d, the same process as in process (2) is performed for the same reason, and the value of the number of transitions between states C and d is found.

この値が0の時、以下の処理[相]が省略される。When this value is 0, the following process [phase] is omitted.

[相] 前記値がOでない時、状態C′を状MCの反時
計回り隣の位置(Xfi’−+ 、Y−+ )に割り当
てる。フラグdが「1」とされる。
[Phase] When the value is not O, state C' is assigned to the counterclockwise adjacent position (Xfi'-+, Y-+) of state MC. The flag d is set to "1".

■ 状it/及びdについて処理■ないし■をくり返し
行うため、処理対象をd及びdとする。
(2) Processes (1) through (2) are repeated for states it/and d, so the processing targets are d and d.

[相] 処理■及び◎を再び行う(先の処理結果を格納
しておいて再度参照する)。
[Phase] Perform processing ■ and ◎ again (store the previous processing results and refer to them again).

処理■及び■により読出した遷移数のいずれかが0でな
い時、状態d又はC′のいずれかが割り当てられている
から、当該状態について処理■ないし■又は■ないし[
相]が行われる。
When either of the transition numbers read by processes ■ and ■ is not 0, either state d or C' is assigned, so the process ■ or ■ or ■ or [
phase] is performed.

処理■及び■により読出した遷移数が共にOである時、
状態す及びCとは遷移関係のない状態について処理■以
下がくり返し行われる。
When the number of transitions read by processes ■ and ■ are both O,
Processing (2) and subsequent steps are repeated for states that have no transition relationship with states S and C.

■ 処理■と同様の処理を行う。■ Processing Perform the same process as ■.

フラグ「0」の状態が残っていると、その状態について
処理■以下がくり返される。状態d及びdも対象として
残される。
If the state of the flag "0" remains, the process (2) and subsequent steps are repeated for that state. States d and d are also left as targets.

以上により、状態配置の決定が終了する。With the above steps, the determination of the state arrangement is completed.

なお、処理[相]から理解されるように、未配置の状態
と最新に配置された2つの状態との間において、何ら遷
移関係が存在しない場合、未配置の状態の中から遷移数
の計Siが最大のものが選択される。そして、この状態
は、残った配置位置の両端又は中央に配置される。この
後、処理■以下が行われる。
As understood from the process [phase], if there is no transition relationship between the unplaced state and the two most recently placed states, the number of transitions is calculated from among the unplaced states. The one with the largest Si is selected. Then, this state is placed at both ends or the center of the remaining placement positions. After this, processing ① and subsequent steps are performed.

矢印付加部10は、各状態間に矢印を付加し。The arrow adding section 10 adds arrows between each state.

これに入力を付加して、状態遷移図を完成する。Add inputs to this to complete the state transition diagram.

なお、ある状態がある入力により自己に戻る矢印を有す
る場合、この矢印による遷移数を遷移数の計Siから求
める時に算入しないようにしてもよい、当該矢印は半径
Rの円の外側に表示される。
Note that if a certain state has an arrow that returns to itself due to a certain input, the number of transitions due to this arrow may not be included when calculating from the total number of transitions Si, and the arrow is displayed outside the circle with radius R. Ru.

〔発明の効果〕〔Effect of the invention〕

以上説明したように0本発明によれば、状態遷移表(又
は関数)に基づいて各状態間の関係をグラフ化して示す
状態遷移図表示処理方式において。
As described above, according to the present invention, there is provided a state transition diagram display processing method that graphs and displays relationships between states based on a state transition table (or function).

遷移数を求めてこれを利用することによって、遷移数の
大きい関係にある状態を隣接させ小さい関係にある状態
を隣接させないようにして、状態遷移を示す矢印の交わ
りを少なくして見易くした状態遷移図を得ることができ
、プログラムや順序回路の設計、解析の効率を向上する
ことができる。
By calculating and using the number of transitions, states with a large number of transitions are adjacent to each other and states with a small number of transitions are not adjacent, making the state transitions easier to see by reducing the intersection of state transition arrows. Diagrams can be obtained, and the efficiency of designing and analyzing programs and sequential circuits can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理構成図。 第2図は遷移数の表を示す図。 第3図は本発明の作用説明図。 第4図は実施例説明図。 第5図はメモリ部説明図。 第6図は表示位置決定フローを示す図。 第7図は表示位置説明図。 第8図は配置位置決定フローを示す図。 第9図は状態遷移表を示す図。 第10図は従来技術説明図。 1は中央処理装置及びメモリを含む処理装置。 2は遷移数決定部、3は状態配置決定部、4は表示位置
決定部、5は状態数カウント部、6ないし8はメモリ部
29は表示情報部、lOは矢印付加部、11は表示制御
部、12はグラフィックライブラリ、13は表示装置。 特許出願人  工業技術院長 飯塚十三本発明の原理構
り図 第1図 負十 弱数の表を示す図 第2図 第5図 4矢神力(イlit説明図 第7図 表示位2次定フロー 第6図 入力 状胤1鐸表上水丁ヅ 第9図 第10図
FIG. 1 is a diagram showing the principle configuration of the present invention. FIG. 2 is a diagram showing a table of transition numbers. FIG. 3 is an explanatory diagram of the operation of the present invention. FIG. 4 is an explanatory diagram of the embodiment. FIG. 5 is an explanatory diagram of the memory section. FIG. 6 is a diagram showing a display position determination flow. FIG. 7 is an explanatory diagram of the display position. FIG. 8 is a diagram showing a flow of determining the placement position. FIG. 9 is a diagram showing a state transition table. FIG. 10 is an explanatory diagram of the prior art. 1 is a processing device including a central processing unit and memory. 2 is a transition number determining section, 3 is a state arrangement determining section, 4 is a display position determining section, 5 is a state number counting section, 6 to 8 is a memory section 29 is a display information section, IO is an arrow adding section, and 11 is a display control section. 12 is a graphic library, and 13 is a display device. Patent applicant Juzo Iizuka, director of the Agency of Industrial Science and Technology Flow Figure 6 Input Letter 1 Table of Contents Figure 9 Figure 10

Claims (1)

【特許請求の範囲】 状態の各々についての遷移数を求める遷移数決定部(2
)と、 前記状態の数に応じて円周上の表示位置を決定する表示
位置決定部(4)と、 前記状態を前記表示位置に対応させてその配置位置を決
定する状態配置決定部(3)とを備え、前記状態配置決
定部(3)が前記遷移数に基づいて配置位置を決定する ことを特徴とする状態遷移図表示処理方式。
[Claims] A transition number determining unit (2) that determines the number of transitions for each state.
), a display position determining unit (4) that determines a display position on the circumference according to the number of states, and a state layout determining unit (3) that determines a position of the display position by making the state correspond to the display position. ), wherein the state arrangement determining unit (3) determines the arrangement position based on the number of transitions.
JP63115999A 1988-05-14 1988-05-14 State transition diagram display processing method Expired - Lifetime JPH061484B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63115999A JPH061484B2 (en) 1988-05-14 1988-05-14 State transition diagram display processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63115999A JPH061484B2 (en) 1988-05-14 1988-05-14 State transition diagram display processing method

Publications (2)

Publication Number Publication Date
JPH01287779A true JPH01287779A (en) 1989-11-20
JPH061484B2 JPH061484B2 (en) 1994-01-05

Family

ID=14676340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63115999A Expired - Lifetime JPH061484B2 (en) 1988-05-14 1988-05-14 State transition diagram display processing method

Country Status (1)

Country Link
JP (1) JPH061484B2 (en)

Also Published As

Publication number Publication date
JPH061484B2 (en) 1994-01-05

Similar Documents

Publication Publication Date Title
US4809202A (en) Method and apparatus for simulating systems described by partial differential equations
JPS59172068A (en) Multiprocessor computer system
SE461814B (en) QUICK Z-BUFFER WITH DYNAMIC DIRECT MEMORY FOR A COMPUTER DISPLAY SYSTEM
US6256599B1 (en) Method for the representation of physical phenomena extending in a bi- or tridimensional spatial domain through semistructured calculation grid
JPH01287779A (en) State transition diagram display processing system
Bekos et al. Multi-stack boundary labeling problems
JP3140024B2 (en) Texture mapping method and apparatus
JP2003186866A (en) Data-driven information processing device and its processing method
Djordjevic et al. A hierarchical memory system environment
JPS635795B2 (en)
Poppendieck et al. Special Feature: Memory Extension Techniques for Minicomputers
Kasagi et al. Offline Permutation on the CUDA-enabled GPU
JP2759954B2 (en) Electronic map search device
JP3883644B2 (en) Leader line automatic creation method, leader line automatic creation apparatus and program storage medium therefor
JPH08115256A (en) Storage controller
JPH04209049A (en) Cache memory address mapping system
JP2000029383A (en) Graphic display method, graphic display device and recording medium
JPS62109182A (en) High-speed drawing system for straight line
JP2548286B2 (en) Image data processor
JPS6350714B2 (en)
JP2874221B2 (en) Arithmetic control circuit
JPS6128152B2 (en)
JPH04288593A (en) Image display device
JP3006988B2 (en) Spreadsheet apparatus and data management method for spreadsheet apparatus
JPH08138041A (en) Expansion processing method for binary picture

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term