JPH01276238A - Data processor - Google Patents

Data processor

Info

Publication number
JPH01276238A
JPH01276238A JP10616688A JP10616688A JPH01276238A JP H01276238 A JPH01276238 A JP H01276238A JP 10616688 A JP10616688 A JP 10616688A JP 10616688 A JP10616688 A JP 10616688A JP H01276238 A JPH01276238 A JP H01276238A
Authority
JP
Japan
Prior art keywords
external memory
access
network
circuit
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10616688A
Other languages
Japanese (ja)
Other versions
JPH0650529B2 (en
Inventor
Hiromiki Naitou
裕幹 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10616688A priority Critical patent/JPH0650529B2/en
Publication of JPH01276238A publication Critical patent/JPH01276238A/en
Publication of JPH0650529B2 publication Critical patent/JPH0650529B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To simplify a procedure related to an external memory access by connecting the access circuit of an external memory with a network and causing, through the network, each microprocessor (PE) to access the external memory connected to the PE except for the self-PE not through the PE except for the self-PE. CONSTITUTION:For example, when a PE 1 accesses an external memory 12 of a PE 2, the flow of a token is made into one indicated by the arrow of a broken line. In such a way, the external memory connected to the PE except for the self-PE through a network 20 between memories can be accessed not through the PE except for the self-PE by each PE. For such a reason, an access time to the external memory connected to the PE except for the self-PE is made short. Since the external memory can be accessed not through the PE except for the self-PE, the procedure for the external memory access does not need to be written to the PE except for the self-PE, and the procedure related to the external memory access can be simplified. Thus, at the time of preparing a high-grade language for the title device, a code generation related to the external memory access can be simplified.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、データフロー処理方式によるデータ処理装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a data processing device using a data flow processing method.

〈従来の技術〉 従来、データフロー処理方式によるデータ処理装置とし
ては、複数個のデータフロー処理方式のマイクロプロセ
ッサ(以下、PEと略称する)をネットワークで接続し
、このPEにそれぞれ外部メモリをアクセス回路を介し
て接続するようにしたものがある。
<Prior art> Conventionally, a data processing device using a data flow processing method connects a plurality of microprocessors (hereinafter referred to as PEs) using a data flow processing method via a network, and each PE accesses an external memory. Some devices are connected via a circuit.

このようなデータ処理装置の1例を第3図に示す。An example of such a data processing device is shown in FIG.

このデータ処理装置は、4つのPE(PEI、PE2.
PE3.PE4)をホスト計算機に接続されたPE間ネ
ットワーク30で接続し、この4つのPEにそれぞれ外
部メモリ31,32.33.34を、アクセス回路36
.37,38.39を介して接続している。
This data processing device has four PEs (PEI, PE2.
PE3. PE4) are connected to the host computer by an inter-PE network 30, and external memories 31, 32, 33, 34 are connected to each of these four PEs, and an access circuit 36 is connected to the PE4).
.. 37, 38, and 39.

そして、例えばPEIh<PE2の外部メモリ32をア
クセスする場合は、外部メモリアクセス用のトークンが
破線の矢印で示したようにPE2の内部を通過したのち
アクセス回路37を経由して外部メモリ32に至り、外
部メモリ32に必要な内容を書き込んだり、外部メモリ
32に書き込まれている内容を読み出す。そして、処理
が済んだあとの結果トークンがアクセス回路37および
PE2を経由してPEIに戻るようになっている。
For example, when accessing the external memory 32 where PEIh<PE2, the token for external memory access passes through the inside of PE2 as shown by the broken arrow, and then reaches the external memory 32 via the access circuit 37. , writes necessary contents to the external memory 32, and reads contents written to the external memory 32. After the processing is completed, the resulting token is returned to PEI via the access circuit 37 and PE2.

すなわち、各PEが自PE以外のPEに接続された外部
メモリをアクセスする場合は、アクセス用トークンが自
PE以外のPEの内部を通過するようになっている。
That is, when each PE accesses an external memory connected to a PE other than its own PE, the access token passes through the inside of the PE other than its own PE.

〈発明が解決しようとする課題〉 このように、上記従来のデータ処理装置では、各PEが
自PE以外のPEに接続された外部メモリをアクセスす
る場合には、アクセス用トークンが自PE以外のPEの
内部を通過しければならないため、通過PEにおいて外
部メモリアクセス用の処理を行う必要があり、アクセス
時間が、自PEに接続された外部メモリをアクセスする
場合に比べて、PE間ネットワーク通信時間およびPE
内内通待時間分だけ遅くなるという問題があった。
<Problems to be Solved by the Invention> As described above, in the conventional data processing device described above, when each PE accesses an external memory connected to a PE other than its own PE, the access token is Because it has to pass through the inside of the PE, it is necessary to perform processing for external memory access in the passing PE, and the access time is shorter than the inter-PE network communication time compared to accessing the external memory connected to the own PE. and P.E.
There was a problem in that the service was delayed by the amount of internal waiting time.

そこで、この発明の目的は、各PEが自PE以外のPE
に接続された外部メモリをアクセスする場合のアクセス
時間を短かくしたデータ処理装置を提供することにある
Therefore, the purpose of this invention is for each PE to
An object of the present invention is to provide a data processing device that shortens the access time when accessing an external memory connected to a computer.

く課題を解決するための手段〉 上記目的を達成するため、この発明は、複数個のPEを
ネットワークで接続し、上記各PEにそれぞれ外部メモ
リをアクセス回路を介して接続したデータ処理装置にお
いて、上記複数のアクセス回路をネットワークで接続し
、このネットワークを介して上記@PEが、自PE以外
のPEに接続された外部メモリを、自PE以外のPEを
経由せずにアクセスできるようにしたことを特徴として
いる。
Means for Solving the Problems> To achieve the above object, the present invention provides a data processing device in which a plurality of PEs are connected via a network, and an external memory is connected to each PE via an access circuit, The above plurality of access circuits are connected via a network, and the above @PE is able to access external memory connected to a PE other than its own PE without going through the PE other than its own PE via this network. It is characterized by

〈作用〉 上記構成において、各PEが、複数のアクセス回路を接
続するネットワークを介して、自PE以外のPEに接続
された外部メモリを自PE以外のPEを経由せずにアク
セスする。従って、各PEが自PE以外のPEに接続さ
れた外部メモリをアクセスする時間が短かくなる。
<Operation> In the above configuration, each PE accesses an external memory connected to a PE other than its own PE via a network connecting a plurality of access circuits, without going through the PE other than its own PE. Therefore, the time required for each PE to access external memory connected to PEs other than its own PE is shortened.

〈実施例〉 以下、この発明を図示の実施例により詳細に説明する。<Example> Hereinafter, the present invention will be explained in detail with reference to illustrated embodiments.

第1図は本実施例のデータ処理装置の構成図であり、第
2図はこのデータ処理装置における外部メモリをアクセ
スするためのアクセス回路のブロック図である。
FIG. 1 is a block diagram of a data processing apparatus according to this embodiment, and FIG. 2 is a block diagram of an access circuit for accessing an external memory in this data processing apparatus.

第1図に示すように、このデータ処理装置は4つのPE
(PE 1.PE2.PE3.PE4)を、ホスト計算
機に接続されたPE間ネットワークlOで接続している
。上記PE 1.PE2.PE3.PE4はそれぞれ外
部メモリl 1.+ 2.13.14をこの外部メモリ
をアクセスするためのアクセス回路16.17,18.
19を介して接続している。
As shown in Figure 1, this data processing device has four PEs.
(PE 1.PE2.PE3.PE4) are connected by an inter-PE network IO connected to a host computer. Above PE 1. PE2. PE3. PE4 each has an external memory l1. + 2.13.14 to access circuits 16.17, 18. for accessing this external memory.
It is connected via 19.

そして、このアクセス回路16.17,18.19を外
部メモリ間ネットワーク20で接続している。
These access circuits 16, 17 and 18, 19 are connected by an external memory network 20.

上記アクセス回路16.17.18.19は全て同一構
成であり、その構成を第2図にアクセス回路I6を例に
とって示す。このアクセス回路16はPE番号セット回
路21、外部メモリアクセス前合流回路22、分岐回路
23、外部メモリアクセス後合流回路24、分岐回路2
5から構成されている。そして、上記合流回路22,2
4、分岐回路23.25に上記外部メモリ間ネットワー
ク20を接続している。
The access circuits 16, 17, 18, and 19 all have the same configuration, and the configuration is shown in FIG. 2, taking the access circuit I6 as an example. This access circuit 16 includes a PE number set circuit 21, an external memory pre-access merging circuit 22, a branch circuit 23, an external memory post-access merging circuit 24, and a branch circuit 2.
It consists of 5. And the above-mentioned merging circuit 22, 2
4. The network 20 between external memories is connected to the branch circuits 23 and 25.

以下、このアクセス回路!6の動作について説明する。Below is this access circuit! The operation of No. 6 will be explained.

PE番号セット回路21はPEIから出された外部メモ
リアクセス用トークンに戻り先として使われるPE番号
をセットし、このトークンを合流   −回路22に出
力する。合流回路22ではこのトークンと他のPEから
出された外部メモリアクセス用トークンとが合流し、分
岐回路23に出力される。分岐回路23は入力されたト
ークンに付されたアクセスアドレスあるいは指定フラグ
からそのトークンの行先を判定し、その行先に応じて外
部メモリ11へ出力するかあるいは外部メモリ間ネット
ワーク20へ出力する。
The PE number setting circuit 21 sets a PE number to be used as a return destination in the external memory access token issued from the PEI, and outputs this token to the merging circuit 22. In the merging circuit 22, this token and the external memory access token issued from another PE are merged and output to the branch circuit 23. The branch circuit 23 determines the destination of the token from the access address or designation flag attached to the input token, and outputs it to the external memory 11 or to the external memory network 20 depending on the destination.

外部メモリ11へ出力されたトークンがそこで必要な処
理がされると、結果トークンが合流回路24に出力され
る。合流回路24では、この結果トークンと外部メモリ
間ネットワーク20を経由してきたトークンとが合流し
、分岐回路25に出力される。この分岐回路25は入力
されたトークンのPE番号を判定し、そのPE番号が上
記PE番号セット回路21でセットされた番号であれば
そのトークンをPEIへ出力し、そうでなければ外部メ
モリ間ネットワーク20へ出力する。
When the token output to the external memory 11 undergoes necessary processing therein, the resulting token is output to the merging circuit 24. In the merging circuit 24, the resulting token and the token that has passed through the external memory network 20 are merged and output to the branch circuit 25. This branch circuit 25 determines the PE number of the input token, and if the PE number is the number set by the PE number setting circuit 21, outputs the token to the PEI, otherwise it outputs the token to the external memory inter-memory network. Output to 20.

いま、PEIから出力された外部メモリアクセス用トー
クンの行先が外部メモリ2であれば、分岐回路23から
外部メモリ11に出力され、その結果トークンが合流回
路24、分岐回路25を経てPEIに戻る。一方、上記
行先が外部メモリ11以外の外部メモリであれば分岐回
路23から外部メモリ間ネットワーク20へ出力され、
その行先の外部メモリで必要な処理がされたのち、その
結果トークンが外部メモリネットワーク20、合流回路
24、分岐回路25を経てPEIに戻る。
Now, if the destination of the external memory access token output from the PEI is the external memory 2, it is output from the branch circuit 23 to the external memory 11, and as a result, the token returns to the PEI via the confluence circuit 24 and the branch circuit 25. On the other hand, if the destination is an external memory other than the external memory 11, it is output from the branch circuit 23 to the external memory network 20,
After the necessary processing is performed in the destination external memory, the resulting token returns to the PEI via the external memory network 20, merging circuit 24, and branching circuit 25.

例えば、PEIがPE2の外部メモリ12をアクセスす
る場合は、トークンの流れは第1図に破線の矢印で示し
たようになる。
For example, when the PEI accesses the external memory 12 of the PE2, the flow of tokens is as shown by the dashed arrow in FIG.

このように、各PEがメモリ間ネットワーク20を介し
て自PE以外のPEに接続された外部メモリを、自PE
以外のPEを経由什ずにアクセスできるようになってい
る。このため、自PE以外のPEに接続された外部メモ
リへのアクセス時間が短かくなる。また、自PE以外の
PEを経由せ   ゛ずに外部メモリをアクセスできる
ので、自PE以外のPEに対して外部メモリアクセスの
ための手続を書く必要がなく、外部メモリアクセスに関
する手続きが簡単となり、このことにより、本装置用の
高級言語を作成した場合、外部メモリアクセスに関する
コード発生が簡単になる。また、外部メモリ間ネットワ
ーク20を設けたことにより、各PEが外部メモリをア
クセスするためのネットワーク上のトラフィックが増加
し、処理能力が大きくなる。
In this way, each PE uses the external memory connected to a PE other than its own PE via the inter-memory network 20.
This allows access without going through other PEs. Therefore, the time required to access an external memory connected to a PE other than the own PE is shortened. In addition, since external memory can be accessed without going through PEs other than the own PE, there is no need to write procedures for accessing external memory for PEs other than the own PE, and procedures related to external memory access are simplified. This makes it easy to generate codes related to external memory access when creating a high-level language for this device. Further, by providing the external memory network 20, the traffic on the network for each PE to access the external memory increases, and the processing capacity increases.

上記実施例においては、PEおよび外部メモリの数を4
個とし、これらを接続するPE間ネットワークおよび外
部メモリ間ネットワークを第1図に示すような接続方式
としたが、もちろんPEおよび外部メモリの数は4個に
限定されるものではなく、またPE間ネットワークおよ
び外部メモリ間ネットワークの接続方式は第1図に示す
方式に限定されるものではない。
In the above embodiment, the number of PEs and external memories is 4.
The number of PEs and external memories is not limited to four, and the number of PEs and external memories is not limited to four. The connection method of the network and the network between external memories is not limited to the method shown in FIG.

また、上記実施例においては、外部メモリをアクセスす
るためのアクセス回路にPE番号セット回路21.合流
回路22,24、分岐回路23,25を設けたが、PE
番号セット回路はそれぞれのPEに組み込むようにして
らよく、合流回路および分岐回路はそれぞれの外部メモ
リに組み込むようにしてもよい。
Further, in the above embodiment, the access circuit for accessing the external memory includes the PE number set circuit 21. Although confluence circuits 22, 24 and branch circuits 23, 25 are provided, PE
The number set circuit may be built into each PE, and the confluence circuit and branch circuit may be built into each external memory.

〈発明の効果〉 以上より明らかなように、この発明のデータ処理装置は
、ネットワークで接続された複数のPEのそれぞれに接
続された外部メモリのアクセス回路をネットワークで接
続し、このネットワークを介して各PEが、自PE以外
のPEに接続された外部メモリを、自PE以外のPEを
経由せずにアクセスできるので、以下の効果がある。
<Effects of the Invention> As is clear from the above, the data processing device of the present invention connects external memory access circuits connected to each of a plurality of PEs via a network, and processes data through the network. Since each PE can access the external memory connected to a PE other than its own PE without going through the PE other than its own PE, the following effects are achieved.

■自PE以外のPEに対して外部メモリアクセスのため
の手続を書く必要がなく、外部メモリアクセスに関する
手続きが簡単となる。
- There is no need to write a procedure for external memory access for PEs other than the own PE, and the procedure for external memory access becomes simple.

■従って、本装置用の高級言語を作成した場合、外部メ
モリアクセスに関するコード発生が簡単になる。
(2) Therefore, when creating a high-level language for this device, it becomes easy to generate codes related to external memory access.

■PEが外部メモリをアクセスするためのネットワーク
上のトラフィックか増加し、処理能力が大きくなる。
■The traffic on the network for PE to access external memory increases, and the processing capacity increases.

■自PE以外のPEに接続された外部メモリへのアクセ
ス時間が短かくなる。
■Access time to external memory connected to PEs other than the own PE is shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の構成を示すブロック図、
第2図は上記実施例におけるアクセス回路を示すブロッ
ク図、第3図は従来例の構成を示すブロック図である。 1)El、2,3,4・・・データフロー処理方式のマ
イクロプロセッサ、 10・・・PE間ネットワーク、 11.12,13.14・・・外部メモリ、+ 6.1
7.18.19・・・アクセス回路、20・・・外部メ
モリ間ネットワーク。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
FIG. 2 is a block diagram showing the access circuit in the above embodiment, and FIG. 3 is a block diagram showing the configuration of a conventional example. 1) El, 2, 3, 4...Data flow processing type microprocessor, 10...Inter-PE network, 11.12, 13.14...External memory, +6.1
7.18.19...Access circuit, 20...Network between external memories.

Claims (1)

【特許請求の範囲】[Claims] (1)複数個のデータフロー処理方式のマイクロプロセ
ッサをネットワークで接続し、上記各マイクロプロセッ
サにそれぞれ外部メモリをアクセス回路を介して接続し
たデータ処理装置において、上記複数のアクセス回路を
ネットワークで接続し、このネットワークを介して上記
各マイクロプロセッサが、自マイクロプロセッサ以外の
マイクロプロセッサに接続された外部メモリを、自マイ
クロプロセッサ以外のマイクロプロセッサを経由せずに
アクセスできるようにしたことを特徴とするデータ処理
装置。
(1) In a data processing device in which a plurality of data flow processing type microprocessors are connected via a network, and an external memory is connected to each of the microprocessors via an access circuit, the plurality of access circuits are connected via a network. , data characterized in that each of the above microprocessors can access external memory connected to a microprocessor other than the own microprocessor through this network without going through the other microprocessor. Processing equipment.
JP10616688A 1988-04-27 1988-04-27 Data processing device Expired - Lifetime JPH0650529B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10616688A JPH0650529B2 (en) 1988-04-27 1988-04-27 Data processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10616688A JPH0650529B2 (en) 1988-04-27 1988-04-27 Data processing device

Publications (2)

Publication Number Publication Date
JPH01276238A true JPH01276238A (en) 1989-11-06
JPH0650529B2 JPH0650529B2 (en) 1994-06-29

Family

ID=14426693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10616688A Expired - Lifetime JPH0650529B2 (en) 1988-04-27 1988-04-27 Data processing device

Country Status (1)

Country Link
JP (1) JPH0650529B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991010967A1 (en) * 1990-01-09 1991-07-25 Hajime Seki Electronic computer system and operation processor used for the system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991010967A1 (en) * 1990-01-09 1991-07-25 Hajime Seki Electronic computer system and operation processor used for the system

Also Published As

Publication number Publication date
JPH0650529B2 (en) 1994-06-29

Similar Documents

Publication Publication Date Title
JPS60108937A (en) Superlarge-scale integrated circuit
JP2591502B2 (en) Information processing system and its bus arbitration system
JPH01276238A (en) Data processor
JPH04120652A (en) Parallel processors
JPS60243763A (en) Dual port memory control circuit
JPH04181454A (en) Data access controller
JPS6315353A (en) Data transfer circuit
JPH02281341A (en) Write data confirming method for debugging
JPH02139652A (en) Microcomputer
JPS6162158A (en) Data delivering and receiving system
JPS59188779A (en) Vector processor
JPS5936838A (en) Controlling method of interface
JPS6391756A (en) Partial write instruction processing system for storage device
KR960007835B1 (en) Common memory access device for multi-processor
JPS6136854A (en) Memory switching device
JPH04104355A (en) Multi-processing system
JPS6152768A (en) Interrupt control mechanism of multiprocessor system
JPS6095667A (en) High speed access system in external address space
JPS6310398A (en) Access system for two-port memory
JPS6257050A (en) Common memory device
JPS62186344A (en) Address mapped register
JPS598057A (en) Memory device
JPS6115241A (en) Electronic computer system
JPS60117361A (en) Memory connection system
JPS6395540A (en) Memory interface circuit