JPH01270715A - デジタル保護継電器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、電力系統の状態に関するデジタル信号に基
づいてリレー演算し保護動作を行なうデジタル保護継電
器に関するものである。

［従来の技術］ 第４図は例えば電気協同研究第４１巻第４号「デジタル
リレー」（社団法人電気協同研究会；昭和６１年１月発
行）に示された従来の演算形のデジタル保護継電器の基
本構成における入力部（アナログ入力回路）を示す回路
図であり、図において、１は電力系統（図示せず）から
の電流または電圧信号（電力系統の状態に関するアナロ
グ入力信号）をデジタル保護継電器側の適当な電圧信号
に変換する入力変換器、２は各入力変換器１の出力から
電力系統の基本周波数成分を抽出するフィルタ回路で、
主に高調波成分を除去するものである。

また、３はサンプル時刻における各フィルタ２からのア
ナログ出力データをその時点の値で保持するサンプルホ
ールド（Ｓ／Ｈ）回路で、アナログ／デジタル（Ａ／Ｄ
）変換する時間中にその値が変動することを防止するも
のである。

そして、４は複数のサンプルホールド回路３とアナログ
／デジタル変換器５とを順次接続して同時刻にホールド
されたアナログ出力データを順次アナログ／デジタル変
換器５へ出力するマルチプレクサ（ＭＰＸ）で、このマ
ルチプレクサ４により、単一のアナログ／デジタル変換
器５を用いて複数入力の同時刻データを得ることができ
るようになっている。さらに、６はバッファで、このバ
ッファ６を介してアナログ／デジタル変換器５により変
換されたデジタル信号がＣＰＵ（演算部）７へ出力され
、このＣＰＵ７においてリレー演算される。

次に、上述した従来のデジタル保護継電器の動作を簡単
に説明すると、電力系統の状態に関する電流または電圧
信号は、各入力変換器１により適当な電圧信号に変換さ
れ、各フィルタ２により高調波成分を除去されてから、
各サンプルホールド回路３により保持されてアナログ／
デジタル変換する時間中にその値が変動するのを防止す
る。

そして、各サンプルホールド回路３に保持されたアナロ
グ出力データは、マルチプレクサ４にて順次アナログ／
デジタル変換器５へ出力されデジタル変換された後、バ
ッファ６を介しＣＰＵ７へ出力される。このＣＰＵ７に
おいて、デジタル入力データに基づきリレー演算が行な
われ、所定の値を超えるような場合にデジタル保護継電
器がリレー動作して、上記電力系統が保護される。

ここで、交流入力をサンプリングしてアナログ／デジタ
ル変換する場合、Ｎビット（例えば１２ビツト）のアナ
ログ／デジタル変換器５で量子化（デジタル化）すると
、フルスケールは正負合わせて２通りに量子化される。

従って、１デジット当りの分解能（量子化ステップ）は
、〔フルスケールＮ−電 ／２　〕となる０例えば、１２ビツトのアナログ／デジ
タル変換器５の場合、量子化誤差Ｅは、Ｅ＝±（１／２
）ｘフルスケールｘ（１／２１１）幻±０．０２５％Ｘ
フルスケール となる。量子化誤差Ｅは入力（アナログ入力信号）の大
きさに依存せずに発生するため、入力の大きさが大きい
ときは相対的にその影響は小さいが、入力の大きさが小
さくなるとその影響は大きくなる０例えば、入力の大き
さがフルスケールの１／１００のとき、量子化誤差Ｅの
影響は、Ｅｆｏ、０２５％×フルスケール 入力の大きさ　　　０．ＯＩＸフルスケール；±２．５
％ となる。

［発明が解決しようとする課題］ 従来のデジタル保護継電器におけるアナログ入力回路は
以上のように構成されているので、量子化誤差Ｅを考え
ると１例えば１２ビツトのアナログ／デジタル変換器５
の場合、フルスケールの１／１００以下の入力では誤差
が±２．５％よりも大きくなり、継電器特性に影響がで
てくるので、この入力値が継電器入力としての直線性の
限界となるなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、量子化誤差の入力に対する影響を小さくし、
継電器入力の直線性範囲を大きくとれるようして、精度
の高いリレー演算を可能としたデジタル保護継電器を得
ることを目的とする。

［課題を解決するための手段］ この発明に係るデジタル保護継電器は、アナログ入力信
号の大きさが小さい場合に大きな増幅“率で増幅してア
ナログ／デジタル変換器へ出力する関数回路を設けたも
のである。

［作　　　用］ この発明におけるデジタル保護継電器では、ゲイン特性
が非直線特性の関数回路をそなえ、電力系統からのアナ
ログ入力信号の大きさが小さい場合に、そのアナログ入
力信号が、大きな増幅率で増幅され見かけの値を大きく
してから、アナログ／デジタル変換器へ出力される。こ
れにより、量子化誤差のアナログ入力信号に対する影響
が小さくなって、継電器入力の直線性範囲が大きくとれ
るようになる。

［発明の実施例］ 以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例によるデジタル保護継電器の基
本構成における入力部（アナログ入力回路）を示す回路
図で、この第１図中、既述の符号と同一のものは同一部
分を示しているので、その説明は省略する。

第１図に示す本実施例のデジタル保護継電器において、
従来のものと異なる点は、各フィルタ回路２とサンプル
ホールド回路３との間に後述する関数回路８を介装した
点である。

関数回路８は、第２図に示すような入出力関係を有する
、ゲイン特性が非直線特性のものである。

第２図において、横軸は関数回路８への入力電圧（入力
変換器１およびフィルタ回路２を通過した電力系統の状
態に関する所定のアナログ入力信号）Ｖい縦軸は関数回
路８からの出力電圧ｖ２であり、また、Ｖ　ｚ　Ｆはア
ナログ／デジタル変換器５の入力フルスケール電圧−Ｖ
ｘＦはその時の入力電圧である。関数回路８をそなえな
い従来の継電器では、第２図における破線が入出力関数
になっていることになるが、関数回路８を追加すること
により、入出力関数を、第２図に実線で示すように、入
力電圧Ｖ工が０〜Ｖ　ｘ　Ａ　（入力電圧Ｖ工の大きさ
が小さい時）の範囲内では破線よりも大きい傾き（例え
ば２；増幅重大）とし、入力電圧ＶよがＶｔＡ”’Ｖｉ
Ｆ（入力電圧ｖ４の大きさが大きい時）の範囲内では破
線よりも小さい傾き（例えば１／２；増幅重心）として
、入力電圧Ｖ□−Ｆでの出力電圧ｖ２を従来と同一電圧
Ｖ　ｚ　Ｆになるように構成する。

例えば、関数回路８は、具体的に第３図（回路図）に示
すように構成されている。

即ち、入力電圧Ｖ工は、抵抗Ｒ３ｘを通じて演算増幅器
Ａ１の負入力端子に入力されるとともに。

予め設定された正の直流電圧＋ｖＭも、抵抗ＲＵ、を通
じて演算増幅器へ〇の負入力端子に入力されるようにな
っている・ また、ダイオードＤ□１が、そのアノード、カソードを
それぞれ演算増幅器Ａ１の負入力端子および出力端子に
接続して設けられ、ダイオードＤｉ２が、そのアノード
を演算増幅器Ａ工の出方端子およびダイオードＤ工□の
カソードに接続するとともにカソードを抵抗ＲＦ□を介
して演算増幅器Ａ工の負入力端子に接続して設けられて
いる。さらに、ダイオードＤ１２のカソードは、抵抗Ｒ
Ｔ、を介して演算増幅器Ａ、の負入力端子に接続されて
いる。

そして、上述した抵抗Ｒｓ、、ＲＵ１．ＲＦ、、ＲＴｉ
、ダイオードＤ１□、Ｄ１□および演算増幅器Ａ１から
なる回路とほぼ同様の、抵抗Ｒ８，、ＲＵ２．ＲＦ、、
ＲＴ、、ダイオードＤ２□、Ｄ２□および演算増幅器Ａ
２からなる回路が、前者の回路に対して並列的に設けら
れ、入力電圧ｖ１は、後者の回路を介して演算増幅器Ａ
、の負入力端子にも入力されるようになっている。ただ
し、後者の回路においては、ダイオードＤ２１．Ｄ２２
のアノード、カソードが、前者の回路とは反対の方向で
接続されるとともに、演算増幅器Ａ２の負入力端子には
、予め設定された負の直流電圧−ｖＮが抵抗ＲＵｚを通
じて入力されるようになっている。

また、入力電圧ｖｉは、抵抗ＲＴｓを介して演算増幅器
Ａ、の負入力端子に入力されるようになっているほか、
抵抗ＲＶｉが、その両端を演算増幅器Ａ３の負入力端子
および出力端子に接続して設けられている。

なお、ここで、演算増幅器Ａ、、Ａ、、Ａ、の正入力端
子はそれぞれＯｖに接続（接地）され、またそれぞれの
電源からの接続は図示を省略されている。

次に、上述のような構成の関数回路８の設計条件を説明
する。ここでは、説明を簡単にするため、例えば、Ｒｓ
、＝ＲＵ１：ＲＦ、＝＝Ｒ３２：ＲＵ、＝ＲＦ２゜ｖＭ
＝ｖＮ＝ｖとすると、第３図の回路中の点ｐ１゜Ｐ２に
おける電圧Ｖ、、Ｖ、は、入カ電圧Ｖ工に応じて下表の
ようになる。

この表より、関数回路８からの出力電圧ｖ２は。

と表わされるので、 ■ｖ１≦−Ｖでは、 ■−、Ｖ＜Ｖｉ＜＋Ｖでは、　・ Ｔａ ■Ｖ工≧＋Ｖでは、 となる。

ここで、Ｒｖｘ／　ＲＴｚ　＝　ＲＶＩ／　ＲＴ２　＝
　ａ　ｔ　Ｒｖｉ／ＲＴ３＝βとおくと、 ■Ｖ工≦−■では。

Ｖ　２　＝＝　（Ｖ　１　＋　Ｖ　）・α−β・ｖ１＝
−（β−α）・Ｖ工＋α・Ｖ ■−Ｖ＜Ｖ工＜＋Ｖでは、 ｖ２＝−β・Ｖ工 ■ｖ１≧十■では、 Ｖ２＝（Ｖ□−■）・α−β・ｖ１ ＝−（β−α）・ｖｌ−α・Ｖ となり、これらの式より、関数回路８は、交流入力で０
〜Ｖまでの入力電圧Ｖ、ではβの増幅度で、７以上の入
力電圧Ｖ工ではα・Ｖのバイアス電圧で（β−α）の増
幅度となって、出力電圧ｖ２を出力することがわかる。

つまり、第２図により説明すると、 Ｖ□Ａ＝ｖ Ｖ　ｚ　Ｂ　”α・Ｖ となり、例えば、β＝２．β−α＝１／２とするために
は、Ｒｖｘ／ＲＴｉ＝２＋　ＲＶＬ／Ｒｒｔ＝Ｒｖｘ／
ＲＴ２　＝　３　／　２となるように、各抵抗を選択す
ればよい。

以上の構成により、第２図に示すような入出力関係を有
する、ゲイン特性が非直線特性の関数回路８が得られる
が（ただし、位相は反転）、その出力電圧ｖ２をアナロ
グ／デジタル変換器５にてデジタル信号に変換した後、
ＣＰＵ７において、デジタル処理によりリレー演算を行
ないやすくするために直線特性に変換する。つまり、第
２図に示す関数回路８の特性の折れ点の電圧Ｖ　２　Ａ
のデジタル値（これをＶＤｚＡとおく）を超えるデジタ
ル値に対しては、０〜Ｖ　ｚ　Ａでのアナログ／デジタ
ル変換率と同じになるように処理を施して見かけ上の入
力の大きさを大きくする。例えば、０〜ＶｚＡの変換率
が従来の２倍とすると見かけの入力値は２倍となる。

以上のように、本実施例によれば、関数回路８をそなえ
ることにより、入力電圧Ｖ工の大きさが小さい時には大
きな増幅率で増幅されて見かけの入力値を大きくしてか
ら、アナログ／デジタル変換器５へ出力されるので、量
子化誤差Ｅのアナログ入力信号に対する影響が小さくな
る０例えば、アナログ入力信号（入力電圧Ｖ１）の大き
さがフルスケールの１／１００で、変換率を２倍（つま
り、小入力域での増幅率を２倍）とするとき、量子化誤
差Ｅの影響は、 Ｅ　　　　　±０．０２５％Ｘフルスケール見かけの入
力の大きさ　　　　　　０．０１ｘ　　２　　ｘ　　フ
ルスケール＝±　１　、　２　５　％ となり、従来よりも改善される。なお、大入力域では、
入力自体が大きいので、量子化誤差Ｅ；の影響は小さい
。

従って、継電器入力の直線性範囲が大きくとれるように
なり、精度の高いリレー演算を行なえるようになる。

なお、上記実施例では、関数回路８として、１点の折れ
点をもつ第２図に示すような特性を有するものを用いた
が、複数の折れ点をもっていてもよいし、また対数関数
特性をもつＬｏｇ増幅器を用いても、上記実施例と同様
の効果を奏する。

［発明の効果］ 以上のように、この発明によれば，アナログ／デジタル
変換器の前段に関数回路を設け、アナログ入力信号の大
きさが小さい場合に大きな増幅率で増幅してアナログ／
デジタル変換器へ出力するように構成したので、演算部
におけるアナログ／デジタル変換後のデジタル処理にて
関数特性を直線特性に補正することで、アナログ／デジ
タル変換器の量子化誤差の影響が小さい範囲を小入力域
に広げることができ、精度の高いリレー演算を行なえる
効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデジタル保護継電器
の基本構成における入力部（アナログ入力回路）を示す
回路図、第２図は上記実施例の関数回路の入出力特性を
説明するためのグラフ、第３図は上記関数回路の具体例
を示す回路図、第４図は従来のデジタル保護継電器の基
本構成における入力部（アナログ入力回路）を示す回路
図である。 図において、５−アナログ／デジタル変換器、７・−Ｃ
ＰＵ（演算部）、８−関数回路。 なお、図中、同一の符号は同一、又は相当部分を示して
いる。

Claims (1)

【特許請求の範囲】
1. 電力系統の状態に関する所定のアナログ入力信号を受け
   てデジタル変換するアナログ／デジタル変換器と、同ア
   ナログ／デジタル変換器からのデジタル信号に基づいて
   リレー演算を行ない上記電力系統の保護動作を実行する
   演算部とをそなえてなるデジタル保護継電器において、
   上記アナログ／デジタル変換器の前段に、上記アナログ
   入力信号の大きさが小さい場合に大きな増幅率で増幅し
   て上記アナログ／デジタル変換器へ出力する関数回路が
   設けられたことを特徴とするデジタル保護継電器。