JPH01263269A - スパッタリングターゲットの製造方法およびそれにより得られたスパッタリングターゲット - Google Patents
スパッタリングターゲットの製造方法およびそれにより得られたスパッタリングターゲットInfo
- Publication number
- JPH01263269A JPH01263269A JP9147488A JP9147488A JPH01263269A JP H01263269 A JPH01263269 A JP H01263269A JP 9147488 A JP9147488 A JP 9147488A JP 9147488 A JP9147488 A JP 9147488A JP H01263269 A JPH01263269 A JP H01263269A
- Authority
- JP
- Japan
- Prior art keywords
- sputtering
- target material
- target
- foreign matter
- strained layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000004544 sputter deposition Methods 0.000 title abstract description 18
- 239000013077 target material Substances 0.000 claims abstract description 30
- 238000005477 sputtering target Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 12
- 238000005498 polishing Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910020968 MoSi2 Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスパッタリングターゲットの製造技術、特に、
半導体装置の製造過程で用いられるスパッタリングター
ゲットの製造方法およびそれにより得られたスパッタリ
ングターゲットに関するものである。
半導体装置の製造過程で用いられるスパッタリングター
ゲットの製造方法およびそれにより得られたスパッタリ
ングターゲットに関するものである。
半導体装置の製造過程で用いられるスパッタリングター
ゲットについては、株式会社工業調査会、昭和６０年１
１月２０日発行、「電子材料」１９８５年別冊、Ｐ５５
に説明されている。
ゲットについては、株式会社工業調査会、昭和６０年１
１月２０日発行、「電子材料」１９８５年別冊、Ｐ５５
に説明されている。
ところで、本発明者はスパッタリングターゲットについ
て検討した。
て検討した。
すなわち、スパッタリングターゲットの材料としては、
たとえばＭｏＳ ｉ ｘＳＷＳ ｉ ｘなどが用いられ
ているが、これらのメタルシリサイドを用いたスパッタ
リングターゲットの製造は、たとえばホットプレス法な
どの方法によりターゲット素材を形成し、これを切断し
た後に、その表面を研削加工することにより行われてい
る。
たとえばＭｏＳ ｉ ｘＳＷＳ ｉ ｘなどが用いられ
ているが、これらのメタルシリサイドを用いたスパッタ
リングターゲットの製造は、たとえばホットプレス法な
どの方法によりターゲット素材を形成し、これを切断し
た後に、その表面を研削加工することにより行われてい
る。
ところが、前記スパッタリングターゲットは、義賊的な
研削加工によりターゲツト材の表面に加工歪層が形成さ
れてしまい、この加工歪層の影響により、特にスパッタ
リングの初期においてターゲツト材からの異物が多く発
生することを本発明者は見い出した。
研削加工によりターゲツト材の表面に加工歪層が形成さ
れてしまい、この加工歪層の影響により、特にスパッタ
リングの初期においてターゲツト材からの異物が多く発
生することを本発明者は見い出した。
すなわち、本発明者の研究したところによれば、ターゲ
ツト材の表面に加工歪層が発生すると、たとえばＭｏＳ
ｉ２よりなるスパッタリングターゲットの場合、その加
工歪層中におけるＭ ＯＳ ＋ ２と遊離Ｓｉとの結合
力が無歪層の場合よりも低下するため、特にターゲット
の使用開始直後にスパッタリングによる異物が多発する
という問題がある。
ツト材の表面に加工歪層が発生すると、たとえばＭｏＳ
ｉ２よりなるスパッタリングターゲットの場合、その加
工歪層中におけるＭ ＯＳ ＋ ２と遊離Ｓｉとの結合
力が無歪層の場合よりも低下するため、特にターゲット
の使用開始直後にスパッタリングによる異物が多発する
という問題がある。
本発明の目的は、ターゲツト材からの異物の発生を低減
させることのできる技術を提供することにある。
させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、スパッタリングターゲット材料の加工歪層の
形成面に、その加工歪層の除去のための加工処理を施し
、該加工歪層をターゲツト材から除去するものである。
形成面に、その加工歪層の除去のための加工処理を施し
、該加工歪層をターゲツト材から除去するものである。
上記した手段によれば、ターゲット材料の表面の加工歪
層が除去されているので、スパッタリングの初期におい
ても異物の発生が抑制され、スパッタリングの歩留りを
向上させることができる。
層が除去されているので、スパッタリングの初期におい
ても異物の発生が抑制され、スパッタリングの歩留りを
向上させることができる。
第１図（ａ）、（ｂ）は本発明によるスパッタリングタ
ーゲットの製造方法を順次示す部分的説明図、第２図は
スパッタリングにおける異物数を本発明と従来技術とで
比較して示す図である。
ーゲットの製造方法を順次示す部分的説明図、第２図は
スパッタリングにおける異物数を本発明と従来技術とで
比較して示す図である。
まず、スパッタリングターゲットの材料であるターゲツ
ト材１はホットプレス法などの任意の方法で形成された
後、その表面を機械的研削加工などで加工される。その
結果、ターゲツト材１の被加工面側の表面には、加工歪
層２が形成されてしまう。
ト材１はホットプレス法などの任意の方法で形成された
後、その表面を機械的研削加工などで加工される。その
結果、ターゲツト材１の被加工面側の表面には、加工歪
層２が形成されてしまう。
この加工歪層２においては、ターゲツト材１の組成によ
り、たとえばＭｏＳｉ□よりなるターゲツト材１の場合
、ＭｏＳｉ２と遊離Ｓ１との結合力が無歪層に比較して
低下しているので、スパッタリング時、特にその初期に
、遊離Ｓ１が異物となって被スパツタリング物である半
導体ウェハなどに被着されてしまう。
り、たとえばＭｏＳｉ□よりなるターゲツト材１の場合
、ＭｏＳｉ２と遊離Ｓ１との結合力が無歪層に比較して
低下しているので、スパッタリング時、特にその初期に
、遊離Ｓ１が異物となって被スパツタリング物である半
導体ウェハなどに被着されてしまう。
そこで、本実施例においては、第１図（ａ）に示す如き
加工歪層２を除去するため、ターゲツト材１における加
工歪層２の形成面に加工処理を施し、その加工歪層２が
除去される（第１図ら））。
加工歪層２を除去するため、ターゲツト材１における加
工歪層２の形成面に加工処理を施し、その加工歪層２が
除去される（第１図ら））。
すなわち、このような加工処理の具体例の１つとしては
、ポリッシング方式がある。この場合、ターゲツト材１
の加工歪層２の形成面側を平坦なラッピング板に押し付
けて、両者間に砥粒を加えながら相対運動させることに
より、その砥粒でターゲツト材１の加工歪層２を除去し
、ターゲツト材１０表面を鏡面加工する。それにより、
ターゲツト材２の表面は鏡面状態となり、無歪状態が実
現される。
、ポリッシング方式がある。この場合、ターゲツト材１
の加工歪層２の形成面側を平坦なラッピング板に押し付
けて、両者間に砥粒を加えながら相対運動させることに
より、その砥粒でターゲツト材１の加工歪層２を除去し
、ターゲツト材１０表面を鏡面加工する。それにより、
ターゲツト材２の表面は鏡面状態となり、無歪状態が実
現される。
第２の加工処理方法としては、いわゆるメカノケミカル
ポリッシング法がある。この方法は機械的研磨手段によ
り研磨と、化学的エツチング手段によるエツチングとを
同時に実施するものである。
ポリッシング法がある。この方法は機械的研磨手段によ
り研磨と、化学的エツチング手段によるエツチングとを
同時に実施するものである。
この場合にも、ターゲツト材１の表面の加工歪層２は除
去され、鏡面加工状態となる。
去され、鏡面加工状態となる。
本発明者が実験したところ、前記した２つの方法におい
ては、ターゲツト材１の表面の平滑度は約０．５μｍ程
度となり、ターゲツト材１の表面から０．５順以内の加
工歪層２はほぼ完全に除去することができた。
ては、ターゲツト材１の表面の平滑度は約０．５μｍ程
度となり、ターゲツト材１の表面から０．５順以内の加
工歪層２はほぼ完全に除去することができた。
このように、本実施例によれば、ターゲツト材１の表面
に加工歪層２が存在しないので、スパッタリング時、特
にその初期における異物発生の多発現象（第２図におけ
る破線で示す従来技術）が抑制され、スパッタリングの
初期すなわちターゲ７）材１の使用開始直後から異物の
発生を低減できる。
に加工歪層２が存在しないので、スパッタリング時、特
にその初期における異物発生の多発現象（第２図におけ
る破線で示す従来技術）が抑制され、スパッタリングの
初期すなわちターゲ７）材１の使用開始直後から異物の
発生を低減できる。
言い換えれば、本実施例では、スパッタリングの初期段
階から異物発生レベルはそのターゲツト材１の固有の異
物発生レベルを示すものであり、異物発生数は大巾に低
減される。
階から異物発生レベルはそのターゲツト材１の固有の異
物発生レベルを示すものであり、異物発生数は大巾に低
減される。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもなたとえば、ターゲツト材１の
材料としては、前記以外のものを選ぶこともできる。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもなたとえば、ターゲツト材１の
材料としては、前記以外のものを選ぶこともできる。
また、加工歪層２の除去のための加工処理方法も前記以
外の方法であってもよい。
外の方法であってもよい。
以上の説明では主として本発明者によってなされた発明
をその利用分野である半導体ウェハ用のスパッタリング
ターゲットに適用した場合について説明したが、これに
限定されるものではなく、たとえば、他の被スパツタリ
ング物のためのターゲットにも適用できる。
をその利用分野である半導体ウェハ用のスパッタリング
ターゲットに適用した場合について説明したが、これに
限定されるものではなく、たとえば、他の被スパツタリ
ング物のためのターゲットにも適用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、ターゲツト材の表面の加工歪層が除去される
ので、ターゲツト材は表面から内部まで無歪層で形成さ
れ、スパッタリング時、特にその初期段階から異物発生
を有効に低減できる。
ので、ターゲツト材は表面から内部まで無歪層で形成さ
れ、スパッタリング時、特にその初期段階から異物発生
を有効に低減できる。
それにより、スパッタリングの歩留りを大巾に向上させ
ることができる。
ることができる。
第１図（ａ）、 （ｂ）は本発明によるスパッタリング
ターゲットの製造方法を順次示す部分的説明図、第２図
はスパッタリングにおける異物数を本発明と従来技術と
で比較して示す図である。 １・・・ターゲツト材、２・・・加工歪層。
ターゲットの製造方法を順次示す部分的説明図、第２図
はスパッタリングにおける異物数を本発明と従来技術と
で比較して示す図である。 １・・・ターゲツト材、２・・・加工歪層。
Claims (1)
- 【特許請求の範囲】 １、スパッタリングターゲット材料の加工歪層の形成面
に加工処理を施し、その加工歪層を除去することを特徴
とするスパッタリングターゲットの製造方法。 ２、請求項１記載の製造方法により得られたスパッタリ
ングターゲット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147488A JPH01263269A (ja) | 1988-04-15 | 1988-04-15 | スパッタリングターゲットの製造方法およびそれにより得られたスパッタリングターゲット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147488A JPH01263269A (ja) | 1988-04-15 | 1988-04-15 | スパッタリングターゲットの製造方法およびそれにより得られたスパッタリングターゲット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01263269A true JPH01263269A (ja) | 1989-10-19 |
Family
ID=14027392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9147488A Pending JPH01263269A (ja) | 1988-04-15 | 1988-04-15 | スパッタリングターゲットの製造方法およびそれにより得られたスパッタリングターゲット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01263269A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014046040A1 (ja) * | 2012-09-18 | 2014-03-27 | Jx日鉱日石金属株式会社 | スパッタリングターゲット |
-
1988
- 1988-04-15 JP JP9147488A patent/JPH01263269A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014046040A1 (ja) * | 2012-09-18 | 2014-03-27 | Jx日鉱日石金属株式会社 | スパッタリングターゲット |
| JPWO2014046040A1 (ja) * | 2012-09-18 | 2016-08-18 | Ｊｘ金属株式会社 | スパッタリングターゲット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2853506B2 (ja) | ウエーハの製造方法 | |
| MY119277A (en) | Method of manufacturing semiconductor monocrystalline mirror-surface wafers which includes a gas phase etching process, and semiconductor monocrystalline mirror-surface wafers manufactured by the method | |
| JPS54110783A (en) | Semiconductor substrate and its manufacture | |
| TW229324B (en) | Low cost method of fabricating epitaxial semiconductor devices | |
| JP3658454B2 (ja) | 半導体ウェハの製造方法 | |
| KR100869523B1 (ko) | 프로파일을 지닌 에지를 구비한 반도체 웨이퍼 제조 방법 | |
| US5851924A (en) | Method for fabricating semiconductor wafers | |
| KR970008392A (ko) | 반도체 유리면웨이퍼의 제조방법 | |
| EP1005069A3 (en) | Semiconductor wafer and method for fabrication thereof | |
| KR100275283B1 (ko) | 한쪽면에 코팅시켜 다듬질을 한 반도체 웨이퍼의 제조방법 | |
| US8092278B2 (en) | Reclamation method of semiconductor wafer | |
| Pei et al. | Finite element analysis for grinding of wire-sawn silicon wafers: a designed experiment | |
| JPH01263269A (ja) | スパッタリングターゲットの製造方法およびそれにより得られたスパッタリングターゲット | |
| US20090246955A1 (en) | Wafer processing method and wafer processing apparatus | |
| JPH02208931A (ja) | 化合物半導体基板の研磨方法 | |
| JPH077007A (ja) | 半導体装置用基板製造方法 | |
| JPH09174394A (ja) | 半導体ウェハの研磨方法 | |
| JPH04284629A (ja) | 半導体基板の製造方法 | |
| JP2758406B2 (ja) | ウェーハの製造方法 | |
| JP4406531B2 (ja) | 不均質な材料の加工方法、特にはみがく方法 | |
| JPS63174855A (ja) | 半導体ウエハ−研削装置 | |
| JPS63206386A (ja) | ヒ−トシンクの製造方法 | |
| JPH09115864A (ja) | ＧａＡｓウエハの研磨方法 | |
| JPH05131369A (ja) | 鏡面研磨方法 | |
| JP2000082931A (ja) | 圧電単結晶ウェーハとその製造方法と弾性表面波デバイス |