JPH01244563A - System for detecting transmission queue in inter-processor communication - Google Patents
System for detecting transmission queue in inter-processor communicationInfo
- Publication number
- JPH01244563A JPH01244563A JP63072299A JP7229988A JPH01244563A JP H01244563 A JPH01244563 A JP H01244563A JP 63072299 A JP63072299 A JP 63072299A JP 7229988 A JP7229988 A JP 7229988A JP H01244563 A JPH01244563 A JP H01244563A
- Authority
- JP
- Japan
- Prior art keywords
- block
- allotter
- processor
- queue
- queue length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 32
- 238000004891 communication Methods 0.000 title claims description 10
- 238000012545 processing Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 12
- 238000011835 investigation Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチプロセッサ間通信における送信待ちキュ
ーの検出方式に関し、特に複数のプロセッサをバスによ
り接続して構成されるマルチプロセッサシステムのプロ
セッサ間通信にお（つる送信待ちキューの検出方式に関
する。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a method for detecting a queue waiting for transmission in communication between multiprocessors, and particularly to communication between processors in a multiprocessor system configured by connecting a plurality of processors via a bus. Concerning the method for detecting transmission queues.
従来、この種の送信待ちキューの検出方式は、アロッタ
の示ずプロセッサの送信待ちキュー長カウンタのカウン
ト値を見′（Ｏでなけれは待ちキューかあるものとし、
０ならはアロッタを歩進させてＯて゛ないプロセッサを
検出し、そのプロセッサを次に送信すべきプロセツーリ
−と決定していた。Conventionally, this type of transmission waiting queue detection method looks at the count value of the transmission waiting queue length counter of the processor without an allotter (if it is not O, it is assumed that there is a waiting queue,
If it is 0, the allotter is incremented to detect an unused processor, and that processor is determined to be the next processor to be sent.
上述した従来のプロセッサ間通信における送信待ちキュ
ーの検出方式ては、システムが許容するプロセッサの台
数に比べて実装されているプロセッサか少ない時、シス
テムが許容する全プロセッサのキュー３（カウンタを調
へる、つまり実装されていないプロセッサのキュー長カ
ウンタをもｆＩ３１べるのて、スループッ１へタイムか
大きくなるという欠点がある。In the conventional method for detecting the transmission waiting queue in inter-processor communication described above, when the number of installed processors is smaller than the number of processors allowed by the system, queue 3 (counter is checked) of all the processors allowed by the system is detected. In other words, the queue length counter of the uninstalled processor is also counted by fI31, which has the disadvantage that the throughput increases to 1.
本発明のプロセッサ間通信における送信待ちキューの検
出方式は、複数のプロセッサをハスにより接続して構成
されるマルチプロセッサシステムのプロセッサ間通信に
おいて、送１言元のプロセッサは送信先のプロセッサを
数台ずつのブロックに分けそのブロック内のプロセッサ
に対する送信待ちキ１−長の合計を示すブロック別キュ
ー長カウンタと、どのブロックから調へ始めるかを示す
ブロックアロッタと、ブロック別キュー長調査処理にお
いて前記ブロックアロッタか示すブロックのブロック別
キュー長カウンタのカウンＩ〜イ直かＯたった時前記ブ
ロックアロツクを歩進するブロックアロッタ歩追手段と
、各ブロック内の各プロセッサの送信待ちキュー長カウ
ンタを、ブロック内のとのプロセッサから調へ始めるか
を示ずブロックアロッタと、プロセッサの送信待ちキュ
ー長調査処理において前記ブロック内アロッタか示す前
記プロセッサの送信待ちキュー長カウンタのカランＩ・
値がＯたった時前記ブロックアロツクを歩進するブロッ
ク内アロッタ歩進手段とを備えてなり、前記ブロック別
キュー長調査処理は次に送信すべきプロセッサを決定す
る際に前記ブロックアロッタの示す前記ブロック別キュ
ー長カウンタのカウント値が０かどうか判断しＯの時は
０でないブロックが見つかる才で前記ブロックアロッタ
を歩進して待ちキューのあるブロックを検出し、前記プ
ロセッサの送信待ちキュー長調査処理は検出されたブロ
ックの前記ブロック内アロッタの示す前記プロセッサの
送信待ちキュー長カウンタのカウント値がＯかどうか判
断し０の時は０でないプロセッサが見つかるまで前記ブ
ロック内アロッタを歩進し送信待ちキューのあるプロセ
ッサを検出することを特徴とする。The method for detecting a transmission waiting queue in inter-processor communication of the present invention is that in inter-processor communication in a multiprocessor system configured by connecting a plurality of processors by a lotus, a sending processor can communicate with several destination processors. A block-by-block queue length counter that indicates the total length of transmission queues for the processors in each block, a block allotter that indicates from which block a key starts, and Block allotter tracking means for incrementing the block allocator when the count of the block queue length counter of the block indicating the allotter has passed, The block allotter indicates whether to start from the processor in the block, and the block allotter in the processor's transmit queue length check process indicates whether the block allotter starts from the processor's transmit queue length counter.
and intra-block allotter incrementing means for incrementing the block allotter when the value reaches O, and the block-by-block queue length investigation process uses the block allotter indicated by the block allotter when determining the next processor to send data to. It is determined whether the count value of the queue length counter for each block is 0 or not, and when it is O, the block allotter is incremented to find a block that is not 0, and a block with a waiting queue is detected, and the length of the transmission waiting queue of the processor is investigated. The processing determines whether the count value of the transmission waiting queue length counter of the processor indicated by the intra-block allotter of the detected block is O, and if it is 0, the intra-block allotter is incremented until a non-zero processor is found, and the processing waits for transmission. It is characterized by detecting processors with queues.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
〜５−
第１図は本発明のプロセッサ間通信における送信待ちキ
ューの検出方式の一実施例を示すブロック図である。5- FIG. 1 is a block diagram showing an embodiment of a method for detecting a transmission queue in inter-processor communication according to the present invention.
第１図において、ｎｍ台のプロセッサを■）台のプロセ
ッサずつｎブロックにクループ分けし、各ブロック内例
えはブロック１内のプロセッサ１゜２、〜ｎ〕別の送信
待ちキュー長カウンタ６］１．６１２、〜６ ］、 ｍ
はブロック１のブロック内アロッタ５１と接続されてい
る。他のブロックについても同様で゛ある。ブロック別
のブロック内カウンタ５１，５２．〜５ｎはブロック別
キュー長調査処理手段３．プロセッサの送信待ちキュー
長調査処理手段７．ブロック内アロッタ歩進手段８と接
続されている。ブロックアロッタ１はブロック別のキュ
ー長カウンタ２１．２２．〜２ｎのどのブロックから調
べ始めるかを示すもので、ブロックアロッタ歩進手段４
によって歩進される。また、ブロック別のブロック内ア
ロッタ５１，５２．〜５ｎはそれぞれ自ブロック内のど
のプロセッサから調べるかを示すもので、ブロック内ア
ロッタ歩−６＝
進手段８によって歩進される。In FIG. 1, nm processors are divided into n blocks each consisting of ■) processors, and within each block, for example, the processors in block 1 are divided into processors 1゜2, ~n〕another transmission waiting queue length counter 6]1. .612, ~6 ], m
is connected to the intra-block allotter 51 of block 1. The same applies to other blocks. Intra-block counters 51, 52 for each block. ~5n is block-based queue length investigation processing means 3. Processor's transmission queue length investigation processing means 7. It is connected to the intra-block allotter stepping means 8. Block allotter 1 stores queue length counters 21, 22, . This indicates which block from ~2n to start investigating, and the block allotter step unit 4
is advanced by. Also, intra-block allotters 51, 52 . .about.5n indicates which processor in its own block is to be checked, and is incremented by the intra-block allotter step -6=adjustment means 8.
続いて本実施例の動作について説明する。Next, the operation of this embodiment will be explained.
ブロックアロッタ１は次に見るべきブロックを示してい
る。ブロックアロッタ１か示すブロック（例えばブロッ
ク１）のキュー長カウンタ２］をブロック別キュー長調
査処理手段３か見て、そのカウント値が０ならはブロッ
クアロッタ歩進手段４はブロックアロッタ］を歩進し、
同様にして該当ブＩコックのキュー長カウンタのカウン
トイ直がＯでないブロックを見つけるまでこの処理を繰
り返す。カウント値がＯでないものを見つけると、その
ブロックを調査対象と決定し、決定したブロックく例え
はブロック２）に対するブロック内アロッタ５２の示す
プロセッサの送信待ちキュー長カウンタ６２１．〜ｆ５
２ ｍをプロセッサの送信待ちキュー長調査処理手段７
か見て、そのカウント値がＯならばブロック内アロッタ
歩進手段８はこのブロック内アロッタ５２を歩進するが
、ここては例えはプロセッサ２ｍの送信待ちキュー長カ
ウンタ６２ｎ１のカラントイ直が０でないものをすれば
゛、プロセッサの送信待ちキュー長調査処理手段７がこ
れを検出してプロセッサ２ｍを次に送信すべきプロセッ
サと決定する。Block allotter 1 indicates the block to be viewed next. The block-by-block queue length investigation processing means 3 checks the queue length counter 2 of the block (for example, block 1) that indicates block allotter 1, and if the count value is 0, the block allotter incrementing means 4 increments the block allotter. death,
In the same way, this process is repeated until a block is found where the queue length counter of the corresponding block I cook is not 0. If a block with a count value other than O is found, that block is determined to be an investigation target, and the processor's transmission queue length counter 621 . ~f5
2 m as the processor's transmission queue length investigation processing means 7
If the count value is O, the intra-block allotter incrementing means 8 increments this intra-block allotter 52, but here, for example, the count value of the transmission waiting queue length counter 62n1 of the processor 2m is not 0. If this happens, the transmission queue length investigation processing means 7 of the processor detects this and determines the processor 2m as the processor to be transmitted next.
以上説明したように本発明は、プロセッサをブロック分
けし、まず送信待ちキューのあるブロックを検出し、次
にそのブロック内のプロセッサのうち送信待ちキューの
あるものを見つけることにより、送信待ちキューの検出
にかがるスループットタイムを短縮できる効果がある。As explained above, the present invention divides processors into blocks, first detects a block with a queue waiting to send, and then finds a processor in that block with a queue waiting to send. This has the effect of shortening the throughput time required for detection.
第１図は本発明のプロセッサ間通信における送信待ちキ
ューの検出方式の一実施例を示すブロック図である。
１・・・ブロックアロッタ、２１，２２．〜２ｎ・・・
ブロック別のキュー長カウンタ、３・・・ブロック別キ
ュー長調査処理手段、４・・・ブロックアロッタ歩進手
段、５１，５２．〜５ｎ・・ブロック別のブロック内ア
ロッタ、６１１，６１２．〜６１ｍ、６２１、〜６２ｍ
、６ｎｌ、〜６ｎｍ・・・グループ別プロセッサ別の送
信待ちキュー長カウンタ、７・・・プロセッサの送信待
ちキュー長調査処理手段、８・・・ブロック内アロッタ
歩進手段。FIG. 1 is a block diagram showing an embodiment of a method for detecting a transmission queue in inter-processor communication according to the present invention. 1... Block Alotta, 21, 22. ~2n...
Queue length counter for each block, 3... Queue length investigation processing means for each block, 4... Block allotter step means, 51, 52. ~5n... Intra-block allotter for each block, 611, 612. ~61m, 621, ~62m
, 6nl, ~6nm...Transmission waiting queue length counter for each group and processor, 7... Processor transmission waiting queue length investigation processing means, 8... Intra-block allotter incrementing means.
Claims (1)
ルチプロセッサシステムのプロセッサ間通信において、
送信元のプロセッサは送信先のプロセッサを数台ずつの
ブロックに分けそのブロック内のプロセッサに対する送
信待ちキュー長の合計を示すブロック別キュー長カウン
タと、どのブロックから調べ始めるかを示すブロックア
ロッタと、ブロック別キュー長調査処理において前記ブ
ロックアロッタが示すブロックのブロック別キュー長カ
ウンタのカウント値が０だった時前記ブロックアロッタ
を歩進するブロックアロッタ歩進手段と、各ブロック内
の各プロセッサの送信待ちキュー長カウンタを、ブロッ
ク内のどのプロセッサから調べ始めるかを示すブロック
内アロッタと、プロセッサの送信待ちキュー長調査処理
において前記ブロック内アロッタが示す前記プロセッサ
の送信待ちキュー長カウンタのカウント値が０だった時
前記ブロック内アロッタを歩進するブロック内アロッタ
歩進手段とを備えてなり、前記ブロック別キュー長調査
処理は次に送信すべきプロセッサを決定する際に前記ブ
ロックアロッタの示す前記ブロック別キュー長カウンタ
のカウント値が０かどうか判断し０の時は０でないブロ
ックが見つかるまで前記ブロックアロッタを歩進して待
ちキューのあるブロックを検出し、前記プロセッサの送
信待ちキュー長調査処理は検出されたブロックの前記ブ
ロック内アロッタの示す前記プロセッサの送信待ちキュ
ー長カウンタのカウント値が０かどうか判断し０の時は
０でないプロセッサが見つかるまで前記ブロック内アロ
ッタを歩進し送信待ちキューのあるプロセッサを検出す
ることを特徴とするプロセッサ間通信における送信待ち
キューの検出方式。In interprocessor communication in a multiprocessor system configured by connecting multiple processors via a bus,
The source processor divides the destination processors into blocks of several units each, and includes a block-by-block queue length counter that indicates the total length of the transmission queue for the processors in each block, and a block allotter that indicates which block to start checking from. block allotter incrementing means for incrementing the block allotter when the count value of the block by block queue length counter of the block indicated by the block allotter is 0 in the block by block queue length investigation process; and a transmission wait of each processor in each block. An intra-block allotter indicating from which processor in a block the queue length counter is to be examined starts, and a count value of the transmit queue length counter of the processor indicated by the intra-block allotter in processing for investigating the transmit queue length of the processor is 0. and intra-block allotter incrementing means for incrementing the intra-block allotter when the block allotter is received, and the block-by-block queue length investigation process is performed when determining the next processor to send data to the block-by-block queue indicated by the block allotter. It is determined whether the count value of the long counter is 0 or not, and when it is 0, the block allotter is incremented until a non-zero block is found to detect a block with a waiting queue, and the process of investigating the length of the transmission waiting queue of the processor is performed. It is determined whether the count value of the transmission waiting queue length counter of the processor indicated by the intra-block allotter of the block that has been assigned is 0, and if it is 0, the intra-block allotter is incremented until a non-zero processor is found. A method for detecting a transmission queue in inter-processor communication, characterized by detecting a transmission queue.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63072299A JPH01244563A (en) | 1988-03-25 | 1988-03-25 | System for detecting transmission queue in inter-processor communication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63072299A JPH01244563A (en) | 1988-03-25 | 1988-03-25 | System for detecting transmission queue in inter-processor communication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01244563A true JPH01244563A (en) | 1989-09-28 |
Family
ID=13485249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63072299A Pending JPH01244563A (en) | 1988-03-25 | 1988-03-25 | System for detecting transmission queue in inter-processor communication |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01244563A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232561A (en) * | 1990-06-06 | 1992-08-20 | Thinking Mach Corp | Multiple parallel computer system |
-
1988
- 1988-03-25 JP JP63072299A patent/JPH01244563A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232561A (en) * | 1990-06-06 | 1992-08-20 | Thinking Mach Corp | Multiple parallel computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0283193B1 (en) | Method of spare capacity use for fault detection in a multiprocessor system | |
| EP0757315A3 (en) | Fail-fast, fail-functional, fault-tolerant multiprocessor system | |
| US5850555A (en) | System and method for validating interrupts before presentation to a CPU | |
| US5966547A (en) | System for fast posting to shared queues in multi-processor environments utilizing interrupt state checking | |
| KR920020316A (en) | Quadrature Bus Protocol for Performing Transactions in Computer Systems | |
| Liu et al. | Evaluation of a novel plasma (1, 3)-β-d-glucan detection assay for diagnosis of candidemia in pediatric patients | |
| US6789258B1 (en) | System and method for performing a synchronization operation for multiple devices in a computer system | |
| JPH01244563A (en) | System for detecting transmission queue in inter-processor communication | |
| KR960029991A (en) | Bus arbitration method and device | |
| JP2000010805A (en) | Routing method for console message, and console system | |
| GB2062314A (en) | Protection apparatus for multiple processor systems | |
| JP2708172B2 (en) | Parallel processing method | |
| KR0145925B1 (en) | Interrupt control apparatus of computer | |
| JPH0675927A (en) | Multiprocessor system | |
| JPH04259045A (en) | Watchdog timer monitoring system | |
| Sitsky | Implementing mpi using interrupts and remote copying on the ap1000/ap1000+ | |
| JPS638962A (en) | Buffer control system | |
| KR20200075091A (en) | Method and apparatus for edge-based differential update for anomaly detection | |
| JPH03109645A (en) | Communication request processing method | |
| JPS61275967A (en) | Status reader in parallel computer | |
| JPH04302346A (en) | Multiprocessor system | |
| JPS605368A (en) | Communication control processor | |
| JPH0789327B2 (en) | Information processing system | |
| JPH0241551A (en) | Interrupt handling method for specifying destination | |
| JPH0219935A (en) | Internal state tracing system |