JPH01234931A - Projection processing system for relational data base - Google Patents
Projection processing system for relational data baseInfo
- Publication number
- JPH01234931A JPH01234931A JP63060350A JP6035088A JPH01234931A JP H01234931 A JPH01234931 A JP H01234931A JP 63060350 A JP63060350 A JP 63060350A JP 6035088 A JP6035088 A JP 6035088A JP H01234931 A JPH01234931 A JP H01234931A
- Authority
- JP
- Japan
- Prior art keywords
- column
- address
- input
- projection
- record
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リレーショナルデータベースの操作機能の1
つである射影処理方式に係り、特に、処理の高速化のた
めにハードウェア化した、リレーショナルデータベース
の射影処理方式に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides one of the operational functions of a relational database.
The present invention relates to a projection processing method, and particularly relates to a projection processing method for relational databases that is implemented in hardware to speed up processing.
近年、リレーショナルデータベース(以下、RDBとい
う)の普及とともに、処理の高性能化に対する要求が強
くなっている。このような要望を満たすための従来技術
として、例えば、特開昭57−30034号公報等に記
載された技術が知られている。この種従来技術は、従来
ソフトウェアにより実行していた、RDBの操作機能を
ハードウェア化することに関する技術であり、特に、R
DBの操作機能の1つである検索機能をハードウェア化
することにより、検索速度の向上を図ったものである。In recent years, with the spread of relational databases (hereinafter referred to as RDB), there has been a strong demand for higher performance processing. As a conventional technique for satisfying such a demand, for example, a technique described in Japanese Patent Application Laid-Open No. 57-30034 is known. This type of conventional technology is a technology related to converting the RDB operation function, which was conventionally performed by software, into hardware, and in particular, RDB
The search speed is improved by converting the search function, which is one of the DB operation functions, into hardware.
前記従来技術は、前述のようにRDBシステムの機能の
うち、検索機能のハードウェア化に関するものであり、
RDBシステムにおいて検索処理後に、一般に実行され
ている射影機能のハードウェア化については配慮されて
おらず、射影処理の高速化が図られていないという問題
点を有していた。As mentioned above, the prior art relates to the hardware implementation of the search function among the functions of the RDB system.
There was a problem in that no consideration was given to hardware implementation of the projection function, which is generally executed after search processing in the RDB system, and the speed of the projection processing was not achieved.
本発明の目的は、射影処理の高速化を実現するため、ハ
ードウェア化したRDBの射影処理方式を提供すること
にある。SUMMARY OF THE INVENTION An object of the present invention is to provide a hardware-based RDB projection processing method in order to realize high-speed projection processing.
本発明によれば、前記目的は、射影カラム情報をカラム
番号順に格納する専用バッファと、射影処理を実施する
入力レコードのメモリアドレスを示す入力アドレスカウ
ント回路と、射影後のレコードを出力すべきメモリアド
レスを示すアドレスカウント回路とを備え、射影カラム
のリードとライトを実行させることにより達成される。According to the present invention, the purpose is to provide a dedicated buffer for storing projected column information in the order of column numbers, an input address count circuit that indicates the memory address of the input record to which the projection process is to be performed, and a memory to which the projected record is to be output. This is achieved by having an address count circuit that indicates an address and executing reading and writing of the projection column.
専用バッファには、射影すべきカラムのカラム番号、カ
ラムタイプ、データ長(固定長カラムの場合にのみ意味
を持ち、可変長カラムの場合には不定)等の射影カラム
情報がカラム番号順に格納されており、カラム番号の若
い射影カラム情報から順次読出される。読出されたカラ
ム番号に基づいて、入力アドレスカウント回路は、該当
カラムのアドレスまでカウントアツプされ、このアドレ
スにより、メモリから該当カラムデータが読出される。The dedicated buffer stores projection column information such as the column number, column type, and data length (meaningful only for fixed-length columns; undefined for variable-length columns) in order of column number. The projection column information is read out in order from the smallest column number. Based on the read column number, the input address counting circuit counts up to the address of the corresponding column, and the corresponding column data is read from the memory based on this address.
この読出されたカラムデータは、出力アドレスカウント
回路により指示されるメモリアドレスに書込まれる。前
述の読出し/書込み動作は、カラムデータ要分だけ、入
力及び出力アドレスカウント回路をカウントアツプさせ
ながら実行され、該当カラムのメモリ移動を完了させる
。なお、可変長カラムの処理は、該当カラムの先頭にあ
るデータ長に従って行われる。このような処理を射影カ
ラム数分だけ実行することにより、目的の射影レコード
がメモリ内の所定の位置に生成される。This read column data is written to the memory address indicated by the output address count circuit. The aforementioned read/write operation is executed while counting up the input and output address count circuits by the amount of column data, thereby completing the memory movement of the corresponding column. Note that variable length columns are processed according to the data length at the beginning of the column. By executing such processing for the number of projection columns, a target projection record is generated at a predetermined position in the memory.
以下、本発明によるRDBの射影処理方式の一実施例を
図面により詳細に説明する。Hereinafter, one embodiment of the RDB projection processing method according to the present invention will be described in detail with reference to the drawings.
第1図は本発明が適用されたデータ処理装置の一実施例
のブロック図である。第1図において、1はプロセッサ
、2はメモリ、3は射影処理専用回路、21は入力テー
ブル、22は出力テーブル、31は射影カラム情報バッ
ファ、32は入力アドレスカウント回路、33は出力ア
ドレスカウント回路である。FIG. 1 is a block diagram of an embodiment of a data processing apparatus to which the present invention is applied. In FIG. 1, 1 is a processor, 2 is a memory, 3 is a projection processing dedicated circuit, 21 is an input table, 22 is an output table, 31 is a projection column information buffer, 32 is an input address count circuit, and 33 is an output address count circuit. It is.
本発明が通用されたデータ処理装置は、第1図に示すよ
うに、プロセッサ1と、メモリ2と、本発明のための射
影処理専用回路3とが、各種バスにより接続されて構成
されている。プロセッサ1は、データ処理装置全体を制
御し、メモリ2は、その内部に、射影対象となるレコー
ド群のための入力テーブル21と、射影処理の済んだレ
コード群を格納する出力テーブル22とを備えている。As shown in FIG. 1, a data processing device to which the present invention is applied is constructed by connecting a processor 1, a memory 2, and a projection processing dedicated circuit 3 for the present invention through various buses. . A processor 1 controls the entire data processing device, and a memory 2 includes therein an input table 21 for a record group to be projected, and an output table 22 for storing a record group subjected to projection processing. ing.
また、射影処理専用回路3は、射影カラム情報バッファ
31と、入力アドレスカウント回路32と、出力アドレ
スカウント回路33とを備えて構成されている。Further, the projection processing dedicated circuit 3 includes a projection column information buffer 31, an input address count circuit 32, and an output address count circuit 33.
入力テーブル21に格納される個々のレコードは、例え
ば、先頭から順に、「商品番号」、「商品名」、「価格
j、「在庫数」に関するデータを有する4個のカラムに
より構成されているものとする。このような、入力テー
ブル21は、検索処理等によって生成されたものであり
、該テーブルに格納されたレコードにおいて、入力テー
ブル21内のi番目のレコードのj番目のカラムのアド
レスをIA、、とする。そして、入力テーブル21に格
納されている各レコードのカラム番号2の「商品名」と
カラム番号4の「在庫数」について、射影処理を実施し
、出力テーブル22を得るものとして、以下、本発明の
一実施例の動作を説明する。Each record stored in the input table 21 is composed of, for example, four columns having data regarding "product number", "product name", "price j", and "inventory quantity" in order from the beginning. shall be. Such an input table 21 is generated by a search process or the like, and in the records stored in the table, the address of the j-th column of the i-th record in the input table 21 is set as IA, . do. Then, projection processing is performed on the "product name" in column number 2 and the "inventory quantity" in column number 4 of each record stored in the input table 21, and the output table 22 is obtained. The operation of one embodiment will be explained.
まず、プロセッサ1は、前処理として、射影処理専用回
路3内の射影カラム情報バッファ31に、射影対象とな
る入力テーブル21内の各レコードのカラムのカラム番
号と、カラムタイプ(固定長カラムのとき“F”、可変
長カラムのとき“■”とする)及びデータ長をカラム番
号順に格納する。First, as preprocessing, the processor 1 stores the column number of the column of each record in the input table 21 to be projected, and the column type (in the case of a fixed length column) in the projection column information buffer 31 in the projection processing dedicated circuit 3. "F", "■" for variable length columns) and data length are stored in order of column number.
次に、プロセッサ1は、入力テーブル21内の1番目の
入力レコードの先頭アドレスIA、を入力アドレスカウ
ント回路32内の入力アドレスレジスタIARにセット
し、1番目の出力レコードを出力すべき、メモリアドレ
ス、すなわち、メモリ2内の出力テーブル22内のアド
レスを出力アドレスカウント回路33内の出力アドレス
レジスタOARにセットして、射影処理専用回路3に起
動をかける。Next, the processor 1 sets the start address IA of the first input record in the input table 21 to the input address register IAR in the input address count circuit 32, and sets the memory address to which the first output record is to be output. That is, the address in the output table 22 in the memory 2 is set in the output address register OAR in the output address count circuit 33, and the projection processing dedicated circuit 3 is activated.
射影処理専用回路3は、この起動を受けると、まず、射
影カラム情報バッファ31から、最初のカラム番号、該
カラム番号対応のカラムタイプ及びデータ長を、カラム
番号レジスタCNR,カラムタイプレジスタCTR及び
データ長レジスタDLRにロードする。これらのレジス
タにデータがロードされた後、入力アドレスカウント回
路32は、カラムアドレスレジスタCNRにセットされ
たカラム番号のメモリアドレスとなるまで、入力アドレ
スレジスタIARをカウントアツプする。この動作例で
は、各レコードの2番目と4番目のカラムに対する射影
処理を行うとしたので、入力ア斥レスレジスタIARの
値が、まず、1番目のレコードの2番目のカラムのアド
レスIA+zとなったとき、このアドレスIA、□がメ
モリリードアドレスとして出力され、メモリ2に対する
メモリリードが実行される。この結果、メモリ2の入力
テーブル内の1番目のレコードの2番目のカラムの先頭
のデータが読出され、メモリデータレジスタMDRにフ
ェッチされる。このデータは、出力アドレスカウント回
路33内の出力アドレスレジスタOARで示されるメモ
リ2のメモリアドレスに書込まれる。その後、入力アド
レスレジスタIAR及び出力アドレスレジスタOARの
内容は、JlIN次カウントアツプされ、その都度、前
述したメモリ2に対する読出し、書込みの処理が行われ
る。データ長レジスタDLRに示されるデータ製分だけ
、前述の読出し、書込みの処理を繰返し実行すると、入
力テーブル21内の1番目のレコードの2番目のカラム
の全データが、出力テーブル22内の所定位置に移し替
えられたことになる。このようにして、1つのカラムの
処理が終了すると、射影処理専用回路3は、射影カラム
情報バッファ31内の次の射影カラム情報をレジスタC
NR,CTR及びDLRにロードし、前述と同様に、指
定されたカラムデータの移動処理を実行する。Upon receiving this activation, the projection processing dedicated circuit 3 first retrieves the first column number, column type and data length corresponding to the column number from the projection column information buffer 31, and inputs the column number register CNR, column type register CTR, and data. Load long register DLR. After data is loaded into these registers, the input address count circuit 32 counts up the input address register IAR until it reaches the memory address of the column number set in the column address register CNR. In this operation example, the projection process is performed on the second and fourth columns of each record, so the value of the input address register IAR becomes the address IA+z of the second column of the first record. At this time, this address IA, □ is output as a memory read address, and a memory read for the memory 2 is executed. As a result, the data at the beginning of the second column of the first record in the input table of memory 2 is read out and fetched into memory data register MDR. This data is written to the memory address of the memory 2 indicated by the output address register OAR in the output address count circuit 33. Thereafter, the contents of the input address register IAR and the output address register OAR are counted up by JlIN times, and each time the above-mentioned read and write processing to the memory 2 is performed. When the above-mentioned read and write processes are repeated for the data length indicated in the data length register DLR, all the data in the second column of the first record in the input table 21 is transferred to the predetermined position in the output table 22. It has been transferred to . In this way, when the processing of one column is completed, the projection processing dedicated circuit 3 transfers the next projection column information in the projection column information buffer 31 to the register C.
The data is loaded into NR, CTR, and DLR, and the specified column data is moved in the same manner as described above.
射影処理専用回路3は、前述のようにして1個のレコー
ドに対する射影処理を終了すると、プロセッサ1に1個
のレコードに対する処理の終了を報告する。プロセッサ
1は、次の入力レコードアドレス、出力レコード゛アド
レスを、射影処理専用回路3内のカウント回路32.3
3の入力アドレスレジスタIAR及びOARに設定し、
射影処理専用回路3に起動をかけ、次のレコードの処理
を実行させる。前述した処理は、メモリ2の入力テーブ
ル21の全てのレコードに対して行われ、その結果、メ
モリ2内に射影処理の済んだ出力テーブル22が得られ
る。なお、前述の説明では、カラム長が固定であるとし
たが、可変長カラムの処理の場合には、カラムの先頭に
あるデータ長を読出して、データ長レジスタにセットで
きるようにしておくことにより、前述と同様に射影処理
を実行することができる。When the projection processing dedicated circuit 3 finishes the projection processing for one record as described above, it reports the completion of the processing for one record to the processor 1. The processor 1 calculates the next input record address and output record address using a count circuit 32.3 in the projection processing dedicated circuit 3.
3 input address registers IAR and OAR,
The projection processing dedicated circuit 3 is activated to execute processing of the next record. The above-described processing is performed on all records of the input table 21 in the memory 2, and as a result, an output table 22 that has been subjected to the projection processing is obtained in the memory 2. In the above explanation, it was assumed that the column length is fixed, but when processing variable length columns, it is possible to read the data length at the beginning of the column and set it in the data length register. , projection processing can be performed in the same way as described above.
前述した本発明の実施例は、射影処理を専用の回路によ
るハードウェアにより実行できるので、処理の高速化を
図ることができ、プロセッサの負荷も軽くすることがで
きる。In the embodiment of the present invention described above, the projection processing can be executed by hardware using a dedicated circuit, so that the processing speed can be increased and the load on the processor can be reduced.
以上説明したように、本発明によれば、検索処理と並行
して、ヒツトレコードの射影処理を簡単な構成のハード
ウェアを用いて高速に実行することができる。As described above, according to the present invention, in parallel with the search process, the hit record projection process can be performed at high speed using hardware with a simple configuration.
第1図は本発明が適用されたデータ処理装置の一実施例
のブロック図である。
1・・・プロセッサ、2・・・メモリ、3・・・射影処
理専用回路、21・・・入力テーブル、22・・・出力
テーブル、31・・・射影カラム情報バッファ、32・
・・入力アドレスカウント回路、33・・・出力アドレ
スカウント回路、IAR・・・入力アドレスレジスタ、
OAR・・・出力アドレスレジスタ、MDR・・・メモ
リデータレジスタ、CNR・・・カラム番号レジスタ、
CTR・・・カラムタイブレジスタ、DLR・・・デー
タ長レジスタ。FIG. 1 is a block diagram of an embodiment of a data processing apparatus to which the present invention is applied. DESCRIPTION OF SYMBOLS 1... Processor, 2... Memory, 3... Projection processing dedicated circuit, 21... Input table, 22... Output table, 31... Projection column information buffer, 32.
...Input address count circuit, 33...Output address count circuit, IAR...Input address register,
OAR...output address register, MDR...memory data register, CNR...column number register,
CTR: Column type register, DLR: Data length register.
Claims (1)
ドから、所定長の1ないし複数のカラムを取出し、出力
レコードを生成するリレーショナルデータベースの射影
処理方式において、射影対象となる前記カラムの、前記
入力レコード内における配列順序を示すカラム番号、カ
ラムタイプ及びデータ長を、カラム番号順に格納する射
影カラム情報バッファと、前記入力レコードが格納され
ているメモリの入力レコードのアドレスを計数するアド
レスカウント回路と、前記出力レコードを書込むべきメ
モリのアドレスを計数するアドレスカウント回路とを備
え、前記射影カラム情報バッファ内のカラム番号に従い
、前記入力アドレスカウント回路により前記入力レコー
ドにおける該当カラムのアドレスを計数し、該カラムの
データを読出し、前記出力アドレスカウント回路で計数
されるアドレスに、前記読出されたデータを書込むこと
を特徴とするリレーショナルデータベースの射影処理方
式。1. In a relational database projection processing method that extracts one or more columns of a predetermined length from an input record consisting of one or more columns of a predetermined length and generates an output record, the input of the column to be projected is a projected column information buffer that stores column numbers, column types, and data lengths indicating the arrangement order within a record in order of column numbers; and an address count circuit that counts addresses of input records in a memory in which the input records are stored; an address count circuit for counting the memory address to which the output record is to be written; the input address count circuit counts the address of the corresponding column in the input record according to the column number in the projection column information buffer; A relational database projection processing method, characterized in that data in a column is read and the read data is written to an address counted by the output address counting circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63060350A JPH01234931A (en) | 1988-03-16 | 1988-03-16 | Projection processing system for relational data base |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63060350A JPH01234931A (en) | 1988-03-16 | 1988-03-16 | Projection processing system for relational data base |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01234931A true JPH01234931A (en) | 1989-09-20 |
Family
ID=13139623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63060350A Pending JPH01234931A (en) | 1988-03-16 | 1988-03-16 | Projection processing system for relational data base |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01234931A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208204A (en) * | 1991-10-07 | 1993-05-04 | Ford Motor Company | Three-way catalyst for treating emissions from compressed natural gas fueled engines |
-
1988
- 1988-03-16 JP JP63060350A patent/JPH01234931A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208204A (en) * | 1991-10-07 | 1993-05-04 | Ford Motor Company | Three-way catalyst for treating emissions from compressed natural gas fueled engines |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01234931A (en) | Projection processing system for relational data base | |
JP3076044B2 (en) | Error information storage method for pipeline | |
JPS59197946A (en) | Memory device | |
SU765805A1 (en) | Device for dynamic converting of assresses | |
JP2895892B2 (en) | Data processing device | |
JPH01114962A (en) | Direct memory access controller | |
RU2049349C1 (en) | Device for software debugging | |
JP3319391B2 (en) | High-speed data alignment device | |
JPS6211950A (en) | Memory access control circuit | |
JPH02501604A (en) | associative memory system | |
JPH0370826B2 (en) | ||
JPH04140861A (en) | Address converting system | |
JPS62186328A (en) | Sort processing system | |
JPH01181126A (en) | Data processor | |
JPS63317823A (en) | Data access system by index | |
JPH1021053A (en) | Data processor | |
JPS6184746A (en) | Tracer memory data recording circuit | |
JPH02247758A (en) | Control system for terminal information | |
JPH01284969A (en) | Iteration arithmetic circuit | |
JPH0752447B2 (en) | Search method and device | |
JPS60218146A (en) | Storage device address control system | |
JPH05241910A (en) | Trace information storing system | |
JPH01201722A (en) | Sort processor | |
JPH0697772A (en) | Method and device for delaying arithmetic data of digital filter | |
JPS62105231A (en) | Sorting system for data with optional length |