JPH0122664B2

JPH0122664B2 -

Info

Publication number: JPH0122664B2
Application number: JP56061912A
Authority: JP
Inventors: Kazunari Hata; Norio Fujii; Atsushi Kawahara; Tooru Azuma; Junji Hazama
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1981-04-25
Filing date: 1981-04-25
Publication date: 1989-04-27
Also published as: JPS57178486A; US4506382A

Description

【発明の詳細な説明】本発明はITV等で撮像して得られるアナログ
映像信号を２値化して、２値画像信号にする際に
生じる雑音を低減する２値画像信号の平滑化装置
に関するものである。

従来この種の平滑化装置は第１図に示すような
構成をとつている。第１図示の装置は、２値化映
像信号源１、直列シフトレジスタ列２、スムージ
ング回路３から成る。このスムージング回路３の
アルゴリズムは、１水平走査ラインの画素数に対
応したビツトからなる直列シフトレジスタ列２に
よつて切り出された原画像中の局所領域A2、
B1、B2、B3、C2について、それらの画素に対応
した論理値が第２図ａ，ｂ，ｃ，ｄに示すような
画素構成、すなわち論理値パターンをとつている
時のみ中央画素B2の論理値として、周囲の画素
と同じ論理値を出力するというアルゴリズムであ
り、簡単なデイジタル回路により、この変換を行
なつている。

しかし、一般に白黒パターンをITV等で撮像
して得られるアナログ映像信号は、第３図ａに示
すような白黒パターンの水平エツジの部分では濃
淡の急激な変化に追従出来ず、第３図ｂに示すよ
うに白レベルから黒レベル（或いは黒レベルから
白レベル）へ変化するのに複数本の走査線を要す
る。同様にパターンの垂直エツジでは複数画素に
わたつてゆるやかに階調が変化する。そのため、
このアナログ映像信号を或る閾値で２値化する
と、パターンのエツジ部分では、本来、直線であ
るエツジとは無関係な凸凹が生じやすい。（以下、
このエツジ部の凸凹をエツジ雑音とする。）この
他に映像信号には、周囲パターンから孤立してラ
ンダムに発生する雑音（以下、孤立雑音とする。）
が存在する。第１図に示した従来のスムージング
回路３はこの２種の雑音のうち主に孤立雑音を対
象とするもので、エツジ雑音がかなり大きい場合
にはエツジ雑音低減の効果は小さい。一方、エツ
ジ雑音を低減するために、たとえば２画素分の領
域のパターンも消去するというアルゴリズムに変
更するとエツジ雑音は低減させることができる
が、第４図に示すような孤立した２画素×２画素
領域に相当する微小パターンをも雑音と判定して
消去してしまう。このように微小孤立パターンは
エツジ近辺の微小パターンと比較してかなり小さ
いものまで検知する必要があるのに、従来の平滑
化装置ではエツジ雑音と孤立雑音を統一的に処理
しているため、微小孤立パターン残すためにはエ
ツジ雑音のスムージング特性を犠牲にし、或いは
エツジ雑音を低減するためには微小孤立パターン
も犠牲にするという欠点があつた。さらに第１図
で示した平滑化装置は、着目している中央画素と
隣接した上下、左右の４方向の画素のみを調べて
いて、白黒パターンに斜めのエツジが存在する場
合を考慮していない。そのため、スムージングさ
れた画像は、斜めのエツジ部分で、エツジ雑音が
効果的に低減されないという欠点もある。

そこで、本発明の第１の目的は、原画像を撮像
して、アナログ映像信号を２値化して２値画像信
号を得る際、原画像中の局所領域中にあらかじめ
決められた所定のパターンが存在した場合には、
局所領域中の着目する画素の２値情報はそのまま
保存することによつて、所定のパターンのエツジ
部を消去することなく２値画像信号をスムージン
グする平滑化装置を提供することにある。

本発明の第２の目的は、原画像を２値化したと
きに生じるパターンのエツジ部での雑音を有効に
スムージングすると共に、原画像中に存在する微
小な孤立パターンを消去せずに保存するように２
値画像信号をスムージングする平滑化装置を提供
することにある。

本発明の装置は、第１の目的を達成するために
以下のような構成となつている。

入力２値画像信号に基づいて、原画像中の３×
３画素の矩形状の局所領域から中央画素の情報
と、それの周囲８画素の情報とを順次切出す切出
回路と設け、切出された情報を入力として、８画
素情報の「０」と「１」の論理値パターンが所定
のパターンのときは、中央画素と同じ論理値を、
それ以外のパターンのときは、８画素情報の
「０」と「１」のうち、数の多い方の論理値と同
じ論理値を有する２値信号を、切出動作に応じて
順次発生する処理回路を設け、発生した２値信号
を、入力２値画像信号の平滑処理した出力２値画
像信号とする。

更に、本発明の装置は、第２の目的を達成する
ために以下のような構成となつている。

即ち、本発明による平滑化装置は、原画像の濃
淡を第１論理値と第２論理値とで表わす入力２値
画像信号に基づいて、原画像中の３×３画素の局
所領域から中央画素の情報とそれの周囲８画素の
情報と、前記中央画素を含む２×２画素の４画素
の情報と、該２×２画素に隣接する周囲12画素の
情報とを順次切出す切出回路と；前記切出回路か
らの８画素及び中央画素情報を入力として、８画
素情報の第１及び第２論理値から成る２値パター
ンが、あらかじめ用意された所定のパターンと一
致した時は、中央画素情報と同じ論理値を、不一
致の時は８画素情報の第１と第２論理値のうち、
数の多い方の論理値と同じ論理値を有する第１の
出力２値画像信号を、前記切出回路の切出動作に
応じて順次発生する第１の処理回路と；前記切出
回路からの４画素情報を入力として、４画素情報
の第１と第２論理値のうち、数の多い方の論理値
を有する第２の出力２値画像信号を前記切出動作
に応じて順次発生する第２の処理回路と；前記12
画素情報が全て同一論理値のときは、第２の出力
２値画像信号を、それ以外のときは第１の出力２
値画像信号を切換えて出力させる切換回路とを備
える。

次に本発明の実施例も説明するが、ここで、ス
ムージングする２値画像信号は、IG製造用のフ
オトマスク又はレチクルに例えばEB露光により
描画されたICパターンを原画像とするアナログ
映像信号から得られるものとする。一般にICパ
ターンは、一定のルールに従つた微細な線状パタ
ーンが組み合わされている。この線状パターン
は、普通直交する２方向に延びた90゜の直交エツ
ジ部又は135゜（又は45゜）で交わる方向に延びた斜
めエツジ部を含んでいる。従つて、実施例では、
これらICパターンの直交エツジ部、斜めエツジ
部等を特別なパターンとして扱うことにする。

以下、図面に基づいて、本発明の実施例を説明
する。第５図は、本発明の実施例による平滑化装
置のブロツク図である。ITV１００で撮像され
た原画像のアナログ映像信号は、２値化回路４に
よつて所定の閾値で２値化されて、２値画像信号
にされる。尚、この２値化は、ITV１００の１
水平走査期間中のアナログ映像信号を、クロツク
発生器４０のクロツク信号でサンプリングして行
なわれる。従つて、各サンプリングは、原画像
中、微小な大きさの画素に対応して行なわれる。
２値画像信号は、次の直列シフトレジスタ列５，
５′に入力する。直列シフトレジスタ列は１水平
走査線中の画素数と等しいビツト数から成るレジ
スタが３段と、４ビツトのレジスタとが直列に接
続されている。この直列シフトレジスタ５，５′
はクロツク発生器４０のクロツクパルス毎に、各
ビツトの論理値を、それぞれ右隣りのビツトへ転
送する。直列シフトレジスタ列５，５′のうち、
原画像中の４×４画素の矩形状局所領域に相当す
る４×４ビツトから、局所領域に応じた２値情報
を切り出す。この４×４ビツトの２値情報は、孤
立雑音をスムージングするための第２の処理回路
７の入力として、孤立雑音か孤立パターンかを判
別して、スムージングする。詳しくは後述する
が、スムージングする着目画素をビツトB₂とす
ると、ビツトB₂、B₃、C₂、C₃を除く周辺の全て
のビツトA₁〜A₄、B₁、B₄、C₁、C₄、D₁〜D₄が
同一論理値（全て「０」又は全て「１」）のとき、
ビツトB₂、B₃、C₂、C₃の４つの論理値のうち、
３つ以上同じ論理値があれば、ビツトB₂の値を
その論理値と決定するアルゴリズムによつてスム
ージングを行なう。

一方、エツジ雑音をスムージングするための第
１の処理回路６は、４×４ビツトのうち、着目画
素のビツトを中心とする３×３ビツトからの２値
信号を入力する。前記のように着目画素をビツト
B₂（３×３画素内の中央画素）とすれば、ビツト
A₁〜A₃、B₁〜B₃、C₁〜C₃の９ビツトの２値信号
を入力して、ビツトB₂の周囲８ビツト（A₁〜
A₃、B₁、B₃、C₁〜C₃）のビツトパターンに基づ
いてビツトB₂の値を決定するというアルゴリズ
ムに従うものである。これにより、パターンのエ
ツジ部を、画素単位で消去、また保存したスムー
ジングが行なわれる。これについても詳しくは後
述する。切換回路としての働きをするセレクタ８
は、上述の２つの処理回路６，７によつて決定さ
れた中央画素に対応する論理値のうち、いずれか
一方の決定結果だけを選択して、最終的な平滑化
信号、すなわちスムージングされた２値画像信号
として出力される。この選択は、前述の、４×４
ビツト内の周囲12ビツト（A₁〜A₄、B₁、B₄、
C₁、C₄、D₁〜D₄）が全て同一論理値か否かによ
つて行なわれ、全て同一論理値のときは、処理回
路７の決定結果を、それ以外のときは処理回路６
の決定結果を選定する。

以下、図面を参照して各処理回路６，７をさら
に具体的に説明する。

第６図はエツジ雑音用の第１の処理回路６に必
要な３画素×３画素の局所領域を示す。前述のよ
うに、この領域は直列シフトレジスタ列５によつ
て切り出された、４画素×４画素の領域内に包含
される一部分を使用する。第６図では便宜上３×
３画素の各画素に対応するビツトA₁、A₂、A₃、
B₁、B₂、B₃、C₁、C₂、C₃を用いている。第１の
処理回路６は、この局所領域中の中央画素に相当
するビツトB₂の論理値をその周囲８ビツトA₁、
A₂、A₃、B₁、B₃、C₁、C₂、C₃のビツトパターン
により決定する。その決定方法は周囲の８ビツト
のうち「１」の値を持つビツト数が「０」の値を
持つビツト数より多ければ中央画素B₂の値にか
かわらず「１」を出力し、逆に「０」の値を持つ
ビツト数の方が多いか或いは両者が等しければ
「０」を出力する多数決論理にしたがう特徴を持
つている。したがつて、第６図に示す局所領域が
第７図ａに示すようなビツトパターンの時には第
１の処理回路６は、中央画素B₂の論理値として
「１」を出力し、第７図ｂに示すようなビツトパ
ターンの時には「φ」を出力する。しかし、ビツ
トパターンが第８図ａに示すようになつた場合、
中央画素B₂が「１」、すなわち直列シフトレジス
タ列５内のビツトB₂に「１」が入つていれば、
第８図ｂに示すような実パターンが予想され、ビ
ツトB₂に「０」が入つていれば、第７図ｃに示
すような実パターンが予想され、中央画素B₂の
値が持つ意味は非常に大きい。このことは第９図
ａに示すようなビツトパターンの時にも存在し、
ビツトB₂に入力された論理値によつて、予想さ
れる実パターンは第９図ｂ，ｃの２種類に分けら
れる。このような場合をすべて列挙すると第１０
図ａ〜ｑに示すように17通りある。第１０図ａ〜
ｈは、第８図ｂ，ｃのように実パターンがビツト
B₂の値によつて、どちらになるか決定できない
ビツトパターンであり、第１０図ｉ〜ｐは、第９
図ｂ，ｃのように、どちらになるか決定できない
ビツトパターンであり、第１０図ｑは、ビツト
B₂が「１」のとき何らかの実パターンが存在し、
「０」のときは雑音とみなせるビツトパターンで
ある。一般にICパターンのエツジ部を３×３画
素程度の局所領域でとらえる場合は縦横の直線エ
ツジ、90゜の直交角部、135゜で交わる斜交角部、
又は斜めの直線エツジ等の限られた状態のみを考
えればよい。特に90゜の直交角部、135゜の斜交角
部、斜めの直線エツジ部らしき実パターンに応じ
たビツトパターンが検出された時は、多数決論理
に従わずに中央画素B₂の値としてビツトB₂に入
力された論理値をそのまま出力する。したがつて
第１の処理回路６は、３画素×３画素の局所領域
中の中央画素を除く周囲８画素論理値パターンを
調べて、「１」或いは「φ」のどちらか多い方の
論理値を中央画素の値として決定するのを基本と
し、中央画素の値の持つ意味が非常に大きい特別
なビツトパターンの時のみ、中央画素に対応した
論理値と同じ論理値を出力するという論理演算を
行なうものである。

この論理演算を行なう回路構成を、第１１図に
示す。

３×３画素の周囲８画素に対応した８ビツトの
信号は、読出し専用メモリ（以下ROMとする。）
９のアドレス信号として取り出される。ROM９
には、前述した多数決により決定されるビツトパ
ターンの場合と、特別なビツトパターンの場合と
に応じて、多数決出力１０に「０」又は「１」、
同時に、切換出力１１に「０」又は「１」を出力
すべく、あらかじめその論理値が記憶されてい
る。

具体的には、ROM９は８ビツトのアドレス指
定を受けるから、256通りのビツトパターンに対
応して、256ビツト×２、すなわち512ビツトの記
憶容量のメモリが必要となる。このうち８ビツト
でアドレス指定される第１頁目の256ビツトのメ
モリには、多数決によるビツトパターンに応じた
アドレスに、多数決の結果の論理値「０」又は
「１」が書込まれている。さらに、同じ８ビツト
でアドレス指定される第２頁目の256ビツトのメ
モリには、例えば特別なビツトパターンに応じる
アドレスに「１」が、多数決のビツトパターンに
応じるアドレスに「０」が書込まれている。

そして、第１頁目のメモリから読み出される論
理値が多数決出力１０となり、第２頁目のメモリ
から読み出される論理値が切換出力１１となる。
ラツチ１２は、この多数決出力１０、切換出力１
１と、中央画素に対応したビツトB₂の２値信号
を入力して、タイミングを合わせてそれぞれ出力
する。ラツチ１２の切換出力１１は、インバータ
１３、ANDゲート１４Ａ，１４Ｂによつて、ビ
ツトB₂の２値信号と多数決出力１０とを切換え
て、ORゲート１５から、エツジ雑音スムージン
グ信号ESMとして出力する。切換出力１１が
「１」であれば、ANDゲート１４Ｂが開かれて、
ビツトB₂の論理値が、ESMとして出力され、切
換出力１１が「０」であれば、多数決出力１０の
論理値がESMとして出力される。このESMは、
第５図に示した切換回路８に入力する。

第１２図に孤立雑音用の第２の処理回路７に使
用する４画素×４画素の局所領域を示す。第２の
処理回路７は、この領域の中央の２×２画素に対
応したビツトB₂、B₃、C₂、C₃から成る２×２ビ
ツトの領域中に、周囲の12画素と孤立していて、
３画素以上同じ論理値の画素が存在すれば、その
ビツトパターンに応じた実パターンは微小孤立パ
ターンと判定して保存し、（すなわち、微小孤立
パターンに対応した同一論理値を出力）孤立パタ
ーンが２画素以下なら雑音と判定して消去してし
まう（すなわち、周囲12画素に対応した論理値と
同じ値を出力）アルゴリズムに従う。したがつ
て、具体的な操作としては、周囲12画素に対応し
た12ビツトが全て「０」で、第１３図ａ〜ｅのよ
うな内部２×２ビツトのビツトパターンが検出さ
れた時には、中央画素B₂の論理値として「１」
を出力し、周囲12ビツトが全て「１」で第１３図
ｆ〜ｉのようなビツトパターンが検出された時に
は「φ」を出力する。２×２ビツトのビツトパタ
ーンがこれ以外のパターンのときは、周囲12ビツ
トと同じ論理値を、スムージングされた２値画像
信号として出力する。

次に孤立雑音用の第２の処理回路７の具体的な
回路構成を第１４図乃至１６図により説明する。
第１４図は、４×４ビツト内の周囲12ビツトが全
て同一論理値か否かを検出する回路である。周囲
12ビツト（A₁〜A₄〓B₁〓、B₄、C₁、C₄、D₁〜D₄）
の２値信号はANDゲート１７Ａにより、周囲12
ビツトが全て論理値「１」のときを検出して、出
力SELφに「１」を出力する。一方、周囲12ビツ
トの２値信号は、各々12個のインバータ２５によ
つて論理値を反転され、ANDゲート１７Ｂに入
力する。従つてANDゲート１７Ｂは、周囲12ビ
ツトが全て論理値「０」とき、出力SEL１に
「１」を出力する。

第１５図は、中央部の２×２ビツト（B₂、B₃、
C₂、C₃）の４ビツトの論理値のうち、「０」が３
つ以上あれば論理値「０」を、２つ以下ならば
「１」を、出力SMφとして出力する回路である。
ANDゲート１８Ａ，Ｂ，Ｃ，Ｄは、各々、４ビ
ツトB₂〓B₃〓C₂〓C₃のうちいずれか３ビツトの２値
信号を不図示のインバータで反転して入力する。
従つて、ANDゲート１８Ａは、第１３図ｇ，ｆ
のビツトパターンのとき、「１」を出力し、AND
ゲート１８Ｂは第１３図ｈ，ｆのとき、「１」を
出力し、ANDゲート１８Ｃは第１３図ｉ，ｆの
とき「１」を出力し、ANDゲート１８Ｄは第１
３図ｊ，ｆのとき「１」を出力する。NORゲー
ト１９は、ANDゲート１８Ａ，Ｂ，Ｃ，Ｄのい
ずれか１つが論理値「１」を出力すると、SM₀と
して「０」を出力し、いずれの出力も論理値
「０」のときは、SM₀として「１」を出力する。

第１６図は、中央部の２×２ビツトの４ビツト
の論理値のうち、「１」が３つ以上あれば論理値
「１」を、２つ以下ならば「０」を出力SM₁とし
て出力する回路である。第１６図と同様に、
ANDゲート２１Ａ，Ｂ，Ｃ，Ｄは、各々４ビツ
トのうち、いずれか３ビツトの２値信号を入力す
る。従つて、ANDゲート２１Ａは第１３図ｂ，
ａのビツトパターンのとき、論理値「１」を出力
し、ANDゲート２１Ｂは第１３図ｃ，ａのとき
「１」を出力し、ANDゲート２１Ｃは第１３図
ｄ，ａのとき「１」を出力し、ANDゲート２１
Ｄは第１３図ｅ，ａのとき「１」を出力する。
ORゲート２０は、ANDゲート２１Ａ，Ｂ，Ｃ，
Ｄのいずれか１つの出力が論理値「１」のとき、
SM₁として「１」を出力し、いずれの出力も論理
値「０」のときは、SM₁として「０」を出力す
る。

以上、述べた出力SELφ，SEL１に基づいて、
第１の処理回路６の出力ESM１６と、第２の処
理回路７としての出力SM₀，SM₁とが、切換えら
れて、選択的にSMDとして出力される。

第１７図に第５図に示す切換回路８の真理値表
を示す。表中のSMDは第１及び第２の処理回路
６，７を適用して決定された最終的な平滑出力を
示す。まずSELφとSEL１が共に「φ」の場合、
すなわち、４×４画素内に孤立パターンがないと
きは第１の処理回路６の出力ESMが選択され、
SEL０が「１」の時には白パターン（４×４画素
内の周囲のビツトが「０」）に囲まれた場合であ
り、第１５図示の処理回路の出力SM₀が選択さ
れ、SEL１が「１」の時は黒パターン４（４×４
画素内の周囲のビツトが「１」）に囲まれた場合
であり、第１６図示の処理回路の出力SM₁が選択
される。SELφとSEL１が共に「１」になる場合
はありえないので考慮する必要はない。尚表中、
×印は「０」、「１」のどちらでもよい。そこで第
１８図にこの真理値表により表わされる切換８の
回路構成の一実施例を示す。第１８図において、
遅延線２８はESMとSMφ，SM１，SELφ，SEL
１のタイミングをあわせるために、シフトレジス
タ等によつて構成されている。ゲート３０は、
SELφ，SEL１が共に「０」のとき、ゲートを開
きESMを出力する。ANDゲート２６Ａは、
SELφが「１」のときゲートを開き、SM₀を出力
する。ANDゲート２６ＢはSEL１が「１」のと
きゲートを開き、SM₁を出力する。ORゲート２
７は、ゲート３０，２６Ａ，２７Ａのいずれか１
つの出力が「１」のとき、最終的なスムージング
出力がSMDとして「１」を出力する。

次に実施例の各回路によるスムージング動作
を、より明確にするために、第１９図に示すよう
な２値化画像面を想定して、この画像から得られ
るパターンをスムージングする。第１９図では、
ITV１００で撮像された領域中の12×12画素分
の領域のみを考え、この領域中にパターンＡとパ
ターンＢがあるものとする。斜線部はパターンが
存在（黒パターン）し、論理「１」に、その他の
所はパターンが存在しない（白パターン）、論理
値「０」に対応する。パターンＡは、本来Ｌ字形
の実パターン（マスク又はレチクル上のパター
ン）であるが、２値化したときにエツジ部にa₁、
a₂、a₃の雑音が生じている。パターンＢは、孤立
した微小実パターンであり、マスク又はレチクル
にパターンを形成したときに生じたものである。
尚、パターンＢは、パターンルールよりも小さな
パターンである。

４×４画素の領域は、第５図で示したシフトレ
ジスタ列５，５′によつて、この画像中を１画素
ごとに移動することになる。すなわち、前述の中
央画素B₂が、１画素ごとにずれていく。パター
ンＡのa₁が中央画素B₂になつた場合は、第２０
図のような状態になる。このとき、４×４画素内
の周囲12画素には「１」と「０」とが混在するか
ら、エツジ雑音用の第１の処理回路６の論理演算
より、中央画素B₂の値として、SMDは論理値
「０」になる。（３×３画素の８画素の多数決論理
による。）パターンＡのa₂についても、SMDは論
理値「０」になる。またパターンＡのa₃が中央画
素B₂になつた場合は、第２１図のようになり、
この場合も、第１の処理回路６の論理演算より、
多数決論理でSMDは論理値「０」になる。

こうして、順次、４×４画素の局所領域が移動
していつて、パターンＢが、この領域内に入つた
場合は、第２２図乃至第２５図のようになる。第
２２図は、パターンＢのb₁が中央画素B₂になつ
たときで、この場合は、孤立雑音用の第２の処理
回路７の論理演算より、中央画素B₂の値として、
SMDは論理値「１」になる。この領域が、右に
１画素分ずれると、第２３図のようになり、パタ
ーンＢのb₄が中央画素B₂にくる。このときは、
第１の処理回路６の多数決論理によつて、SMD
は論理値「０」になる。さらに領域が移動して、
第２４図のようにパターンＢが位置すると、第１
の処理回路６の特別パターンによる保存動作によ
つて、中央画素B₂の値として、b₂の値「０」を
そのままSMDとして出力する。さらに、１つ領
域が右にずれたときは、第２５図に示すように、
SMDは多数決論理によつて論理値「０」となる。

以上の動作によつて、第１９図に示したパター
ンはスムージングされる。１画素ごとのスムージ
ング出力SMDを、第１９図と同様に再生したパ
ターンを第２６図に示す。パターンＡの雑音a₁、
a₂、a₃は消去され、微小孤立パターンＢはb₁のみ
保存される。

尚、実施例で述べたように、ICのパターンを
撮像して得られる２値画像信号の雑音を低減して
平滑化する際、切出回路を構成するシフトレジス
タ５，５′によつて切出される矩形領域中に表わ
れる特定のパターンは、斜め45゜のエツジ、90゜又
は135゜の角エツジのみを考えればよい。従つて実
施例で３×３画素の矩形領域を例えば５×５画素
に拡大して、５×５画素の情報に基づいて中央画
素を決定するようにしても、５×５画素の内部の
３×３画素に着目すれば、結局実施例で述べた特
定のパターンのみを考慮すればよいことになる。

以上のように、本発明によれば、あらかじめ用
意した所定の特徴パターンが３×３画素の局所領
域中にとらえられると、中央画素の２値情報はそ
のまま、スムージング信号として出力され、それ
以外のパターンのときには多数決によつてスムー
ジングしているので、原画像中の実パターンを２
値化する際に生じた雑音は効果的に低減され、か
つ実パターン中の特徴的な部分は保存されるとい
う効果がある。

さらに、孤立した微小実パターンは４×４画素
の中央画素を含む２×２画素でとらえているか
ら、孤立したパターンのときは、スムージングに
よつても消去されないという利点がある。

【図面の簡単な説明】

第１図は、従来技術による平滑化装置を示す
図、第２図ａ〜ｄは第１図示の装置の画素情報の
論理値パターンを示す図、第３図ａ，ｂはITV
等で撮像して得られるアナログ映像信号を示す
図、第４図は、画素情報の孤立微小パターンを示
す図、第５図は、本発明による平滑化装置を示す
図、第６図、第７図ａ，ｂ、第８図ａ〜ｃ、第９
図ａ〜ｃ、第１０図ａ〜ｇは、本発明による装置
の画素情報パターンを示す図、第１１図は第１の
処理回路を示す図、第１２図は第２の処理回路に
用いる画素領域を示す図、第１３図ａ乃至第１３
図ｊは、画素領域の画素情報パターンを示す図、
第１４図乃至第１６図は、第２の処理回路の構成
を示す図、第１７図は切換回路の真理値表を示す
図、第１８図は切換回路を示す図、第１９乃至第
２６図は２値化画像面を示す図である。〔主要部分の符号の説明〕、切出回路……５，
５′、処理回路……６，７、第１の処理回路……
６、第２の処理回路……７、切換回路……８。

Claims

【特許請求の範囲】１原画像の濃淡を第１論理値と、第２論理値と
で表わす入力２値画像信号に基づいて、原画像中
の３×３画素の局所領域から、中央画素の情報
と、それの周囲８画素の情報とを順次切出す切出
回路と；該切出された情報を入力とし、８画素情
報の第１及び第２論理値から成る２値パターン
が、あらかじめ用意された所定のパターンと一致
したときは、中央画素情報と同じ論理値を、不一
致のときは８画素情報の第１、第２論理値のう
ち、数の多い方の論理値と同じ論理値を有する出
力２値画像信号を前記切出回路の切出動作に応じ
て順次発生する処理回路とを有することを特徴と
する２値画像信号の平滑化装置。２前記処理回路は、３×３画素の周囲８画素の
うち、角に位置する第１画素と、第１画素の上又
は下に隣接する第２画素と、第１画素の右又は左
に隣接する第３画素との情報が共に一方の論理値
で、他の５画素の情報が全て他方の論理値をとる
第１パターンと；周囲８画素のうち、前記第２、
第３画素のいずれかひとつの画素に隣接する第４
画素と、前記第１、第２、第３画素との情報が共
に一方の論理値で、他の４画素の情報が全て他方
の論理値をとる第２パターンと；周囲８画素のう
ち、第２及び第３画素に対応した４つの画素の情
報が共に一方の論理値で、他の４画素の情報が全
て他方の論理値をとる第３パターンとの３つのパ
ターンを、あらかじめ用意された所定のパターン
として有することを特徴とする特許請求の範囲第
１項記載の２値画像信号の平滑化装置。３原画像の濃淡を第１論理値と第２論理値とで
表わす入力２値画像信号に基づいて、原画像中の
３×３画素の局所領域から、中央画素の情報とそ
れの周囲８画素の情報と、前記中央画素を含む２
×２画素の４画素の情報と、該２×２画素に隣接
する周囲12画素の情報とを順次切出す切出回路
と；前記切出回路からの８画素及び中央画素情報
を入力として、８画素情報の第１及び第２論理値
から成る２値パターンが、あらかじめ用意された
所定のパターンと一致したときは、中央画素情報
と同じ論理値を、不一致のときは８画素情報の第
１と第２論理値のうち、数の多い方の論理値と同
じ論理値を有する第１の出力２値画像信号を、前
記切出回路の切出動作に応じて順次発生する第１
の処理回路と；前記切出回路からの４画素情報を
入力として、４画素情報の第１と第２論理値のう
ち、数の多い方の論理値を有する第２の出力２値
画像信号を前記切出動作に応じて順次発生する第
２の処理回路と；前記12画素情報が全て同一論理
値のときは、第２の出力２値画像信号を、それ以
外のときは第１の出力２値画像信号を切換えて出
力させる切換回路とを有することを特徴とする２
値画像信号の平滑化装置。