JPH01204567A - Picture reader - Google Patents

Picture reader

Info

Publication number
JPH01204567A
JPH01204567A JP63027661A JP2766188A JPH01204567A JP H01204567 A JPH01204567 A JP H01204567A JP 63027661 A JP63027661 A JP 63027661A JP 2766188 A JP2766188 A JP 2766188A JP H01204567 A JPH01204567 A JP H01204567A
Authority
JP
Japan
Prior art keywords
signal
circuit
signal processing
adjustment
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63027661A
Other languages
Japanese (ja)
Inventor
Hiroyuki Watanabe
裕之 渡邊
Yuichi Sato
雄一 佐藤
Hiroshi Omura
大村 宏志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63027661A priority Critical patent/JPH01204567A/en
Publication of JPH01204567A publication Critical patent/JPH01204567A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To facilitate the adjustment of an output level by an adjustment personnel by supplying an adjustment signal to a signal processing means by a signal generating means to adjust the output level of the signal processing means. CONSTITUTION:The reader consists of a control circuit 1, a photoelectric conversion circuit 2, a switching circuit 3, a signal processing circuit 4, an adjusting signal generating circuit 6 and an input circuit 7. Then in order to adjust the output level of the signal processing circuit 4 to apply gamma correction with respect to the output signal of the switching circuit 3, the adjusting signal is supplied to the signal processing circuit 4 by the circuit 6. Thus, it is not required to read the original for plural number of times. Thus, the output level is easily adjusted by the adjustment personnel.

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は、光電変換した信号に対して例えば(γ)補正
の調整などの信号処理を行う画像読取装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field 1] The present invention relates to an image reading device that performs signal processing such as (γ) correction adjustment on a photoelectrically converted signal.

[従来の技術] 一般に、画像読取装置は原稿画像を光電変換した画像信
号に対して、信号処理回路によりγ補正を行い、原稿の
画像階調に比例(リニア)した画像信号を出力するよう
に構成されている。
[Prior Art] Generally, an image reading device uses a signal processing circuit to perform γ correction on an image signal obtained by photoelectrically converting an original image, and outputs an image signal that is proportional (linear) to the image gradation of the original. It is configured.

[発明が解決しようとする課題] 従来のこの種の画像読取装置は製造時に構成回路の特性
に応じて信号処理回路のγ特性を設定しているが、次の
ような問題点があった。すなわち、例えば、調整者はバ
ーコードを記した原稿を用意し、読取装置によりこの原
稿画像を読取った後、記録装置により原稿画像を再生さ
せて、原稿画像と再生画像との両原稿画像を比較して上
記信号処理回路のγ特性を調整している。  ”けれど
も、調整者は適正なγ特性を設定するためには複数回の
原稿画像の読み取りを実行しなければならず、調整作業
が煩雑であるという問題点があった。
[Problems to be Solved by the Invention] In conventional image reading devices of this type, the γ characteristics of the signal processing circuit are set according to the characteristics of the constituent circuits at the time of manufacture, but there are the following problems. That is, for example, the adjuster prepares a document with a barcode written on it, reads this document image with a reading device, reproduces the document image with a recording device, and compares both the document image and the reproduced image. The γ characteristics of the signal processing circuit are adjusted by adjusting the γ characteristics of the signal processing circuit. ``However, there was a problem in that the adjuster had to read the original image multiple times in order to set the appropriate γ characteristics, making the adjustment work complicated.

そこで、本発明の目的はこのような問題点を解決し、装
置の出力信号レベルの調整を容易とすることができる画
像読取装置を提供することにある。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide an image reading device that can solve these problems and facilitate adjustment of the output signal level of the device.

[課題を解決するための手段] このような目的を達成するために、本発明は、原稿から
の反射光または透過光のいずれか一方を光電変換して原
稿画像を読取り、読み取られた信号に対して予め定めら
れた信号処理を信号処理手段により行った後、信号処理
された読み取り信号を出力する画像読取装置において、
信号処理された読み取り信号の出力レベルを調整するた
めの調整信号を、信号処置手段に対して供給する信号発
生手段とを具えたことを特徴とする。
[Means for Solving the Problem] In order to achieve such an object, the present invention photoelectrically converts either reflected light or transmitted light from a document to read the document image, and converts the read signal into a signal. In an image reading device that performs predetermined signal processing on a signal by a signal processing means, and then outputs a signal-processed read signal,
The present invention is characterized by comprising a signal generating means for supplying an adjustment signal for adjusting the output level of the signal-processed read signal to the signal processing means.

[作 用] 本発明においては、信号処理手段の出力レベルを調整す
るために、信号発生手段により調整信号を信号処理手段
に供給するようにしたので、従来のように複数回の原稿
を読み取る必要がなくなり、以って、調整者による上記
出力レベルの調整を容易にすることができる。
[Function] In the present invention, in order to adjust the output level of the signal processing means, the signal generation means supplies an adjustment signal to the signal processing means, so there is no need to read the document multiple times as in the conventional case. Therefore, the adjustment of the output level by the adjuster can be facilitated.

調整者はγ特性の調整毎に原稿画像の読取り再生を行う
必要がなくなり、調整作業が大幅に簡略化される。
The adjuster no longer needs to read and reproduce the original image every time the γ characteristic is adjusted, and the adjustment work is greatly simplified.

[実施例1 以下、図面に示す実施例に基づき本発明の詳細な説明す
る。
[Example 1] Hereinafter, the present invention will be described in detail based on an example shown in the drawings.

第1図は本発明実施例の回路構成を示す。FIG. 1 shows the circuit configuration of an embodiment of the present invention.

第1図において、1は木実施例における各回路の動作タ
イミングを指示するタイミング信号を発生する制御回路
である。制御回路1は予めタイミングを記憶したROM
などを用いたタイミング発生回路100により構成され
ている。
In FIG. 1, reference numeral 1 denotes a control circuit that generates a timing signal that instructs the operation timing of each circuit in the tree embodiment. The control circuit 1 is a ROM that stores timing in advance.
The timing generation circuit 100 is configured using, for example, a timing generation circuit 100.

2は、原稿画像に対する反射光もしくは透過光を受光し
、原稿画像を光電変換する光電変換回路である。
2 is a photoelectric conversion circuit that receives reflected light or transmitted light from the original image and photoelectrically converts the original image.

光電変換回路2は光電変換を行う固体撮像素子(CCD
 ) 101 とに(:D 101の出力信号の波形整
形する波形処理回路102とにより構成されている。
The photoelectric conversion circuit 2 includes a solid-state image sensor (CCD) that performs photoelectric conversion.
) 101 and (:D) and a waveform processing circuit 102 that shapes the waveform of the output signal of 101.

3は光電変換回路2の出力信号と後述の調整用信号とを
切換えスイッチ103により択一的に切換える切換え回
路である。
Reference numeral 3 denotes a switching circuit that selectively switches between the output signal of the photoelectric conversion circuit 2 and an adjustment signal to be described later using a changeover switch 103.

4は切換え回路3の出力信号に対してγ補正を行う信号
処理回路である。信号処理回路4において、104およ
び106は切換え回路3のアナログ出力信号に対してγ
補正を行うか否かを切換える切換えスイッチである。
A signal processing circuit 4 performs γ correction on the output signal of the switching circuit 3. In the signal processing circuit 4, 104 and 106 are γ for the analog output signal of the switching circuit 3.
This is a changeover switch for switching whether or not to perform correction.

105は上記アナログ出力信号に対してγ補正を行うア
ナログγ変換回路である。
105 is an analog γ conversion circuit that performs γ correction on the analog output signal.

107は切換えスイッチ106の出力信号をアナログデ
ジタル(A/D )変換するA/D変換器である。
107 is an A/D converter that converts the output signal of the changeover switch 106 into an analog/digital (A/D) converter.

10BはA/D変換器107の出力信号をγ補正するデ
ジタルγ変換回路であり、ルックアップテーブルと呼ば
れるγ補正を行うためのγ補正値をテーブルの形態で記
憶したメモリを有する。
A digital γ conversion circuit 10B performs γ correction on the output signal of the A/D converter 107, and has a memory called a lookup table that stores γ correction values for performing γ correction in the form of a table.

なお、γ補正値を可変とすることができるアナログγ変
換回路105およびデジタルγ変換回路108はよく知
られているのでその詳細な説明を省略する。
Note that the analog γ conversion circuit 105 and the digital γ conversion circuit 108, which can make the γ correction value variable, are well known, so a detailed explanation thereof will be omitted.

109はデジタルγ変換回路108の出力信号を出力す
るスリーステートバッファである。
109 is a three-state buffer that outputs the output signal of the digital γ conversion circuit 108.

110はA/D変換器107の出力信号を出力するスリ
ーステートバッファであり、スリーステートバッファ1
09,110に対する動作指示に応じてA/D変換器1
07の出力デジタル信号に対するγ補正を行うか否かが
定まる。
110 is a three-state buffer that outputs the output signal of the A/D converter 107;
A/D converter 1 in response to operation instructions for 09 and 110.
It is determined whether or not to perform γ correction on the output digital signal of No. 07.

さらに、切換え回路104 、106の切換えは制御回
路からの指示により決定される。
Furthermore, switching of the switching circuits 104 and 106 is determined by instructions from a control circuit.

6は本発明に関わる調整用信号を発生する調整用信号発
生回路である。
6 is an adjustment signal generation circuit that generates adjustment signals related to the present invention.

調整用信号はアナログγ変換回路105およびデジタル
γ変換回路108のγ補正値を原稿画像に対して適正と
するために使用する信号である。
The adjustment signal is a signal used to make the γ correction values of the analog γ conversion circuit 105 and the digital γ conversion circuit 108 appropriate for the original image.

調整用信号発生回路6において、113は入力回路7か
ら人力される調整用信号のレベルを指示するレベル情報
を保持するD型フリップフロップ(D−F/F)である
In the adjustment signal generation circuit 6, a D-type flip-flop (D-F/F) 113 holds level information indicating the level of the adjustment signal manually input from the input circuit 7.

114はD−F/F113の出力を順次記憶するメモリ
であり、制御回路1の指示において、記憶内容を、順次
、出力する。
A memory 114 sequentially stores the output of the DF/F 113, and outputs the stored contents sequentially under instructions from the control circuit 1.

115はメモリ114から順次出力されるレベル情報を
デジタル−アナログ(D/A)変換し、切換え回路3に
出力するD/A変換器である。
A D/A converter 115 performs digital-to-analog (D/A) conversion on the level information sequentially output from the memory 114 and outputs it to the switching circuit 3.

7は操作者からの指示を入力する回路であり、切換え回
路3の切換え指示を行う指示キー112−1および調整
用信号発生回路6に調整用信号に関するレベル情報を人
力する入カキ−112を有する。
7 is a circuit for inputting instructions from the operator, and has an instruction key 112-1 for instructing switching of the switching circuit 3, and an input key 112 for manually inputting level information regarding the adjustment signal to the adjustment signal generation circuit 6. .

さらに、入力回路7は切換えスイッチ104 、106
およびスリーステートバッファ109 、110による
信号換え系の切り換え指示をも行う。
Furthermore, the input circuit 7 has changeover switches 104 and 106.
It also instructs the three-state buffers 109 and 110 to switch the signal switching system.

次に本実施例の動作を説明する。なお、信号処理回路4
の信号処理系は(1)第2切換えスイッチ104−アナ
ロメ6換回路105−第2切換えスイッチ106−A/
D 変換器107→スリーステートバツフア110の系
または(2)第2切換えスイッチ104→第2切換えス
イッチ106−へ/D変換器107−デジタルγ変換回
路1013→スリーステートバッファ109の系が選択
されているものとする。
Next, the operation of this embodiment will be explained. Note that the signal processing circuit 4
The signal processing system is (1) second changeover switch 104 - analog six-converter circuit 105 - second changeover switch 106 - A/
D converter 107 -> three-state buffer 110 system or (2) second changeover switch 104 -> second changeover switch 106-/D converter 107 - digital γ conversion circuit 1013 -> three-state buffer 109 system is selected. It is assumed that

最初に操作者が光電変換回路2と切換え回路3の接続を
指示キー112−1により指示する。光電変換回路2に
より読み取られた原稿画像は信号処理回路4を介して不
図示の記録再生装置により画像再生される。
First, the operator instructs the connection between the photoelectric conversion circuit 2 and the switching circuit 3 using the instruction key 112-1. The original image read by the photoelectric conversion circuit 2 is reproduced via a signal processing circuit 4 by a recording and reproducing device (not shown).

次に、操作者が指示キー112−1により切換え回路1
03の人力を調整用信号発生回路6側に切換える。
Next, the operator presses the instruction key 112-1 to select the switching circuit 1.
03 is switched to the adjustment signal generation circuit 6 side.

上述の再生された原稿画像に基いて、次に、操作者がデ
ータ人カキ−112から光電変換回路2の出力に相当す
る調整用信号のレベル情報として例えばγ補正テーブル
の逆の数値を入力すると、この数値情報はメモリに記憶
される。制御回路1の指示に応じてメモリ114から出
力された数値情報はD/A変換器115によりアナログ
の調整用信号に変換され、切換え回路103を介して信
号処理回路4によりγ補正された後出力され不図示の出
力装置により画像再生される。
Based on the above-mentioned reproduced original image, next, when the operator inputs, for example, the inverse value of the γ correction table as the level information of the adjustment signal corresponding to the output of the photoelectric conversion circuit 2 from the data person Kaki-112, , this numerical information is stored in memory. Numerical information output from the memory 114 in response to instructions from the control circuit 1 is converted into an analog adjustment signal by the D/A converter 115, and is output after being γ-corrected by the signal processing circuit 4 via the switching circuit 103. The image is reproduced by an output device (not shown).

操作者は入力回路7からγ逆変換の情報またはリニアの
レベル情報を入力することにより、信号処理回路4のγ
特性を知ることができ、γ変換回路105 、108の
γ特性を適切なものに変換することができる。
The operator inputs γ inverse transformation information or linear level information from the input circuit 7 to adjust the γ of the signal processing circuit 4.
The characteristics can be known, and the gamma characteristics of the gamma conversion circuits 105 and 108 can be converted to appropriate ones.

また、切換えスイッチ104 、106 、スリーステ
ートバッファ109 、110の接続を変更することに
よりγ変換回路105 、108のγ特性をそれぞれ個
別に修正することも可能である。
It is also possible to modify the γ characteristics of the γ conversion circuits 105 and 108 individually by changing the connections of the changeover switches 104 and 106 and the three-state buffers 109 and 110.

操作者は一回の原稿画像の読み取り操作を行えばよく、
従来のように複数回の原稿画像の読み取り操作を行う必
要がないので、γ補正のための調整を大幅に簡略化する
ことができる。
The operator only needs to read the original image once.
Since there is no need to perform a document image reading operation multiple times as in the conventional case, adjustment for γ correction can be greatly simplified.

第2図は本発明の他の実施例の構成を示す。FIG. 2 shows the configuration of another embodiment of the invention.

本実施例は第1図示の回路112〜115に対する他の
形態を示す。
This embodiment shows another form of the circuits 112 to 115 shown in the first diagram.

第2図において、120はタイミング発生回路100に
同期した信号を発生するタイミング回路である。121
はスイッチ124の接続端子を指示するコントロールキ
ーである。122は調整用信号に関する情報を人力する
データ人カキ−である。
In FIG. 2, 120 is a timing circuit that generates a signal synchronized with the timing generation circuit 100. In FIG. 121
is a control key for instructing the connection terminal of the switch 124. Reference numeral 122 is a data person key that manually inputs information regarding the adjustment signal.

123は人カキ−の人力情報を保持するD−F/Fであ
る。124は切換えスイッチであり、メモリ125の入
力端子にデータを人力するか、メモリ125から記憶デ
ータを出力するかをコントロールキー121の指示入力
によって切換える。
Reference numeral 123 is a D-F/F that holds human power information of the human key. Reference numeral 124 denotes a changeover switch, which is used to switch between inputting data to the input terminal of the memory 125 or outputting stored data from the memory 125 by inputting an instruction from the control key 121.

125はファーストインファーストアラl〜(FIFO
)のメモリである。126はメモリ125の出力データ
を保持するD−F/Fである。127はメモリ125の
ワード数を数えるカウンタである。
125 is first-in-first-a-ra l~ (FIFO
) memory. 126 is a D-F/F that holds output data of the memory 125; 127 is a counter that counts the number of words in the memory 125.

128はタイミング発生回路100からのタイミング信
号をレベル反転してカウンタ127に人力するインバー
タである。129はカウンタ127の出力を保持するJ
K−F/Fである。130はJK−F/F129やイン
バータ128の出力を人力とする4人力アンド回路であ
る。
An inverter 128 inverts the level of the timing signal from the timing generation circuit 100 and inputs it to the counter 127 . 129 is J that holds the output of counter 127
It is K-F/F. 130 is a four-man power AND circuit that uses the outputs of the JK-F/F 129 and the inverter 128 as human power.

また信号200はCGD 101の主走査方向の同期信
号(SH信号)であり、201はカウンター129に対
するクロック信号である。202はカウンタ129が所
定の数値を計数する毎に発生するカウンターリップルキ
ャリー出力信号である。
Further, a signal 200 is a synchronization signal (SH signal) in the main scanning direction of the CGD 101, and a signal 201 is a clock signal for the counter 129. 202 is a counter ripple carry output signal generated every time the counter 129 counts a predetermined value.

203はJK−F/F129のクロック人力信号である
。204はJK−F/F129のQ端子の出力信号であ
る。205はCCDのダーク出力期間イ8号である。2
06はメモリ125のクロック信号である。
203 is a clock manual signal of JK-F/F129. 204 is an output signal of the Q terminal of JK-F/F129. 205 is CCD dark output period No. 8. 2
06 is a clock signal of the memory 125.

207はn bitのシリアルデータ出力信号である。207 is an n-bit serial data output signal.

208はD/A変換器116のクロック信号である。2
09はD/A変換器116のアナログ出力信号を示して
いる。
208 is a clock signal of the D/A converter 116. 2
09 indicates an analog output signal of the D/A converter 116.

第3図は第2図における信号発生タイミングを示す。FIG. 3 shows the signal generation timing in FIG. 2.

第3図において、まず、コントロールキー121により
データ人カキ−122からの人力を許可し、データ人カ
キ−122によりデータをメモリ125にストアしてい
く。メモリ125からデータを出力する時に(:CD 
101の蓄積時間Tc(第4図参照)に応じてメモリク
ロック206がメモリ125に供給される。なお、SH
パルス200.ダーク出力期間信号205およびCGD
 101の1ラインの信号が出力終了してからSHパル
スが来るまでの期間T。(第4図参照)にはクロック信
号206を供給しない。また、クロック206のクロッ
ク数は、メモリ125のワード数(Nwとする)とD 
−F / F、126に対する供給クロックをあわせた
クロック数(Nw+1) となる。CCD 101の1
ライン期間Tc毎にクロック206をメそす125に繰
り返し供給することによってメモリ125は周期的に調
整用信号を発生する。
In FIG. 3, first, the control key 121 allows manual input from the data person key 122, and the data person key 122 stores data in the memory 125. When outputting data from memory 125 (:CD
A memory clock 206 is supplied to the memory 125 in accordance with the accumulation time Tc of 101 (see FIG. 4). In addition, S.H.
Pulse 200. Dark output period signal 205 and CGD
Period T from the end of outputting the signal of one line of 101 until the arrival of the SH pulse. (See FIG. 4) is not supplied with the clock signal 206. Further, the number of clocks of the clock 206 is the number of words of the memory 125 (assumed Nw) and D
-F/F, the total number of clocks supplied to 126 is (Nw+1). CCD 101 part 1
By repeatedly supplying the clock 206 to the memory 125 every line period Tc, the memory 125 periodically generates the adjustment signal.

また、メモリ125のワードをこまかくとることによっ
て第3図示のアナログ信号209、すなわち調整用信号
は波形(A)から波形(B)のように細かい階段状で変
化し、リニア性の精度がよいアナログ信号を発生するこ
とができる。また、[:CD 101の出力1ライン期
間に相当する期間X5−Xeを狭くし、上述のメモリ1
25からの調整信号の発生を1ライン内で数回繰り返す
と、再生画像はバーコードの形態で出力される。
Furthermore, by selecting the words of the memory 125 in detail, the analog signal 209 shown in FIG. can generate a signal. In addition, the period X5-Xe corresponding to one output line period of [:CD 101 is narrowed, and
When the generation of the adjustment signal from 25 is repeated several times within one line, the reproduced image is output in the form of a bar code.

このため操作者はバーコードを参考にして容易に信号処
理回路4のγ補正特性を設定することができる。
Therefore, the operator can easily set the γ correction characteristic of the signal processing circuit 4 by referring to the bar code.

なお、本例においては、FIFOメモリ125を用いた
例について述べてきたが、他の実施例として、f4LO
(First in La5t out)メモリを1組
対に用いた構成にすることも可能である。この場合はF
IFOを使用した場合とは逆の順序でデータを入出力し
あうことになる。また、FIFOメモリに代り、RAM
(ランダムアクセスメモリ)を用いてデータを1回、固
定アドレスにストアし、そのアドレスを更新することに
よって情報を人出力し、調整用信号を発生してもよい。
In this example, an example using the FIFO memory 125 has been described, but as another example, f4LO
(First in La5t out) It is also possible to use a configuration in which a pair of memories is used. In this case F
Data will be input and output in the reverse order compared to when IFO is used. Also, instead of FIFO memory, RAM
(Random access memory) may be used to store data once at a fixed address, and by updating the address, information may be output and an adjustment signal may be generated.

以上、本実施例について説明したが、本発明のメリット
は下記の通りである。
The present embodiment has been described above, and the advantages of the present invention are as follows.

(1)  各社種類の異なる様々な透過原稿に対してそ
のγ変換を適切に調整することができる。
(1) The γ conversion can be appropriately adjusted for various transparent originals made by different companies.

(2)  D/A変換器およびメモリのビ、ット数をA
/D変換器のビット数と同一にし、メモリのワード数を
2n個以上備えることによって歪みのない高精度な調整
用信号発生源を1是供することができる。
(2) The number of bits of the D/A converter and memory is A.
By making the number of bits the same as that of the /D converter and having the number of memory words of 2n or more, it is possible to provide a distortion-free and highly accurate adjustment signal generation source.

(3)  回路構成自体を変えることなく、ワード数の
多いメモリを用いることができ、高精度な調整用信号発
生源が得られる。またメモリへの情報ストア時に同じデ
ータを何回か繰り返し入力することによって調整用信号
を簡潔な階段波形とすることができる。また、ワード数
9少ないメモリを用いることによっても同様である。
(3) A memory with a large number of words can be used without changing the circuit configuration itself, and a highly accurate adjustment signal generation source can be obtained. Furthermore, by repeatedly inputting the same data several times when storing information in the memory, the adjustment signal can be made into a concise staircase waveform. The same effect can also be achieved by using a memory with 9 fewer words.

(4)  データ数(ワード数)に応じて1ライン部の
データ数や設定データによってγ特性およびその傾きを
任意に設定できる。
(4) Depending on the number of data (number of words), the γ characteristic and its slope can be arbitrarily set by the number of data in one line section and setting data.

[発明の効果] 以上、説明したように、本発明によれば、信号処理手段
の出力レベルを調整するために、信号発生手段により調
整信号を信号処理手段に供給するようにしたので、従来
のように複数回の原稿を読み取る必要がなくなり、以っ
て、調整者による上配出力レベルの調整を容易にするこ
とができるという効果が得られる。
[Effects of the Invention] As explained above, according to the present invention, in order to adjust the output level of the signal processing means, the signal generation means supplies an adjustment signal to the signal processing means, so that the conventional There is no need to read the document multiple times as described above, and the adjustment of the output level by the adjuster can therefore be achieved easily.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例の構成を示す回路図、第2図は本
発明の実施例の調整用信号発生回路6の他の構成を示す
回路図、 第3図は第2図示の回路の動作タイミングを示すタイミ
ングチャートである。 1・・・制御回路、 2・・・光電変換回路、 3・・・切換え回路、 4・・・信号処理回路、 6・・・調整用信号発生回路、 7・・・入力回路。
FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a circuit diagram showing another configuration of the adjustment signal generation circuit 6 of the embodiment of the present invention, and FIG. 3 is a circuit diagram of the circuit shown in FIG. 5 is a timing chart showing operation timing. DESCRIPTION OF SYMBOLS 1... Control circuit, 2... Photoelectric conversion circuit, 3... Switching circuit, 4... Signal processing circuit, 6... Adjustment signal generation circuit, 7... Input circuit.

Claims (1)

【特許請求の範囲】 原稿からの反射光または透過光のいずれか一方を光電変
換して原稿画像を読取り、 当該読み取られた信号に対して予め定められた信号処理
を信号処理手段により行った後、当該信号処理された読
み取り信号を出力する画像読取装置において、 前記信号処理された読み取り信号の出力レベルを調整す
るための調整信号を、前記信号処置手段に対して供給す
る信号発生手段と を具えたことを特徴とする画像読取装置。
[Claims] After photoelectrically converting either reflected light or transmitted light from the original to read the original image, and performing predetermined signal processing on the read signal by a signal processing means. , an image reading device that outputs the signal-processed read signal, comprising: signal generating means for supplying the signal processing means with an adjustment signal for adjusting the output level of the signal-processed read signal. An image reading device characterized by:
JP63027661A 1988-02-10 1988-02-10 Picture reader Pending JPH01204567A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63027661A JPH01204567A (en) 1988-02-10 1988-02-10 Picture reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63027661A JPH01204567A (en) 1988-02-10 1988-02-10 Picture reader

Publications (1)

Publication Number Publication Date
JPH01204567A true JPH01204567A (en) 1989-08-17

Family

ID=12227120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63027661A Pending JPH01204567A (en) 1988-02-10 1988-02-10 Picture reader

Country Status (1)

Country Link
JP (1) JPH01204567A (en)

Similar Documents

Publication Publication Date Title
RU2172018C2 (en) Data conversion unit
JPH0736405A (en) Gradation correction system for display device
JPH01204567A (en) Picture reader
JP3169653B2 (en) Document image data resolution and gradation converter
JP3350982B2 (en) Image reduction device
KR0160632B1 (en) Image print control apparatus
JPH05259909A (en) Automatic offset voltage correcting method
JP2687356B2 (en) Color image input device
JP2610181B2 (en) Video scanning frequency converter
JPS6243265A (en) Shading correcting circuit
JPH05122503A (en) Image reader
JP2578940B2 (en) A / D conversion circuit
JP2005518571A (en) Digital display method and digital display device
JPH09247443A (en) Image reader
JPH02266680A (en) Image pickup device
JP2610182B2 (en) Video scanning frequency converter
JP2555293B2 (en) Audio signal delay device
JPS589469A (en) Correcting system of picture signal
JPS6139682A (en) Method and apparatus for processing digital image
JPS6096065A (en) Shading distortion correcting device
JPH03182178A (en) Superimposing device
JPS62252265A (en) Inproved picture processor concerning data selecting table
JPS61237577A (en) Shading-distortion correcting circuit
JPH04142876A (en) Picture processing unit
JPH0222961A (en) Auto shading correction circuit