JPH01195532A - Microprocessor - Google Patents
MicroprocessorInfo
- Publication number
- JPH01195532A JPH01195532A JP63020453A JP2045388A JPH01195532A JP H01195532 A JPH01195532 A JP H01195532A JP 63020453 A JP63020453 A JP 63020453A JP 2045388 A JP2045388 A JP 2045388A JP H01195532 A JPH01195532 A JP H01195532A
- Authority
- JP
- Japan
- Prior art keywords
- register
- selector
- general
- instruction
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子機器の制御等のために用いられるマイク
ロプロセッサ−に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a microprocessor used for controlling electronic equipment and the like.
従来の技術
従来のマイクロプロセッサ−では、複数の汎用レジスタ
ーと、ステイタスレジスターを有しているものは多く存
在した。しかし、これらの使い方果に基づいてステイタ
スレジスターに、ゼロやマイナス[直等を表わすフラグ
をセットする。23でその内容を判断しブランチ・ゼロ
やブランチ・マイナス等の命令で24〜26へ分岐する
。24〜26のステイタスレジスターの内容によ多分岐
された先では、それぞれ汎用レジスターのRo。2. Description of the Related Art Many conventional microprocessors have a plurality of general-purpose registers and a status register. However, based on these usage results, a flag indicating zero or minus [direct, etc.] is set in the status register. At step 23, the contents are judged and branched to steps 24 to 26 using instructions such as branch zero or branch minus. At the end of multi-branching depending on the contents of status registers 24 to 26, Ro is a general-purpose register.
R1,・・・・・RNを使って次の命令の実行をする。R1,...RN is used to execute the next instruction.
それが終ると又、1つKまとまって27で次の命令の処
理を絖ける。という方式を深っていた。Once that is completed, one K is collected and the next instruction is processed at 27. The method was deeply developed.
発明が解決しようとする課題 このような従来のマイクロプロセッサ−では。Problems that the invention aims to solve In such a conventional microprocessor.
制御のやυ方が第2図の23〜26のヌテソブを経るこ
ととなシ、この図からもわかるとうり非常に複雑となる
。しかもその分だけ、当然メモリーやCPHの所用時間
を多く費やし、その上、尚かつ誤りもおかしやすいとい
う非常に多くの間厘点を有していた。The control process goes through the steps 23 to 26 in Figure 2, and as you can see from this figure, it becomes extremely complicated. Moreover, it naturally requires a large amount of memory and CPH time, and is also prone to errors.
本発明はかかる点に濫みてなされたもので、簡易な構成
で、1つ前の演算の実行結果によ91次に行う命令で用
いる汎用レジスターを自動的だ選択できるマイクロプロ
セッサ−を提供することを目的としている。The present invention has been made in view of this problem, and provides a microprocessor that has a simple configuration and can automatically select a general-purpose register to be used in the next instruction based on the execution result of the previous operation. It is an object.
課題を解決するための手段
本発明は上記課題を解決するため、演算等に於て用いる
レジスターを選択する信号を、命令が格納されている命
令レジスターからのみでなく、スティタスレジスターか
らも得ることができるように、セレクターの回路を設け
るものである。Means for Solving the Problems In order to solve the above problems, the present invention provides a method in which a signal for selecting a register used in an operation etc. can be obtained not only from an instruction register in which an instruction is stored but also from a status register. A selector circuit is provided to enable this.
作用
本発明は上記した構成によシ、成る命令を実行する対象
となるデーターを得るレジスターを選択する信号を命令
レジスター内の命令コードのビットを用いるか、スティ
タスレジスター内のビットを用いるかを命令コードの1
ピツトによシ選択することができ、前の演算の結果によ
って、次の演算に用いるデーターを変更する事がただ1
つの機械語命令で実行できる。Effects of the present invention The present invention has the above-described configuration, and uses an instruction signal to select whether to use the bits of the instruction code in the instruction register or the bits in the status register to select the register that obtains the data that is the target of executing the instruction. code 1
The data used for the next operation can be changed depending on the result of the previous operation.
It can be executed with one machine language instruction.
実施例
第1図は本発明のマイクロプロセッサ−の・一実施例を
示すブロック図である。第1図に於て、1は命令レジス
ターであり、プログラムカウンターによって、指し示さ
れたメモリーの内容が命令フェッチされて、このレジス
ターに格納され、順次この内容がデコードされ、13の
五I、U(演算機)やこの図では省略しであるが、シー
ケンサ−等によシ実行されてゆく。2はスティタスレジ
スターで、13のムL■(演算機)によシ実行された演
算の結果により、得られるゼロやマイナス等のフラグ情
報が格納される。3は1の命令レジスターから成るmビ
ットを取シ出す為の回路で、この3の回路により、1の
命令レジスターの中の成るmビット情報が7のセレクタ
ーに送られる。4は2のステイタスレジスターから成る
mビットを取シ出す為の回路で、この4の回路によシ2
のステイタスレジスターの中から成るmビット情報が7
のセレクターに送られる。6は命令レジスターから成る
1ピツトを取シ出す為の回路で、この回路によシ、1の
命令レジスターから成る1ピツトが取υ出され、7のセ
レクターへ送られる。7のセレクターではこの信号を命
令レジスターから来たmビットか、それとも、スティタ
スレジスターから来たmビットか、どちらのmビットを
9のデコーダーへ送るかを決定する為の選択信号として
用いる。7はセレクターで、このセレクターは前記の通
シ、1の命令レジスターから来たmビットと、2のステ
ィタスレジスターから来たmビットを入力信号とし、こ
の2つの入力信号のうち、どちらを出力するかを6の選
択信号1で選択するものである。6はセレクターによっ
て出力されたmビットの信号を9のデコーダーに入力す
る為の回路で1の命令レジスターの中のmビットか、2
のスティタスレジスターの中のmビットかちのどちらか
が、6の選択信号1によって7のセレクターによシ選ば
れたものである。9はデコーダーで、この6の回路から
のデコーダーを入力しこれをこのm乗個の信号にデコー
ドする為のデコーダー回路である。10はこの9のデコ
ーダーによシ出力される信号を11の汎用レジスターの
うちの幾つかを選択する為に用いる回路で汎用レジスタ
ーの個数がNである場合、この1oの信号本数は2≧N
でなければならない。11はこのマイクロプロセッサ−
が演算命令や、或いはロード、ストアー命令等に於て用
いる汎用のレジスター群であシ1個数はN個ある。この
汎用のレジスター群のうち、のどれを用いるかは、10
の回路から得られる選択信号2によって決定される。1
2は11の汎用レジスター群の中の10の選択信号2に
よって選ばれたものの中のデーターを13のムLU、つ
まシ演算機へ入力する為の回路である。14は逆にムL
Uで演算した結果を汎用レジスター群の中のやはり10
の選択信号2によ)選択されたものへ入力する為の回路
である。8は13のムLUで演算した結果得られるステ
イタヌ情報を2のスティタスレジスターへ入力する為の
回路である。Embodiment FIG. 1 is a block diagram showing an embodiment of the microprocessor of the present invention. In FIG. 1, 1 is an instruction register, and the content of the memory pointed to by the program counter is fetched by the instruction, stored in this register, and sequentially decoded. Although not shown in this figure, the processing is executed by a computer (computing machine), a sequencer, etc. (not shown in this figure). 2 is a status register in which flag information such as zero or minus obtained from the results of calculations executed by the 13 units (calculating machine) is stored. 3 is a circuit for extracting m bits from the instruction register 1, and this circuit 3 sends the m bit information from the instruction register 1 to the selector 7. 4 is a circuit for extracting m bits from the status register 2;
m-bit information from the status register of 7
is sent to the selector. 6 is a circuit for taking out one pit consisting of an instruction register, and this circuit takes out one pit consisting of one instruction register and sends it to the selector 7. The selector 7 uses this signal as a selection signal for determining which m bits are to be sent to the decoder 9, the m bits coming from the instruction register or the m bits coming from the status register. 7 is a selector, and this selector takes the m bits from the instruction register 1 and the m bits from the status register 2 as input signals, and outputs which of these two input signals. The selection signal 1 of 6 is used to select one of the following. 6 is a circuit for inputting the m-bit signal output by the selector to the decoder 9;
One of the m bits in the status register is selected by the selector 7 by the selection signal 1 of 6. A decoder 9 is a decoder circuit for inputting the decoder from the circuit 6 and decoding it into m-th power signals. 10 is a circuit used to select some of the 11 general-purpose registers from the signals output by the decoder 9. If the number of general-purpose registers is N, the number of signals in 1o is 2≧N.
Must. 11 is this microprocessor.
is a group of general-purpose registers used in arithmetic instructions, load and store instructions, etc., and there are N in number. Which of these general-purpose registers to use is determined by 10
It is determined by the selection signal 2 obtained from the circuit. 1
Reference numeral 2 designates a circuit for inputting data selected from the 11 general-purpose register groups by the 10 selection signals 2 to the 13 MLUs and arithmetic units. 14 is MU L on the contrary
The result of the operation in U is also 10 in the general-purpose register group.
This is a circuit for inputting to the selected one (by the selection signal 2). Reference numeral 8 denotes a circuit for inputting status information obtained as a result of calculation in the 13 MUs to the status register 2.
又、第1図では本発明と直接関係しない為、省略してい
るが、1の命令レジスターの中の、又、別のビットを出
力して、13のムLUに入力し。Although not shown in FIG. 1 because it is not directly related to the present invention, another bit in the instruction register 1 is output and input to the MU LU 13.
これによりムI、U(演算機)にどのような種類の演算
を実行させるのかを決定する為の回路も必要である。Accordingly, a circuit is also required to determine what kind of calculations are to be performed by the units I and U (computing units).
発明の効果
以上、述べて来たように本発明によれば、きわめて簡易
な構成で前に実行した命令の結果に応じて次に実行する
命令が対象とする汎用レジスターと、そのレジスターに
含まれるデーターを選択することが一つの機械語命令で
実用的にきわめて有用である。Effects of the Invention As described above, according to the present invention, with an extremely simple configuration, there is a general-purpose register targeted by the next instruction to be executed according to the result of the previously executed instruction, and the register contained in the general-purpose register. Selecting data with one machine language instruction is extremely useful in practice.
第1図は本発明の一実施例におけるマイクロプロセッサ
−を示すブロック図、第2図は従来のマイクロプロセッ
サ−に於て、1つ前の命令の実行結果によ91次の命令
で使用する汎用レジスターと、その中のデーターを選択
しようとする時、実行しなければならない機械語命令の
流れを示す流れ図である。
1・・・・・・命令レジスター、2・・・・・・スティ
タスレジスター、3・・・・・・命令レジスター中の成
るmビットを7のセレクターに入力するための回路、4
・・・・・・スティタスレジスター中の成るmビットを
7のセレクターて入力するだめの回路、5・・・・・・
命令レジスター中の成る1ビツトを7のセレクターに入
力するだめの回路、6・・・・・・セレクターの出力デ
ーターをデコーダー9に入力するだめの回路、7・・・
・・・セレクター、8・・・・・ムLU13が出力する
スティタスデーターをステイタスレジスター2へ入力す
るための回路、9・・・・・・デコーダー、10・・・
・・・デコーダーの出力信号を汎用レジスター11へ入
力するだめの回路、11・・・・・・汎用レジスター、
12・・・・・・汎用レジスターの内容をムLU13へ
入力するだめの回路、13・・・・・ムLTJ(演算機
)、14・・・・・・ムLUの出力データー(演算結果
)を汎用レジスターのいずれかへヌトアーするための回
路。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名、3
.4.6−−−mビット
第2図Fig. 1 is a block diagram showing a microprocessor according to an embodiment of the present invention, and Fig. 2 is a block diagram showing a conventional microprocessor. 2 is a flowchart showing the flow of machine language instructions that must be executed when selecting a register and the data therein. 1...Instruction register, 2...Status register, 3...Circuit for inputting m bits in the instruction register to selector 7, 4
...Circuit for inputting the m bits in the status register using selector 7, 5...
A circuit for inputting one bit in the instruction register to the selector 7, 6... A circuit for inputting the output data of the selector to the decoder 9, 7...
...Selector, 8...Circuit for inputting the status data output from the LU13 to the status register 2, 9...Decoder, 10...
...A circuit for inputting the output signal of the decoder to the general-purpose register 11, 11...General-purpose register,
12...Circuit for inputting the contents of the general-purpose register to the LU13, 13...MU LTJ (calculating machine), 14...Mu LU output data (calculation results) to any of the general purpose registers. Name of agent: Patent attorney Toshio Nakao and 1 other person, 3 others
.. 4.6---m bit Figure 2
Claims (1)
ーを複数個と演算等を実行した結果が、ゼロか、マイナ
ス値か等によりその内容がセット又はリセットされるス
テイタスレジスターを有しこのステイタスレジスター内
の値をインデックス値として次の演算に用いる汎用の内
部レジスターを複数個の中から選択する手段を有するマ
イクロプロセッサー。It has multiple general-purpose internal registers used for loads, stores, calculations, etc., and a status register whose contents are set or reset depending on whether the result of the calculation is zero or a negative value. A microprocessor that has means for selecting a general-purpose internal register from among a plurality of registers to be used for the next operation using a value as an index value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63020453A JPH01195532A (en) | 1988-01-29 | 1988-01-29 | Microprocessor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63020453A JPH01195532A (en) | 1988-01-29 | 1988-01-29 | Microprocessor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01195532A true JPH01195532A (en) | 1989-08-07 |
Family
ID=12027491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63020453A Pending JPH01195532A (en) | 1988-01-29 | 1988-01-29 | Microprocessor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01195532A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012005382A1 (en) | 2010-07-07 | 2012-01-12 | キヤノン株式会社 | Image forming unit |
-
1988
- 1988-01-29 JP JP63020453A patent/JPH01195532A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012005382A1 (en) | 2010-07-07 | 2012-01-12 | キヤノン株式会社 | Image forming unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20080094833A (en) | Packed add-subtract operation in a microprocessor | |
EP0201833B1 (en) | Instruction processor | |
JPH03286332A (en) | Digital data processor | |
JPS6027030A (en) | Microprocessor | |
KR19990067773A (en) | Method and apparatus for generating less than (lt), greater than (gt), and equal to (eq) condition code bits concurrent with an arithmetic or logical operation | |
JPH01195532A (en) | Microprocessor | |
US20040176941A1 (en) | Method of simulating computation instructions for an instruction set simulator | |
US5446909A (en) | Binary multiplication implemented by existing hardware with minor modifications to sequentially designate bits of the operand | |
US4914581A (en) | Method and apparatus for explicitly evaluating conditions in a data processor | |
JP2793357B2 (en) | Parallel processing unit | |
US4649478A (en) | Operation code selected overflow interrupts | |
JP2764947B2 (en) | Instruction control method | |
JPS6383866A (en) | Vector arithmetic processing system | |
JP3137636B2 (en) | Data processing device | |
JPH0512007A (en) | Data processing system | |
JPH01307831A (en) | Information processor | |
JPS6373335A (en) | Information processor | |
JPH0348334A (en) | Instruction fetching system | |
JPH02181821A (en) | Arithmetic device | |
JPH01124029A (en) | Tagged data processor | |
JPS63279321A (en) | Microprogram controller | |
JPH02171922A (en) | Central processor unit | |
JPH04177532A (en) | Microprocessor | |
JPH028942A (en) | Method for measuring frequency of occurrence of instruction | |
JPS63262723A (en) | Arithmetic processing method |