JPH01193894A - Crt display system - Google Patents
Crt display systemInfo
- Publication number
- JPH01193894A JPH01193894A JP63018805A JP1880588A JPH01193894A JP H01193894 A JPH01193894 A JP H01193894A JP 63018805 A JP63018805 A JP 63018805A JP 1880588 A JP1880588 A JP 1880588A JP H01193894 A JPH01193894 A JP H01193894A
- Authority
- JP
- Japan
- Prior art keywords
- fixed
- buffer
- address
- information
- scrolling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Abstract
Description
【発明の詳細な説明】 [産業上の利用分腎コ 本発明はCRT表示RAMに関する。[Detailed description of the invention] [Industrial use The present invention relates to a CRT display RAM.
[従来技術の説明とその問題点]
従来、スムーススクロールなどを容易にするためリング
バッファを持つ、CRTシステムにおいて固定情報はス
クロールのたびに新しく書き直さなくてはならず、この
ためスクロールアップのスピード及び描画がおそく成る
傾向に有った。[Description of the prior art and its problems] Conventionally, in CRT systems that have a ring buffer to facilitate smooth scrolling, fixed information has to be rewritten each time the system is scrolled. There was a tendency for drawing to be slow.
本発明は、この欠点を改善するものである。The present invention ameliorates this drawback.
[実施例]
第2図にバッファのデコーダ部を示すこの例では、CR
TコントローラがA19をHにしてアクセスすると固定
バッファしにしてアクセスすると、リングバッファに成
る様にしであるCRTコントローラは表示スタートアド
レスを2つ設定出来るものを使用し、一方のスタートア
ドレスをリングバッファ側、他方を固定バッファ側とす
れば、両方の情報を同時に出すことが出来る。[Example] In this example, which shows the decoder section of the buffer in FIG.
When the T controller accesses with A19 set to H, it becomes a ring buffer when accessed with a fixed buffer.The CRT controller uses a controller that can set two display start addresses, and one start address is set on the ring buffer side. , and the other side is the fixed buffer side, it is possible to output both types of information at the same time.
リングバッファ内では40000番地以上に書かれた図
形は、ooooo番地側へと回り込んで描かれるが、固
定バッファでは回り込みは発生しない。このため、リン
グバッファ内の情報をスタートアドレスを書換えながら
スクロールする一方、固定バッファ内の情報をスクロー
ルさせずに表示することが出来る。In a ring buffer, a figure written at address 40000 or above is drawn around to address ooooo, but in a fixed buffer, no wrapping occurs. Therefore, while the information in the ring buffer is scrolled while rewriting the start address, the information in the fixed buffer can be displayed without being scrolled.
[発明の効果]
この様にして、例えば画面の上半分を固定したまま下半
分をスクロールさせたりする場合に、固定部分のデータ
をスクロールのたびに新アドレスに書き直したりするこ
と無しに実現でき、変化に冨んだ表示をす速く行なうこ
とができる。[Effect of the invention] In this way, for example, when scrolling the bottom half of the screen while fixing the top half of the screen, it is possible to realize this without having to rewrite the data in the fixed part to a new address every time you scroll. Displays with a wide range of changes can be displayed quickly.
第1図は本発明に係るCR7表示システムの構成図、第
2図はバッファのデコーダを示す図である。1は本体側
のCPU、2はCPUバス、3はCPLIから4のCR
Tコントローラに対するデータバス、4は表示アドレス
をコントロールするCRTコントローラ、5はCRTコ
ントローラからVRAMへのアドレスバス、6はCRT
コントローラからVRAMへのデータバス、9は固定情
報をおさめる固定バッファのRAM、10はスクロール
させる必要の有るデータをおさめるリングバッファ、7
.8はそれぞれのアドレスデコーダで、8のデコーダは
アドレスを増加させて行くとあるアドレス以上ではOに
もどり、また頭からアクセスする様に成っている。FIG. 1 is a block diagram of a CR7 display system according to the present invention, and FIG. 2 is a diagram showing a buffer decoder. 1 is the CPU on the main unit side, 2 is the CPU bus, 3 is the CR of 4 from CPLI
Data bus for T controller, 4 is CRT controller that controls display address, 5 is address bus from CRT controller to VRAM, 6 is CRT
A data bus from the controller to the VRAM, 9 a fixed buffer RAM that stores fixed information, 10 a ring buffer that stores data that needs to be scrolled, 7
.. 8 is each address decoder, and when the address is increased, the decoder 8 returns to O when the address exceeds a certain value, and access is made from the beginning.
Claims (1)
する固定バッファとを持つことにより描画の高速化を計
ったCRT表示システム。A CRT display system that speeds up drawing by having a scrolling ring-shaped buffer and a fixed buffer that displays fixed information.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63018805A JPH01193894A (en) | 1988-01-29 | 1988-01-29 | Crt display system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63018805A JPH01193894A (en) | 1988-01-29 | 1988-01-29 | Crt display system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01193894A true JPH01193894A (en) | 1989-08-03 |
Family
ID=11981806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63018805A Pending JPH01193894A (en) | 1988-01-29 | 1988-01-29 | Crt display system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01193894A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60245045A (en) * | 1984-05-21 | 1985-12-04 | Hitachi Ltd | Buffer memory circuit |
JPS612191A (en) * | 1984-06-14 | 1986-01-08 | 株式会社東芝 | Partial scrolling circuit for display screen |
JPS61131033A (en) * | 1984-11-28 | 1986-06-18 | Fujitsu Ltd | Control system of ring buffer |
-
1988
- 1988-01-29 JP JP63018805A patent/JPH01193894A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60245045A (en) * | 1984-05-21 | 1985-12-04 | Hitachi Ltd | Buffer memory circuit |
JPS612191A (en) * | 1984-06-14 | 1986-01-08 | 株式会社東芝 | Partial scrolling circuit for display screen |
JPS61131033A (en) * | 1984-11-28 | 1986-06-18 | Fujitsu Ltd | Control system of ring buffer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6329290B2 (en) | ||
JPH056197B2 (en) | ||
JPH0456316B2 (en) | ||
JPH01193894A (en) | Crt display system | |
JPS5556240A (en) | Crt display unit | |
JPH07234773A (en) | Display controller | |
JPS62297975A (en) | Control system for multi-window display | |
JP3083538B2 (en) | Drawing equipment | |
JPH08234724A (en) | Display device | |
JPH02114295A (en) | Graphic display device | |
JPH0682267B2 (en) | Display device | |
JPS6367689A (en) | Multiwindow picture display device | |
JPS59191644A (en) | Display control circuit | |
JPH0441832B2 (en) | ||
JPH03257495A (en) | Character display controller | |
JPH04130931A (en) | Changing system for memory contents | |
JPH06308934A (en) | Graphic display device and its method | |
JPH0347516B2 (en) | ||
JPH02213898A (en) | Drawing device | |
JPS63245716A (en) | Multiwindow display device | |
JPH0810424B2 (en) | Graphic display | |
JPS59180584A (en) | Screen display controller | |
JPS6145277A (en) | Display unit | |
JPS63103387A (en) | Rewriting system for multiwindow picture | |
JPS62217378A (en) | Multi-window display control system |