JPH01184477A - Probe head for semiconductor lsi inspecting device and its manufacture - Google Patents
Probe head for semiconductor lsi inspecting device and its manufactureInfo
- Publication number
- JPH01184477A JPH01184477A JP678588A JP678588A JPH01184477A JP H01184477 A JPH01184477 A JP H01184477A JP 678588 A JP678588 A JP 678588A JP 678588 A JP678588 A JP 678588A JP H01184477 A JPH01184477 A JP H01184477A
- Authority
- JP
- Japan
- Prior art keywords
- probe head
- etching
- wiring board
- pin
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000523 sample Substances 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000004020 conductor Substances 0.000 claims abstract description 59
- 239000010949 copper Substances 0.000 claims description 48
- 238000005530 etching Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 40
- 229910052802 copper Inorganic materials 0.000 claims description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 20
- 239000010931 gold Substances 0.000 claims description 19
- 238000005219 brazing Methods 0.000 claims description 18
- 238000012360 testing method Methods 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 239000011651 chromium Substances 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 12
- 238000007689 inspection Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 8
- 239000010955 niobium Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000009719 polyimide resin Substances 0.000 claims description 7
- 229920000620 organic polymer Polymers 0.000 claims description 6
- 239000012530 fluid Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052790 beryllium Inorganic materials 0.000 claims description 4
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 4
- 229920006122 polyamide resin Polymers 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 239000002952 polymeric resin Substances 0.000 claims description 4
- 229920002050 silicone resin Polymers 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 238000007747 plating Methods 0.000 description 13
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 12
- 239000007864 aqueous solution Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 8
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 239000008280 blood Substances 0.000 description 3
- 210000004369 blood Anatomy 0.000 description 3
- 238000000866 electrolytic etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000003839 salts Chemical class 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- -1 potassium ferricyanide Chemical compound 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005536 corrosion prevention Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、LSIに代表される半導体装置の検査装置用
プローブヘッド及びその製造方法に係り。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a probe head for an inspection device for semiconductor devices, typified by LSI, and a method for manufacturing the same.
特に高密度多ピン化に好適なプローブヘッド及びその製
造方法に関する。In particular, the present invention relates to a probe head suitable for high-density multi-pin production and a method for manufacturing the same.
半導体LSfの電極パッドに接触して電気信号を検査装
置に伝送するプローブヘッドとして、従来の装置は、例
えばテストプローブを形成するのに、予め準備されたプ
ローブピンを個別にプローブ構造体に設けた貫通孔に挿
入した構造のものである。また、プローブピンの先端部
は、電気的接触特性を向上させるため尖鋭化する必要が
あり。As a probe head that contacts an electrode pad of a semiconductor LSf and transmits an electric signal to an inspection device, a conventional device, for example, forms a test probe by individually providing probe pins prepared in advance on a probe structure. It has a structure that is inserted into a through hole. Additionally, the tip of the probe pin must be sharpened to improve electrical contact characteristics.
プローブピンをプローブ構造体に固着させた後、切削、
研磨により平坦面を得てエツチングによりその先端を半
球状もしくは円錐状に露出形成されている。なお、この
種の装置として関連するものには例えば特開昭61−8
0067号が挙げられる。After fixing the probe pin to the probe structure, cutting,
A flat surface is obtained by polishing, and the tip is exposed and formed into a hemispherical or conical shape by etching. Incidentally, related devices of this type include, for example, Japanese Patent Application Laid-Open No. 1986-8
No. 0067 is mentioned.
上記従来技術は、プローブピンの高密度多ピン化の点に
ついて配慮されておらず、プローブピンの組立性やピン
先端部位置の高精度化に技術的課題があった。つまり、
従来技術では貫通開孔を有するプローブ構造体にプロー
ブピンを個々に挿入して組立てるため、プローブピンの
高密度化、多ピン化に対して高精度な挿入組立技術が必
要となり、一定の限界がある。更に、挿入したプローブ
ピンの先端部は、特に半導体ウェハの電極パッド(はん
だバンプ)に接触するピン先端部の場合。The above-mentioned conventional technology does not take into account the need for high-density and multi-pin probe pins, and there are technical problems in assembling the probe pins and increasing the precision of the position of the tip of the pin. In other words,
In conventional technology, probe pins are assembled by individually inserting them into a probe structure having through-holes, so a high-precision insertion and assembly technique is required to cope with the increase in the density and number of probe pins, and there are certain limitations. be. Furthermore, the tip of the inserted probe pin is particularly in the case of a pin tip that comes into contact with an electrode pad (solder bump) of a semiconductor wafer.
スプリングレスで、ピン−パッド間の接触抵抗特性を確
保するため一定のエリア(1チップ分)内で、高さ方向
及び横方向の位置を高精度でそろえる必要がある。従来
技術では、プローブピンの先端部をエツチングにより形
成しているが、特に先端部の位置について高精度化の必
要性が配慮されていない。In order to ensure contact resistance characteristics between pins and pads without springs, it is necessary to align height and lateral positions with high accuracy within a certain area (one chip). In the prior art, the tip of the probe pin is formed by etching, but the need for high precision in the position of the tip is not particularly taken into account.
本発明の目的は、上記技術的課題を解決することにあり
、プローブヘッド部のピン組立性を向上させると共に、
信頼性の高い高精度ピン立てを実現させるプローブヘッ
ドの構造及びその製造方法を提供することにある。An object of the present invention is to solve the above-mentioned technical problems, and to improve the ease of assembling the pins of the probe head,
It is an object of the present invention to provide a structure of a probe head that realizes a highly reliable and high-precision pin stand, and a method for manufacturing the same.
高精度多ピン化における上記目的のうち、まず組立性向
上については、配線基板の電極パッド部で例えばロウ付
けした導体シートをレジストマスクを用いてウェットエ
ツチング法によるアンダーカットを用いて選択エツチン
グすることにより達成される。更に信頼性の高い高精度
ビン立ては、ピン先端部を導体シートの平坦面を用いる
構造とすることにより、また、ピンの基部周縁と配線基
板の露出部とを絶縁性保持体で覆う構造とすることによ
り達成される。Among the above-mentioned objectives for high-precision multi-pin manufacturing, first of all, to improve assembly efficiency, for example, the conductor sheet brazed at the electrode pad portion of the wiring board is selectively etched using a resist mask and an undercut using the wet etching method. This is achieved by An even more reliable, high-precision bottle holder can be achieved by using a flat surface of a conductive sheet for the tip of the pin, and by covering the periphery of the base of the pin and the exposed part of the wiring board with an insulating holder. This is achieved by
以下1本発明の第1の発明である半導体LSI検査装置
用プロニブヘッドについて、その特徴点をさらに具体的
に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The features of the pro nib head for semiconductor LSI testing equipment, which is the first aspect of the present invention, will be explained in more detail below.
つまり、本発明の第1の発明は、半導体LSIの電極パ
ッドに接触して電気信号を伝送するプローブヘッドにお
いて、両面に電極パッド列が形成され、かつ前記両面の
パッド間がそれぞれ特定の配列関係で電気的に相互に接
続された配線基板と、前記一方の基板面の各パッド上に
導体層を介して植設固定された基部が肉太でその先端が
微小な平坦面を有する円を含む多角形錐状のピンプロー
ブと、前記ピンプローブの基部周囲及び前記隣接するプ
ローブ間における前記配線基°板の露出部を覆う絶縁性
保持体とから成ることを特徴とする半導体LSI検査装
置用プローブヘッドから成る。In other words, the first aspect of the present invention is a probe head that transmits electrical signals by contacting electrode pads of a semiconductor LSI, in which rows of electrode pads are formed on both surfaces, and pads on both surfaces have a specific arrangement relationship. and a circle having a thick base and a minute flat surface at the tip, which is implanted and fixed onto each pad on the one board surface via a conductor layer. A probe for semiconductor LSI testing equipment, comprising a polygonal pyramidal pin probe and an insulating holder that covers the exposed portion of the wiring board around the base of the pin probe and between the adjacent probes. Consists of a head.
そして、上記配線基板は給電層と信号入出力店と接地層
とから成る少なくとも3種の配線層を有する多眉配線基
板から成ることが望ましく、また、材質もセラミックス
の多層積層板から成ることが望ましい。さらにまた、上
記ピンプローブとしては、タングステン(W)、モリブ
デン(Mo)、チタン(Ti)、クロム(Cr)、タン
タル(Ta)、ニオブ(Nb)、ニッケル(Ni)−銅
(Cu)合金、ベリリウム(Be)−銅(Cu)合金及
び表面を銅(Cu)よりも硬質の金属でメッキした銅(
Cu)基材から成る群から選ばれたいずれか1種の金属
から成ることが望ましい。また、上記ピンプローブの実
用的な高さとしては、配線基板面からの高さをhとし、
隣接するピンプローブの植設されたパッド間のピッチを
dとしたとき、h=0.5〜2dとすることが信号を良
く通すための好ましい条件として望ましい。Preferably, the wiring board is a multilayer wiring board having at least three types of wiring layers, including a power supply layer, a signal input/output layer, and a ground layer, and is preferably made of a multilayer laminate made of ceramics. desirable. Furthermore, the pin probes include tungsten (W), molybdenum (Mo), titanium (Ti), chromium (Cr), tantalum (Ta), niobium (Nb), nickel (Ni)-copper (Cu) alloy, Beryllium (Be)-copper (Cu) alloy and copper whose surface is plated with a metal harder than copper (Cu).
The base material is preferably made of one metal selected from the group consisting of (Cu) base material. In addition, the practical height of the above pin probe is the height from the wiring board surface as h,
When the pitch between pads on which adjacent pin probes are implanted is d, it is desirable that h=0.5 to 2d as a preferable condition for good signal transmission.
上記絶縁性保持体としては、有機高分子絶縁材料である
1例えばポリイミド樹脂、ポリアミド樹脂、エポキシ樹
脂、シリコーン樹脂など、また、SiO□のごとき無機
絶縁材料でもよい。The insulating holder may be an organic polymeric insulating material such as polyimide resin, polyamide resin, epoxy resin, silicone resin, or an inorganic insulating material such as SiO□.
次に本発明の第2の発明である半導体LSI検査装置用
プローブヘッドの製造方法について、その特徴点をさら
に具体的に説明する。Next, the features of the method for manufacturing a probe head for a semiconductor LSI testing device, which is the second aspect of the present invention, will be described in more detail.
つまり1本発明の第2の発明は、一方の面にピンプロー
ブを植設固定するための’R極パッド列が。In other words, in the second aspect of the present invention, one surface has a row of R-pole pads for implanting and fixing the pin probe.
そしてその裏面には検査装置に接続するための電極パッ
ド列がそれぞれ形成され、しかも前記両面の電極パッド
間が特定の配列関係で電気的に相互に接続された配線基
板を準備する工程;導体シートの一方の面に前記配線基
板のピンプローブを植設固定するための電極パッド列に
対応したパターンの電極パッド列を形成する工程;前記
両パッド列を対向させ導体層を介して前記導体シートを
前記配線基板に固定する工程;前記工程で固定された前
記配線基板と導体シートとの間隙に絶縁性保持体を充て
んし、固化する工程;前記導体シートの他方の表面を所
望により平滑に研磨したのち。A process of preparing a wiring board in which rows of electrode pads for connecting to an inspection device are formed on the back surface thereof, and the electrode pads on both surfaces are electrically connected to each other in a specific arrangement relationship; a process of preparing a wiring board; a conductive sheet; forming an electrode pad row with a pattern corresponding to the electrode pad row for implanting and fixing the pin probes of the wiring board on one surface of the wiring board; fixing to the wiring board; filling the gap between the wiring board and the conductor sheet fixed in the step with an insulating holder and solidifying it; polishing the other surface of the conductor sheet to make it smooth as desired. after.
前記導体シート表面に前記両電極パッド列の各パッドと
中心位置を同じくした円を含む多角形のマスクパターン
を形成する工程;前記マスクパターンをマスクとして上
記導体シートを選択エツチングすることにより、上記電
極パッド列に対応する円を含む多角形錐状の尖鋭化した
ピン列を形成する工程;及び上記マスクを除去する工程
を有することを特徴とする半導体LSI検査装置用プロ
ーブヘッドの製造方法から成る。forming a polygonal mask pattern on the surface of the conductor sheet, including a circle having the same center position as each pad of both rows of electrode pads; selectively etching the conductor sheet using the mask pattern as a mask; A method for manufacturing a probe head for a semiconductor LSI testing device, comprising the steps of: forming a polygonal pyramid-shaped sharpened pin row including circles corresponding to the pad rows; and removing the mask.
そして、上記導体シートとしては、タングステン(W)
、モリブデン(Mo)、チタン(Ti)、クロム(Cr
)、タンタル(Ta)、ニオブ(Nb)、ニッケル(N
i )−銅(Cu)合金、ベリリウム(Be)−銅(
Cu)合金及び銅(Cu)から成る群のいずれか1種の
金属から成り、マスクとしては前記導体シートの選択エ
ツチングに耐え得る金属もしくはホトレジストから成る
ことが望ましい。The conductor sheet is made of tungsten (W).
, molybdenum (Mo), titanium (Ti), chromium (Cr
), tantalum (Ta), niobium (Nb), nickel (N
i)-copper (Cu) alloy, beryllium (Be)-copper (
The mask is preferably made of a metal or photoresist that can withstand the selective etching of the conductive sheet.
また、上記両パッド列を対向させ導体層を介して前記導
体シートを前記配線基板に固定する工程においては、あ
らかじめ両パッド上に例えば金(Au)のごとき金属ロ
ウ材を被覆形成しておき、ロウ付げにより両パッド列を
固定することが好ましい。In addition, in the step of making both pad rows face each other and fixing the conductor sheet to the wiring board via a conductor layer, both pads are coated with a metal brazing material such as gold (Au) in advance, Preferably, both pad rows are fixed by brazing.
さらにまた、上記マスクパターンをマスクとして上記導
体シートを選択エツチングする工程におけるエツチング
処理法としては、ウェットエツチング法を用いてサイド
エツチングを行いながらエツチングするか、もしくはド
ライエツチングにより深さ方向に途中までエツチングし
ておき、その後ウェットエツチング法によりサイドエツ
チングを行いながらエツチングするか、またはウェット
エツチングによりサイにエツチングしておき、その後ド
ライエツチングにより深さ方向のエッチングを行い所望
のピンプローブの高さの円を含む多角形錐状の尖鋭化し
たピン列を形成することが好ましい。Furthermore, as an etching treatment method in the process of selectively etching the conductor sheet using the mask pattern as a mask, etching may be performed while performing side etching using a wet etching method, or etching may be performed halfway in the depth direction by dry etching. Then, perform side etching using a wet etching method, or perform etching on the sides using wet etching, and then perform etching in the depth direction using dry etching to form a circle at the desired height of the pin probe. It is preferable to form a polygonal pyramid-shaped sharpened pin array including the polygonal conical shape.
また、前記導体シートの電極パッド列形成工程において
は、前記導体シートの一方の面に所定のパターンのマス
クを形成して、前記導体シートを所望の深さ迄選択エツ
チングすることにより、あらかじめ前記導体シートの一
方の面に凸部を形成してこれを電極パッドとすることも
できる。そして、この場合、必要に応じて、さらに上記
凸部を含めこの一方の面上に例えば銅のごとき金属薄膜
から成る良導体層を形成しておいてもよい。さらにまた
、上記のごとく、導体シートをエツチングして凸部を形
成する代りに平坦な導体シート上に例えば銅のごとき金
属薄膜からなる良導体層を形成しておき、この面に所定
のパターンマスクを形成して、前記良導体層を選択エツ
チングすることにより前記良導体層から成る電極パッド
列としてもよい。さらにこのようにして得られた電極パ
ッドの上にニッケルメッキを施すことが好ましく、さら
にはこのニッケルメッキの上に金メッキを施せばなお好
ましい。Further, in the step of forming electrode pad rows on the conductive sheet, a mask with a predetermined pattern is formed on one surface of the conductive sheet, and the conductive sheet is selectively etched to a desired depth. It is also possible to form a convex portion on one side of the sheet and use this as an electrode pad. In this case, if necessary, a good conductor layer made of a metal thin film such as copper may be further formed on one surface including the convex portion. Furthermore, as described above, instead of etching the conductor sheet to form the convex portions, a good conductor layer made of a thin metal film such as copper is formed on a flat conductor sheet, and a predetermined pattern mask is applied to this surface. By forming and selectively etching the good conductor layer, an electrode pad row made of the good conductor layer may be formed. Furthermore, it is preferable to apply nickel plating on the electrode pad obtained in this way, and it is even more preferable to apply gold plating on top of this nickel plating.
上記電極パッド上のニッケルメッキ及び金メッキについ
ては、対向する上記配線基板上の電極パッド上にも同様
に形成することが望ましい。It is desirable that the nickel plating and gold plating on the electrode pads be similarly formed on the electrode pads on the opposing wiring board.
上記配線基板と導体シートとの間隙に絶縁性保持体を充
てん、固化する工程においては、前記絶縁性保持体とし
て、流動性の有機高分子樹脂もしくは無機絶縁物を充て
んして、固化すればよい。In the step of filling and solidifying an insulating holder in the gap between the wiring board and the conductor sheet, it is sufficient to fill the insulating holder with a fluid organic polymer resin or an inorganic insulating material and solidify it. .
このような有機高分子樹脂としては、例えば、ポリイミ
ド樹脂、ポリアミド樹脂、エポキシ樹脂及びシリコーン
樹脂などが実用的で、これを上記間隙に充てんし、加熱
固化すればよい。無機絶縁物としては1例えば、低融点
ガラスを溶融し、これを上記間隙に充てん、固化させる
か、もしくは流動性シリカ(エタノール等の有機溶媒に
SiOが溶解したもの)を充てんし、加熱固化すること
によりシリカ(Sin2)を主成分とする絶縁物を充て
んしてもよい。Practical examples of such organic polymer resins include polyimide resins, polyamide resins, epoxy resins, and silicone resins, which may be filled into the gap and solidified by heating. As an inorganic insulator, 1. For example, low melting point glass is melted and filled into the above gap and solidified, or fluid silica (SiO dissolved in an organic solvent such as ethanol) is filled and heated to solidify. Alternatively, it may be filled with an insulator whose main component is silica (Sin2).
なお、前記導体シートの厚さは最終的に得られるピンプ
ローブの高さを決定することになるので、表面平坦化の
研磨量及び電極パッドの高さを考慮しつつ所望の厚さの
ものを使用する。また、材質としては、ピンプローブと
して成る程度の硬さ(剛性)と、導電性(低抵抗)と耐
脆性(もろくない)とを有しているものであればよく、
一般には上記のものが適当である。ただし、銅を使用す
る場合には、硬さがやや不足するので、ピンプロ・−ブ
が形成された時点で、表面に例えば巳ツケル、クロム等
のメッキをして用いることが望ましい。Note that the thickness of the conductor sheet will determine the height of the pin probe that will ultimately be obtained, so select one with the desired thickness while taking into account the amount of polishing for surface flattening and the height of the electrode pad. use. In addition, the material may be any material as long as it has hardness (rigidity), conductivity (low resistance), and brittleness (not brittle) enough to be used as a pin probe.
In general, the above are suitable. However, when copper is used, the hardness is somewhat insufficient, so it is desirable to plate the surface with, for example, copper or chromium at the time the pin probe is formed.
その他、材質により硬度が満足されている場合であって
も、ピンの表面酸化を防止するため防蝕を目的として周
知の適当なメッキ層を形成すると信頼性の高いものが得
られより好ましい。In addition, even if the hardness is satisfied depending on the material, it is more preferable to form a well-known suitable plating layer for the purpose of corrosion prevention in order to prevent surface oxidation of the pin, since high reliability can be obtained.
上記マスクパターンとしては、円、楕円、その他三角、
四角、方角などいずれの多角形のものでもよい。材質も
金属は勿論、一般に用いられているホトレジスト(感光
性レジスト)でもよく、いずれにしても導体シートをエ
ツチングする際に十分にマスク作用をするものであれば
よく、周知の技術で十分に対応可能である。金属マスク
の場合は、導体シート上にCVD (Chemical
VaporD eposition) 、スパッタリ
ング、その他周知の薄膜形成技術(一般の蒸着を含む)
でマスク材となる薄膜を形成しておき、この薄膜にホト
レジスト膜(紫外線のみならず、電子線、X線で感光す
るものを含む)を形成し、所望のマスクを介して露光し
、現像、エツチングすることにより容易に目的とする金
属マスクパターンを導体シート上に形成することができ
る。微細なパターンを形成する場合には、紫外線よりは
X線、X線よりは電子線に感光するレジストを用いれば
よいことは周知のとおりである。また、レジストの解像
度からすれば一般にネガ型よりもポジ型の方が優れてい
る。The above mask patterns include circles, ellipses, other triangles,
It may be any polygonal shape, such as a square or a square. The material may be metal, of course, or a commonly used photoresist (photosensitive resist), as long as it has a sufficient masking effect when etching the conductor sheet, and well-known techniques are sufficient. It is possible. In the case of a metal mask, CVD (Chemical
vapor deposition), sputtering, and other well-known thin film formation techniques (including general vapor deposition)
A thin film serving as a mask material is formed in advance, and a photoresist film (including those sensitive to not only ultraviolet rays but also electron beams and X-rays) is formed on this thin film, exposed through a desired mask, developed, By etching, a desired metal mask pattern can be easily formed on the conductor sheet. It is well known that when forming a fine pattern, it is better to use a resist that is sensitive to X-rays rather than ultraviolet rays, and to electron beams rather than X-rays. Furthermore, in terms of resist resolution, positive resists are generally superior to negative resists.
配線基板の電極パッド部で平坦面を有するように導体層
、例えばロウ付げにより固定しん導体シートを、上記平
坦面にピン形成用のマスクパターンを形成した後ウェッ
トエツチング法を用いて一括形成することができるので
、高密度多ピン化においてプローブヘッド部のピン組立
性を向上させることができる。A conductor layer, such as a conductor sheet fixed by brazing, is formed at once by wet etching after forming a mask pattern for pin formation on the flat surface so as to have a flat surface at the electrode pad portion of the wiring board. Therefore, it is possible to improve the ease of pin assembly of the probe head portion in the case of high-density and multi-pin design.
更に、ピン先端部となる導体シートの平坦面にピン形成
用のマスクパターンを形成し、上記電極パッド部の中央
に位置する部分に微小なフラット面が残るようにアンダ
ーカットを行うことにより、ピン先端部の高さ方向バラ
ツキを導体シートの平坦面と同レベルにすることができ
、かつ横方向バラツキをマスクパターンの寸法精度に近
いレベルにもっていくことができるので、プローブヘッ
ド部の高精度ピン立てを実現させることができる。Furthermore, a mask pattern for pin formation is formed on the flat surface of the conductor sheet that will become the tip of the pin, and an undercut is made so that a minute flat surface remains at the center of the electrode pad. The height variation of the tip can be made to the same level as the flat surface of the conductor sheet, and the lateral variation can be brought to a level close to the dimensional accuracy of the mask pattern, making it possible to improve the accuracy of the high-precision pin in the probe head. It is possible to make a stand.
特に本発明プローブヘッドの特徴点は前述のとおり、プ
ローブピンの肉太の基部(少なくとも電極パッドのロウ
付は固定部)周縁から配線基板の露出部全面にわたり、
絶縁性保持体で覆われている点にあるが、この絶縁性保
持体の作用は、ピンの根元と配線基板との結合をより安
定に補強する作用と共に隣接する多数のピン間の絶縁性
を高める作用をも有し、ピンプローブの信頼性を高める
上で重要である。また、製造プロセスの上でもこの絶縁
性保持体は重要な役割を果す、すなわち、導体シートと
配線基板とを相互の電極パッドで固定した際に形成され
るパッド周辺の間隙に、この絶縁性保持体を充てん固化
することにより、電極パッドのみでの固定をさらに補強
し導体シートが安定に配線基板に固定される。したがっ
て、その後の導体シート表面の平坦化のための研磨時に
は、電極パッドに加わる力を低減し、固定面全体で支え
ることができ、さらにピン形成時の導体シートのエツチ
ング時には、ピン基部及びパッド周縁を保護する作用を
も有する。In particular, the characteristic feature of the probe head of the present invention is that, as mentioned above, it extends from the periphery of the thick base of the probe pin (at least the fixed part for brazing the electrode pad) to the entire exposed part of the wiring board.
It is covered with an insulating holder, and the function of this insulating holder is to strengthen the connection between the base of the pin and the wiring board more stably, and also to improve the insulation between many adjacent pins. This is important in increasing the reliability of pin probes. In addition, this insulating holder also plays an important role in the manufacturing process. In other words, this insulating holder is used in the gap around the pads that is formed when the conductor sheet and the wiring board are fixed with their mutual electrode pads. By filling and solidifying the conductive sheet, the fixing by the electrode pad alone is further reinforced and the conductive sheet is stably fixed to the wiring board. Therefore, during subsequent polishing to flatten the surface of the conductor sheet, the force applied to the electrode pad can be reduced and the entire fixing surface can support it.Furthermore, when etching the conductor sheet during pin formation, the pin base and pad periphery It also has a protective effect.
以下、実施例により本発明を更に具体的に説明する。第
1図は1本発明の一実施例となる多眉配線基板1上に多
ピンを形成するための製造プロセスを工程順に示したも
のである。Hereinafter, the present invention will be explained in more detail with reference to Examples. FIG. 1 shows a manufacturing process for forming multiple pins on a multi-line wiring board 1 according to an embodiment of the present invention in order of steps.
第1図(a)は、給f!!層と信号層(入出力)と接地
層とを有する多眉配線基板1.導体シート2のメタライ
ズ工程後を示す、多眉配線基板1は、湿式厚膜セラミッ
ク基板であり1両面に形成したタングステン系の電極パ
ッド部3,4に各々ニッケルメッキ5,6.金メッキ7
.8を施しているニ一方、導体シート2は、タングステ
ンを材質とし、片側の面に上記した電極パッド部3に対
応する位置に所望のパターンによりニッケルメッキ9゜
金メッキ10を施している。ここで電極パッド部3は、
多眉配線基板1の内部配線(図示せず)により拡大され
た電極パッド部4と電気的に接続さ九ている。FIG. 1(a) shows the supply f! ! 1. Multi-line wiring board having a signal layer (input/output) layer and a ground layer. The multi-face wiring board 1 shown after the metallization process of the conductor sheet 2 is a wet thick film ceramic board, and tungsten-based electrode pads 3 and 4 formed on both sides are plated with nickel 5, 6, respectively. gold plated 7
.. On the other hand, the conductor sheet 2 is made of tungsten, and one side thereof is coated with 9° nickel plating and gold plating 10 in a desired pattern at positions corresponding to the electrode pad portions 3 described above. Here, the electrode pad part 3 is
It is electrically connected to the enlarged electrode pad portion 4 by internal wiring (not shown) of the multi-line wiring board 1.
第1図(b)は、多眉配線基板1と導体シート2のロウ
付は工程を示す。多眉配線基板1の電極パッド部3上の
ニッケルメッキ5を介して形成した金メッキ7と導体シ
ート2上のニッケルメッキ9を介して形成した金メッキ
10を、対応するパターンが上下室なるように対向位置
合わせした後、加熱圧着することにより金(Au)−金
(Au)のロウ付は部11を形成する。特に、導体シー
ト2のロウ付は部11を形成していない反対面は、加熱
圧着時に平坦面12を得ている。この導体シート2に形
成される平坦面12は、ロウ付は後の後述する絶縁性保
持体の形成後に研磨等により更に平坦度を向上させるこ
とができる。FIG. 1(b) shows the process of brazing the multi-line wiring board 1 and the conductor sheet 2. The gold plating 7 formed through the nickel plating 5 on the electrode pad portion 3 of the multi-eye wiring board 1 and the gold plating 10 formed through the nickel plating 9 on the conductive sheet 2 are placed opposite each other so that the corresponding patterns are in upper and lower chambers. After alignment, a gold (Au)-gold (Au) brazing portion 11 is formed by heat-pressing. In particular, the opposite surface of the conductive sheet 2 on which the soldered portion 11 is not formed has a flat surface 12 when bonded under heat and pressure. The flatness of the flat surface 12 formed on the conductive sheet 2 can be further improved by polishing or the like after forming an insulating holder, which will be described later, after brazing.
第1図(c)は、ロウ付は部11の間隙に絶縁性の保持
体100としてポリイミド樹脂を充てん固化した工程及
び導体シート2の平坦面12上へのメタルマスク13の
形成工程後を示す。FIG. 1(c) shows the process after filling and solidifying polyimide resin as an insulating holder 100 into the gap of the brazing part 11 and forming the metal mask 13 on the flat surface 12 of the conductor sheet 2. .
この絶縁性保持体100の充てん同化する工程と、して
は、上記間隙にポリイミド樹脂液を充てんし、例えば3
50℃に加熱することにより容易に固化することができ
る。また、ポリイミド樹脂液の代りに例えば流動性シリ
カを充てんし、加熱すればSin、を主成分とする絶縁
物を容易に充てん、固化することができる。The step of filling and assimilating the insulating holder 100 includes filling the gap with a polyimide resin liquid, for example,
It can be easily solidified by heating to 50°C. Further, by filling, for example, fluid silica instead of the polyimide resin liquid and heating it, it is possible to easily fill and solidify an insulating material containing Sin as a main component.
欣に、マスク13の形成工程としては、タングステン(
W)の導体シート2の平坦面12上番ご銅を一様に蒸着
する0次に、その上に感光性レジストをスピンナーで塗
布し、所望のパターンを石英マスク等を用いて露光、現
象する。なお、この例ではレジストとして東京応化(株
)製、荊品名OMR−83ネガ型紫外線レジストを使用
し、露光は400nm付近の紫外線照射で行った。次に
、感光部のレジストを除去し、過硫酸アンモニウム系水
溶液により銅膜をエツチングし、銅のメタルマスク13
が形成される。このメタルマスク13の形状は、通常円
形パターンを用いるが、後工程におけるピン先端部形状
を制御するため、角形他種々の形状をとる。また、メタ
ルマスク13は、ビン立での条件から通常多眉配線基板
1上に形成した電極パッド部3の位置と中心軸14が一
致するように形成される。In fact, in the process of forming the mask 13, tungsten (
W) Copper is uniformly deposited on the flat surface 12 of the conductor sheet 2.Next, a photosensitive resist is applied thereon with a spinner, and the desired pattern is exposed and developed using a quartz mask or the like. . In this example, a negative ultraviolet resist OMR-83 manufactured by Tokyo Ohka Co., Ltd. was used, and exposure was performed with ultraviolet irradiation at around 400 nm. Next, the resist on the photosensitive area is removed, the copper film is etched with an ammonium persulfate-based aqueous solution, and the copper metal mask 13 is etched.
is formed. The shape of this metal mask 13 is usually a circular pattern, but in order to control the shape of the tip of the pin in a subsequent process, it can take various shapes such as a rectangular shape. Further, the metal mask 13 is usually formed so that the position of the electrode pad portion 3 formed on the multi-line wiring board 1 and the central axis 14 coincide with the condition of the bottle stand.
第1図(d)は、導体シート2の選択エツチング上程後
を示す。タングステンの導体シート2を、銅のメタルマ
スク13を形成した面から、水酸化カリウム(KOH)
と赤血塩(K a F e (CN ) G)の混合系
水溶液によりウェットエツチングを行う。FIG. 1(d) shows the conductive sheet 2 after selective etching. The tungsten conductor sheet 2 is heated with potassium hydroxide (KOH) from the surface on which the copper metal mask 13 is formed.
Wet etching is performed using a mixed aqueous solution of and red blood salt (K a Fe (CN) G).
この時、アンダーカット(サイドエツジ、側面腐食とも
いう)を積極的に利用し、かつ制御することにより、メ
タルマスク13の中央下部に導体シート2の微小なフラ
ット面15を形成すると同時に、導体シート2をロウ付
は部11の近傍を残して除去する。この結果、多眉配線
基板1のロウ付は部11上に、先端部に微小なフラット
面15を有する尖鋭化したピン16が、メタルマスク1
3を残した状態で形成される。ここで、ピン16を垂直
に立てるためには、メタルマスク13とロウ付は部11
の中心軸14を一致させる必要がある。At this time, by actively utilizing and controlling undercuts (also called side edges, side corrosion), a minute flat surface 15 of the conductor sheet 2 is formed at the lower center of the metal mask 13, and at the same time, the conductor sheet 2 The brazing process is performed by removing the parts 11, leaving only the vicinity of the part 11. As a result, a sharpened pin 16 having a minute flat surface 15 at the tip is placed on the soldering part 11 of the multi-braided wiring board 1, and the metal mask 1
It is formed with 3 remaining. Here, in order to stand the pin 16 vertically, the metal mask 13 and the soldering part 11 must be
It is necessary to align the central axes 14 of the two.
第1図(e)は、ピン16の先端部に残ったメタルマス
ク13を除去した工程後を示す。銅のメタルマスク13
は、過硫酸アンモニウム系水溶液により取り除かれる。FIG. 1(e) shows the state after the process in which the metal mask 13 remaining on the tip of the pin 16 is removed. copper metal mask 13
is removed by an aqueous ammonium persulfate solution.
これにより、多眉配線基板1上に多ピンを形成する製造
プロセスが基本的に完了し、目的とするプローブヘッド
から得られる。ピン16の材質として、タングステンの
導体シート2を用いたが、メタルマスク13やロウ付は
部11をエツチングしない水溶液を選択することにより
、他の全屈を使用することができる。例えば、導体シー
ト2に銅を使用した場合には、メタルマスク13にクロ
ムを用いる。この時、銅、クロムのエツチング液は、各
々過硫酸アンモニウム系水溶液、フェリシアン化カリウ
ム系水溶液を用いる。また、ピン16の表面に金やロジ
ュームのメッキ皮膜を形成することにより、半導体ウェ
ハ(チップ)の電極パッド(はんだバンプ)とピン16
との電気的な接触特性を安定にし、かつ向上させること
ができる。As a result, the manufacturing process for forming multiple pins on the multiple wiring board 1 is basically completed, and the desired probe head can be obtained. Although the tungsten conductor sheet 2 is used as the material for the pin 16, other types of full bending can be used by selecting an aqueous solution that does not etch the metal mask 13 or the soldered portion 11. For example, when the conductor sheet 2 is made of copper, the metal mask 13 is made of chromium. At this time, an ammonium persulfate-based aqueous solution and a potassium ferricyanide-based aqueous solution are used as etching solutions for copper and chromium, respectively. In addition, by forming a gold or rhodium plating film on the surface of the pin 16, it is possible to connect the electrode pad (solder bump) of the semiconductor wafer (chip) with the pin 16.
It is possible to stabilize and improve the electrical contact characteristics with.
第2図は、本発明の他の実施例となる多眉配線基板上に
多ピンを形成するための製造プロセスを工程順に示した
ものである。FIG. 2 shows a manufacturing process for forming multiple pins on a multiple wiring board according to another embodiment of the present invention in order of steps.
第2図(a)はブロービングヘッド形成材料(導体シー
ト)2上にマスク30の形成工程後を示す。まず、導体
シート2の多眉配線基板1と接続する側を平坦化した後
に多眉配線基板1上の電極パッド部3と中心位置を同じ
くしたマスク30を形成する。マスク30としてはメタ
ルマスクでもよいし、感光性レジストをマスクとしても
よい。例えば、導体シート2の材質としてタングステン
を用いた場合、マスク30として例えば銅を用いる場合
は平坦面の上に銅を蒸着し、その上に感光性レジストを
塗布し、所望のパターン(望ましくは、多眉配線基板上
の電極パッド3と類似の形状を露光、現像後、不要な部
分を除去し、レジストをマスクとして銅膜を過硫酸アン
モニウム系水溶液により選択的にエツチングし、銅のマ
スク30が形成される。FIG. 2(a) shows the process of forming a mask 30 on the blobbing head forming material (conductive sheet) 2. First, the side of the conductive sheet 2 to be connected to the multi-brow wiring board 1 is flattened, and then a mask 30 having the same center position as the electrode pad portion 3 on the multi-brow wiring board 1 is formed. The mask 30 may be a metal mask or may be a photosensitive resist. For example, if tungsten is used as the material of the conductor sheet 2 and copper is used as the mask 30, copper is vapor-deposited on a flat surface, a photosensitive resist is applied thereon, and a desired pattern (preferably, After exposing and developing a shape similar to the electrode pad 3 on the multi-line wiring board, unnecessary parts are removed, and the copper film is selectively etched with an ammonium persulfate-based aqueous solution using the resist as a mask to form a copper mask 30. be done.
第2図(b)は第2図(a)を垂直方向に異方性の強い
ドライまたはウェットエツチングを行い、平坦面40(
電極パッドとなるところ)を形成する選択エツチング工
程後の導体シートを示す。例えば、タングステンを導体
シート2として用い、銅をマスク30として用いた場合
、マスク30を形成した面から、垂直方向に異方性の強
い下ライま・たはウェットエツチングを行う。例えば、
ドライエツチングではエツチング用ガスとして、CF4
+O。FIG. 2(b) shows the flat surface 40 (
The conductive sheet is shown after a selective etching process to form electrode pads (which will become electrode pads). For example, when tungsten is used as the conductor sheet 2 and copper is used as the mask 30, underlining or wet etching with strong anisotropy is performed in the vertical direction from the surface on which the mask 30 is formed. for example,
In dry etching, CF4 is used as the etching gas.
+O.
等を用いる。また、ウェットエツチングでは水酸化カリ
ウム(KOH)と赤血塩(K、 Fe(CN)G)の混
合系水溶液を用いた電解エツチング等を用いる。etc. are used. In wet etching, electrolytic etching using a mixed aqueous solution of potassium hydroxide (KOH) and red blood salt (K, Fe(CN)G) is used.
第2図(c)はエツチングされた導体シート2上にパッ
ド保護用導電層50の形成工程後を示す。FIG. 2(c) shows the process of forming a pad protecting conductive layer 50 on the etched conductive sheet 2. As shown in FIG.
まずマスク30を除去後、パッド保護用導電層50とし
て1例えば銅を蒸着する(なお、この工程は省略しても
よい)。First, after removing the mask 30, a material such as copper is deposited as the pad protection conductive layer 50 (this step may be omitted).
第2図(d)は多眉配線基板1.導体シート2のメタラ
イズ工程後を示す、多眉配線基板1は、湿式厚膜セラミ
ック基板であり、両面に形成したタングステン系の電極
パッド部3,4に各々ニッケルメッキ5,6.金メッキ
7.8を施している。FIG. 2(d) shows the multi-eye wiring board 1. The multi-face wiring board 1 shown after the metallization process of the conductor sheet 2 is a wet thick film ceramic board, and the tungsten-based electrode pads 3 and 4 formed on both sides are plated with nickel 5, 6, respectively. Gold plated 7.8.
一方、導体シート2はエツチングされた面に上記した電
極パッド部3に対応する位置40に所望のパターンによ
りニッケルメッキ9.金メッキ10を施している。ここ
で電極パッド部3は、多眉配線基板1の内部配線により
拡大された電極パッド部4と電気的に接続されている。On the other hand, the etched surface of the conductive sheet 2 is plated with nickel 9 in a desired pattern at a position 40 corresponding to the electrode pad portion 3 described above. Gold plated 10. Here, the electrode pad section 3 is electrically connected to an enlarged electrode pad section 4 by internal wiring of the multi-line wiring board 1.
第2図(e)は、多眉配線基板1と導体シート2のロウ
付は工程及びマスク13の形成工程後を示す。多眉配線
基板1の電極パッド部3上に形成した金メッキ7と、導
体シート2上に形成した金メッキ10を、対応するパタ
ーンが上下型なるように位置合わせした後、加熱圧着す
ることによりAu −Auのロウ付は部11を形成する
。この時、ロウ付は部11の間隙に絶縁性の保持体10
0を前記第1図(Q)と同様の方法で充てんしておく。FIG. 2(e) shows the process of soldering the multi-line wiring board 1 and the conductor sheet 2 and the process of forming the mask 13. Au − A portion 11 is formed by brazing Au. At this time, an insulating holder 10 is placed in the gap between the portions 11 and 11 for brazing.
0's are filled in in the same manner as in FIG. 1 (Q) above.
保持体を構成する材料としては例えばSin、等を用い
る。For example, Sin or the like is used as the material constituting the holder.
特に、導体シート2のロウ付は部11を形成していない
面は、加熱圧着時に平坦面12を得ている。この導体シ
ート2に形成される平坦面12は、ロウ付は後研磨等に
より更に平滑度を向上させることができる。In particular, the surface of the conductor sheet 2 on which the soldered portion 11 is not formed has a flat surface 12 when bonded under heat and pressure. The smoothness of the flat surface 12 formed on the conductive sheet 2 can be further improved by polishing after brazing.
次にこの平坦面12上にマスク13を形成する。マスク
13としてはメタルマスクでもよいし、感光性レジスト
をマスクとしても良い。例えば銅をマスク13に用いた
場合は、平坦面12の上に銅を蒸着し。Next, a mask 13 is formed on this flat surface 12. The mask 13 may be a metal mask or may be a photosensitive resist. For example, when copper is used for the mask 13, copper is deposited on the flat surface 12.
その上に感光性レジストを塗布し、所望のパターンを露
光、現像後、不要な部分を除去し、レジストをマスクと
して銅膜を過硫酸アンモニウム系水溶液によりエツチン
グし、銅のマスク13が形成される。なおピン立での条
件から通常電極パッド部3とマスク13の中心軸は一致
するように形成される。A photosensitive resist is applied thereon, and after exposing and developing a desired pattern, unnecessary portions are removed, and using the resist as a mask, the copper film is etched with an ammonium persulfate aqueous solution to form a copper mask 13. Note that the center axes of the electrode pad portion 3 and the mask 13 are normally formed to coincide with each other due to the pin stand conditions.
第2図(f)は導体シート2の選択エツチング工程終了
後を示す。例えば、タングステンを導体シート2として
用い、鋼をマスク13として用いた場合、マスク13を
形成した面から、水酸化カリウム(KOH)と赤血塩(
K a F e (CN )s )の混合系水溶液を用
いた電解エツチング等を行う。この電解エツチングの条
件を制御することにより、アンダーカット(サイドエツ
ジ、側面腐食ともいう)を積極的に利用し、マスク13
の中央下部に導体シート2の微小なフラット面15を形
成すると同時に、ピン形状が所望の円を含む多角形錐状
となる様に導体シート2を電極パッド部となる平坦面4
0近傍を残して除去する。この時、第2図(Q)の工程
を行った場合、パッド保護用導電層50が露出するがエ
ツチング液によりエツチングされない材料。FIG. 2(f) shows the conductive sheet 2 after the selective etching process is completed. For example, when tungsten is used as the conductor sheet 2 and steel is used as the mask 13, potassium hydroxide (KOH) and red blood salt (
Electrolytic etching using a mixed aqueous solution of KaFe(CN)s) is performed. By controlling the conditions of this electrolytic etching, the undercut (also called side edge, side corrosion) can be actively utilized and the mask 13
At the same time, form a minute flat surface 15 of the conductor sheet 2 at the lower center of the conductor sheet 2, and at the same time, attach the conductor sheet 2 to the flat surface 4 which will become the electrode pad part so that the pin shape becomes a polygonal pyramid shape including a desired circle.
Remove all but the area near 0. At this time, if the process shown in FIG. 2(Q) is performed, the pad protection conductive layer 50 is exposed, but the material is not etched by the etching solution.
この場合は例えば銅を用いることにより、ロウ付は部1
1をエツチングから保護することができる。In this case, for example, by using copper, the brazing can be done in part 1.
1 can be protected from etching.
なお第2図(c)’(i’)工程を省略した場合は、保
持体100によりロウ付は部11をエツチングから保護
する。この結果、パッド保護用導電層50の上に先端部
に微小なプラット面15を有する尖鋭化したピン16が
マスク13を残した状態で形成される。Note that if the step (c)'(i') in FIG. 2 is omitted, the holder 100 protects the brazed portion 11 from etching. As a result, a sharpened pin 16 having a minute plat surface 15 at its tip is formed on the pad protection conductive layer 50 with the mask 13 remaining.
なお、ピンを形成するための、この導体シートのエツチ
ングは、上記のようなエツチング液を用いたウェットエ
ツチングのみによらず、異方性エツチングに優れたドラ
イエツチング法を組合わせることにより、エツチングの
精度とスピードアップを図ることができる。Note that the etching of the conductor sheet to form the pins is not only done by wet etching using an etching solution as described above, but also by combining dry etching, which is excellent in anisotropic etching. Accuracy and speed can be increased.
第2図(g)はマスク13とパッド保護用導電層50の
露出部分を除去した工程後を示す、これら両方とも材質
として銅を使用した場合、過硫酸アンモニウム系水溶液
により同時に除去することができる。これにより、ピン
16が電気的に分離される。FIG. 2(g) shows the process after removing the exposed portions of the mask 13 and the pad protection conductive layer 50. If copper is used as the material for both, they can be removed at the same time using an ammonium persulfate-based aqueous solution. This electrically isolates the pins 16.
なお第2図(c)の工程を行わない場合には、ピン16
は第2図(f)の工程後に電気的に分離されている。次
に、保持体100の露出部分をロウ付は部11の近傍の
深さまでエツチングし、溝17を形成する。な台、この
保持体100のエツチングは深さ方向にエツチング速度
の大きな異方性エツチング、例えばドライエツチングを
使用することが望ましい。これにより導体シート2を対
向する電極パッド部3側から選択エツチングしない前述
の第1図の実施例に比べて、プローブ径に対するピン先
端部の高さの割合を大幅に向上することができる。Note that if the process shown in FIG. 2(c) is not performed, the pin 16
are electrically isolated after the step shown in FIG. 2(f). Next, the exposed portion of the holder 100 is etched to a depth near the brazing portion 11 to form the groove 17. However, it is preferable to use anisotropic etching which has a high etching rate in the depth direction, such as dry etching, for etching the holder 100. This makes it possible to greatly improve the ratio of the height of the pin tip to the probe diameter, compared to the above-described embodiment shown in FIG.
この時、ロウ付は部11は保持体100によりエツチン
グから保護されている。なおピン16の材質としては、
タングステン以外の前述したほかの材料でもかまわない
。例えば、銅を使用する場合、パッド保護用導電層50
とマスク13としてクロムを用いる。この場合、クロム
のエツチング液はフェリシアン化カリウム系水溶液を用
いればよい。At this time, the brazed portion 11 is protected from etching by the holder 100. The material of the pin 16 is as follows:
Materials other than tungsten mentioned above may also be used. For example, when copper is used, the pad protection conductive layer 50
Chromium is used as the mask 13. In this case, a potassium ferricyanide aqueous solution may be used as the chromium etching solution.
本発明によれば、配線基板の電極パッド部に高密度な多
ピンを一括形成することができるのでピン立での組立性
を大幅に向上させる効果がある。According to the present invention, a large number of high-density pins can be formed all at once on the electrode pad portion of the wiring board, which has the effect of greatly improving the ease of assembly with a pin stand.
更に、ピン先端部の高さ方向バラツキを導体シートの平
坦面と同レベルにでき、かつ横方向バラツキをマスクパ
ターンの寸法精度に近いレベルにもっていくことができ
るので、プローブヘッド部のピン先端部位置精度を大幅
に向上させる効果がある。Furthermore, since the heightwise variation of the pin tip can be brought to the same level as the flat surface of the conductor sheet, and the lateral variation can be brought to a level close to the dimensional accuracy of the mask pattern, the pin tip of the probe head can be This has the effect of significantly improving positional accuracy.
更にまた、プローブピンの肉太の基部周縁から配線基板
の露出部全面にわたり、絶縁性保持体で覆われ保護され
ているので、ピンの補強安定化が図られていると共に、
隣接するピン間の絶縁性を高め信頼性の向上が図られて
いる。Furthermore, since the entire area from the periphery of the thick base of the probe pin to the exposed part of the wiring board is covered and protected by an insulating holder, the pin is reinforced and stabilized, and
The reliability is improved by increasing the insulation between adjacent pins.
第1図は、本発明の一実施例の多ピンを形成するための
製造プロセスを示す工程順の断面図、第2図は、本発明
の異なる実施例の製造プロセスを示す工程順の断面図で
ある。
図において、
1・・・多眉配線基板 2・・・導体シート11・
・・ロウ付は部 13・・・メタルマスク15・
・・微小なフラット面 16・・・ピン100・・・絶
縁性保持体
代理人弁理士 中 村 純之助
第1図
ワ
13−メタルマスク
16−・ヒ0′、−FIG. 1 is a cross-sectional view in the order of steps showing a manufacturing process for forming a multi-pin according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view in the order of steps showing the manufacturing process of a different embodiment of the present invention. It is. In the figure, 1...Multiple wiring board 2...Conductor sheet 11.
...Brazing part 13...Metal mask 15.
...Small flat surface 16...Pin 100...Insulating holder Patent attorney Junnosuke Nakamura Figure 1 W13-Metal mask 16-H0',-
Claims (1)
送するプローブヘッドにおいて、両面に電極パッド列が
形成され、かつ前記両面のパッド間がそれぞれ特定の配
列関係で電気的に相互に接続された配線基板と、前記一
方の基板面の各パッド上に導体層を介して植設固定され
た基部が肉太でその先端が微小な平坦面を有する円を含
む多角形錐状のピンプローブと、前記ピンプローブの基
部周囲及び前記隣接するプローブ間における前記配線基
板の露出部を覆う絶縁性保持体とから成ることを特徴と
する半導体LSI検査装置用プローブヘッド。 2、上記配線基板は給電層と信号入出力層と接地層とか
ら成る少なくとも3種の配線層を有する多層配線基板か
ら成ることを特徴とする特許請求の範囲第1項記載の半
導体LSI検査装置用プローブヘッド。 3、上記多眉配線基板がセラミックスの多層積層板から
成ることを特徴とする特許請求の範囲第2項記載の半導
体LSI検査装置用プローブヘッド。 4、上記ピンプローブがタングステン(W)、モリブデ
ン(Mo)、チタン(Ti)、クロム(Cr)、タンタ
ル(Ta)、ニオブ(Nb)、ニッケル(Ni)−銅(
Cu)合金、ベリリウム(Be)−銅(Cu)合金及び
表面を銅(Cu)よりも硬質の金属でメッキした銅(C
u)基材から成る群から選ばれたいずれか1種の金属か
ら成ることを特徴とする特許請求の範囲第1項、第2項
もしくは第3項記載の半導体LSI検査装置用プローブ
ヘッド。 5、上記ピンプローブの配線基板面からの高さをhとし
、隣接するピンプローブの植設されたパッド間のピッチ
をdとしたとき、h=0.5〜2dとしたことを特徴と
する特許請求の範囲第1項、第2項、第3項もしくは第
4項記載の半導体LSI検査装置用プローブヘッド。 6、上記絶縁性保持体が、有機高分子絶縁材料もしくは
無機絶縁材料から成ることを特徴とする特許請求の範囲
第1項記載の半導体LSI検査装置用プローブヘッド。 7、上記有機高分子絶縁材料が、ポリイミド樹脂。 ポリアミド樹脂、エポキシ樹脂及びシリコーン樹脂のい
ずれか1種から成ることを特徴とする特許請求の範囲第
6項記載の半導体LSI検査装置用プローブヘッド。 8、上記無機絶縁材料がSiO_2から成ることを特徴
とする特許請求の範囲第6項記載の半導体LSI検査装
置用プローブヘッド。 9、一方の面にピンプローブを植設固定するための電極
パッド列が、そしてその裏面には検査装置に接続するた
めの電極パッド列がそれぞれ形成され、しかも前記両面
の電極パッド間が特定の配列関係で電気的に相互に接続
された配線基板を準備する工程;導体シートの一方の面
に前記配線基板のピンプローブを植設固定するための電
極パッド列に対応したパターンの電極パッド列を形成す
る工程;前記両パッド列を対向させ導体層を介して前記
導体シートを前記配線基板に固定する工程;前記工程で
固定された前記配線基板と導体シートとの間隙に絶縁性
保持体を充てんし、固化する工程;前記導体シートの他
方の表面を所望により平滑に研磨したのち、前記導体シ
ート表面に前記両電極パッド列の各パッドと中心位置を
同じくした円を含む多角形のマスクパターンを形成する
工程;前記マスクパターンをマスクとして上記導体シー
トを選択エッチングすることにより、上記電極パッド列
に対応する円を含む多角形錐状の尖鋭化したピン列を形
成する工程;及び上記マスクを除去する工程を有するこ
とを特徴とする半導体LSI検査装置用プローブヘッド
の製造方法。 10、上記導体シートがタングステン(W)、モリブデ
ン(Mo)、チタン(Ti)、クロム(Cr)、タンタ
ル(Ta)、ニオブ(Nb)、ニッケル(Ni)−銅(
Cu)合金、ベリリウム(Be)−銅(Cu)合金及び
銅(Cu)から成る群のいずれか1種の金属から成り、
マスクとして前記導体シートの選択エッチングに耐え得
る金属もしくはホトレジストから成ることを特徴とする
特許請求の範囲第9項記載の半導体LSI検査装置用プ
ローブヘッドの製造方法。 11、上記両パッド列を対向させ導体層を介して前記導
体シートを前記配線基板に固定する工程において、あら
かじめ両パッド上に金属ロウ材を被覆形成しておき、ロ
ウ付けにより両パッド列を固定することを特徴とする特
許請求の範囲第9項もしくは第10項記載の半導体LS
I検査装置用プローブヘッドの製造方法。 12、上記ロウ材として金(Au)を用いることを特徴
とする特許請求の範囲第11項記載の半導体LSI検査
装置用プローブヘッドの製造方法。 13、上記マスクパターンをマスクとして上記導体シー
トを選択エッチングする工程におけるエッチング処理と
して、ウェットエッチング法を用いてサイドエッチング
を行いながらエッチングするか、もしくはドライエッチ
ングにより深さ方向に途中までエッチングしておき、そ
の後ウェットエッチング法によりサイドエッチングを行
いながらエッチングするか、またはウェットエッチング
によりサイドエッチングしておき、その後ドライエッチ
ングにより深さ方向のエッチングを行い所望のピンプロ
ーブの高さの円を含む多角形錐状の尖鋭化したピン列を
形成することを特徴とする特許請求の範囲第9項、第1
0項、第11項もしくは第12項記載の半導体LSI検
査装置用プローブヘッドの製造方法。 14、前記導体シートの電極パッド列形成工程において
、前記導体シートの一方の面に所定のパターンのマスク
を形成して、前記導体シートを所望の深さ迄選択エッチ
ングすることにより、あらかじめ前記導体シートの一方
の面に凸部を形成してこれを電極パッドとすることを特
徴とする特許請求の範囲第9項、第10項、第11項、
もしくは第12項記載の半導体LSI検査装置用プロー
ブヘッドの製造方法。 15、上記配線基板と導体シートとの間隙に絶縁性保持
体を充てん、固化する工程において、前記絶縁性保持体
として、流動性の有機高分子樹脂もしくは無機絶縁物を
充てん固化することを特徴とする特許請求の範囲第14
項記載の半導体LSI検査装置用プローブヘッドの製造
方法。 16、上記有機高分子樹脂として、ポリイミド樹脂、ポ
リアミド樹脂、エポキシ樹脂及びシリコーン樹脂のいず
れか一者を上記間隙に充てんし、加熱固化することを特
徴とする特許請求の範囲第15項記載の半導体LSI検
査装置用プローブヘッドの製造方法。 17、上記無機絶縁物として、低融点ガラスを溶融し、
これを上記間隙に充てん、固化させるか、もしくは流動
性シリカを充てんし、加熱固化することによりシリカ(
SiO_2)を主成分とする絶縁物を充てんすることを
特徴とする特許請求の範囲第15項記載の半導体LSI
検査装置用プローブヘッドの製造方法。[Claims] 1. In a probe head that transmits electrical signals by contacting electrode pads of a semiconductor LSI, rows of electrode pads are formed on both sides, and pads on both sides are electrically connected in a specific arrangement relationship. and a polygonal cone including a circle having a thick base and a minute flat surface at the tip, which are implanted and fixed onto each pad on the one board surface via a conductive layer. 1. A probe head for a semiconductor LSI testing device, comprising: a shaped pin probe; and an insulating holder that covers the exposed portion of the wiring board around the base of the pin probe and between the adjacent probes. 2. The semiconductor LSI inspection device as set forth in claim 1, wherein the wiring board is a multilayer wiring board having at least three types of wiring layers consisting of a power supply layer, a signal input/output layer, and a ground layer. probe head. 3. The probe head for a semiconductor LSI testing device as set forth in claim 2, wherein the multilayer wiring board is made of a ceramic multilayer laminate. 4. The above pin probe has tungsten (W), molybdenum (Mo), titanium (Ti), chromium (Cr), tantalum (Ta), niobium (Nb), nickel (Ni)-copper (
Cu) alloy, beryllium (Be)-copper (Cu) alloy, and copper (C) whose surface is plated with a metal harder than copper (Cu).
The probe head for a semiconductor LSI testing device according to claim 1, 2 or 3, characterized in that it is made of any one metal selected from the group consisting of: u) base material. 5. Where h is the height of the pin probe from the wiring board surface and d is the pitch between pads on which adjacent pin probes are planted, h = 0.5 to 2d. A probe head for a semiconductor LSI testing device according to claim 1, 2, 3, or 4. 6. The probe head for a semiconductor LSI testing device according to claim 1, wherein the insulating holder is made of an organic polymer insulating material or an inorganic insulating material. 7. The organic polymer insulating material is polyimide resin. 7. The probe head for a semiconductor LSI testing device according to claim 6, characterized in that the probe head is made of any one of polyamide resin, epoxy resin, and silicone resin. 8. The probe head for a semiconductor LSI testing device according to claim 6, wherein the inorganic insulating material is made of SiO_2. 9. An electrode pad row for implanting and fixing a pin probe is formed on one side, and an electrode pad row for connecting to an inspection device is formed on the back side, and the distance between the electrode pads on both sides is Step of preparing wiring boards that are electrically connected to each other in an array relationship; preparing electrode pad rows with a pattern corresponding to the electrode pad rows for implanting and fixing the pin probes of the wiring board on one side of the conductive sheet; Step of forming; Step of fixing the conductor sheet to the wiring board via a conductor layer with both pad rows facing each other; Filling an insulating holder into the gap between the wiring board and the conductor sheet fixed in the step; and solidifying step: After polishing the other surface of the conductive sheet to make it smooth as desired, a polygonal mask pattern including a circle having the same center position as each pad of both electrode pad rows is formed on the surface of the conductive sheet. Step of forming; step of selectively etching the conductive sheet using the mask pattern as a mask to form a sharpened pin row in a polygonal pyramid shape including a circle corresponding to the electrode pad row; and removing the mask. 1. A method of manufacturing a probe head for a semiconductor LSI inspection device, comprising the steps of: 10. The conductor sheet is made of tungsten (W), molybdenum (Mo), titanium (Ti), chromium (Cr), tantalum (Ta), niobium (Nb), nickel (Ni)-copper (
Cu) alloy, beryllium (Be)-copper (Cu) alloy, and copper (Cu),
10. The method of manufacturing a probe head for a semiconductor LSI testing device according to claim 9, wherein the mask is made of metal or photoresist that can withstand selective etching of the conductive sheet. 11. In the step of making both pad rows face each other and fixing the conductive sheet to the wiring board via a conductor layer, both pads are coated with a metal brazing material in advance, and both pad rows are fixed by brazing. The semiconductor LS according to claim 9 or 10, characterized in that
A method for manufacturing a probe head for an I-inspection device. 12. The method of manufacturing a probe head for a semiconductor LSI testing device according to claim 11, wherein gold (Au) is used as the brazing material. 13. As an etching treatment in the step of selectively etching the conductive sheet using the mask pattern as a mask, etching is performed while performing side etching using a wet etching method, or etching is performed halfway in the depth direction by dry etching. Then, etching is performed while performing side etching using a wet etching method, or side etching is performed using wet etching, and then etching is performed in the depth direction using dry etching to form a polygonal pyramid containing a circle of the desired height of the pin probe. Claims 9 and 1 are characterized in that they form a row of sharpened pins.
A method for manufacturing a probe head for a semiconductor LSI inspection device according to item 0, item 11, or item 12. 14. In the step of forming electrode pad rows on the conductive sheet, the conductive sheet is formed in advance by forming a mask with a predetermined pattern on one surface of the conductive sheet and selectively etching the conductive sheet to a desired depth. Claims 9, 10, and 11, characterized in that a convex portion is formed on one surface of the electrode pad, and the convex portion is used as an electrode pad.
Alternatively, the method for manufacturing a probe head for a semiconductor LSI inspection device according to item 12. 15. In the step of filling and solidifying an insulating holder in the gap between the wiring board and the conductive sheet, the insulating holder is filled with a fluid organic polymer resin or an inorganic insulator and solidified. Claim No. 14
A method for manufacturing a probe head for a semiconductor LSI inspection device as described in 2. 16. The semiconductor according to claim 15, characterized in that, as the organic polymer resin, one of polyimide resin, polyamide resin, epoxy resin, and silicone resin is filled into the gap and solidified by heating. A method for manufacturing a probe head for an LSI inspection device. 17. Melting low melting point glass as the inorganic insulator,
Fill the above gap with this and solidify it, or fill it with fluid silica and heat and solidify it to make silica (
The semiconductor LSI according to claim 15, characterized in that the semiconductor LSI is filled with an insulator whose main component is SiO_2).
A method for manufacturing a probe head for an inspection device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63006785A JPH0810246B2 (en) | 1988-01-18 | 1988-01-18 | Method for manufacturing probe head for semiconductor LSI inspection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63006785A JPH0810246B2 (en) | 1988-01-18 | 1988-01-18 | Method for manufacturing probe head for semiconductor LSI inspection device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01184477A true JPH01184477A (en) | 1989-07-24 |
JPH0810246B2 JPH0810246B2 (en) | 1996-01-31 |
Family
ID=11647827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63006785A Expired - Lifetime JPH0810246B2 (en) | 1988-01-18 | 1988-01-18 | Method for manufacturing probe head for semiconductor LSI inspection device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0810246B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010046007A (en) * | 1999-11-09 | 2001-06-05 | 강승언 | The Fabrication of Micro Probe Tip Using Multi Etching Technology |
US6900646B2 (en) | 1998-04-03 | 2005-05-31 | Hitachi, Ltd. | Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4917685A (en) * | 1972-06-05 | 1974-02-16 | ||
JPS54148484A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Manufacture of semiconductor wafer test device |
JPS60235074A (en) * | 1984-05-08 | 1985-11-21 | Yamato Kogyo Kk | Contact piece of ic inspection apparatus |
JPS6180067A (en) * | 1984-09-21 | 1986-04-23 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Test-probe device |
JPS62259453A (en) * | 1986-05-02 | 1987-11-11 | Nec Corp | Probe card |
JPS62276846A (en) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | Probe system |
-
1988
- 1988-01-18 JP JP63006785A patent/JPH0810246B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4917685A (en) * | 1972-06-05 | 1974-02-16 | ||
JPS54148484A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Manufacture of semiconductor wafer test device |
JPS60235074A (en) * | 1984-05-08 | 1985-11-21 | Yamato Kogyo Kk | Contact piece of ic inspection apparatus |
JPS6180067A (en) * | 1984-09-21 | 1986-04-23 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Test-probe device |
JPS62259453A (en) * | 1986-05-02 | 1987-11-11 | Nec Corp | Probe card |
JPS62276846A (en) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | Probe system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6900646B2 (en) | 1998-04-03 | 2005-05-31 | Hitachi, Ltd. | Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof |
KR20010046007A (en) * | 1999-11-09 | 2001-06-05 | 강승언 | The Fabrication of Micro Probe Tip Using Multi Etching Technology |
Also Published As
Publication number | Publication date |
---|---|
JPH0810246B2 (en) | 1996-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4952272A (en) | Method of manufacturing probing head for testing equipment of semi-conductor large scale integrated circuits | |
US6268015B1 (en) | Method of making and using lithographic contact springs | |
US7555836B2 (en) | Method of making lithographic contact elements | |
JP4540577B2 (en) | Probe card assembly and kit, and method of using them | |
KR100252457B1 (en) | Cantilever beams and manufacturing method of interconnects factor using sacrificial substrates | |
JP4797391B2 (en) | Manufacturing method of interposer | |
TWI335627B (en) | Microelectronic assemblies having compliancy | |
JP2749566B2 (en) | Probe head for semiconductor LSI inspection device and method of manufacturing the same | |
JP3345948B2 (en) | Method of manufacturing probe head | |
JPH01123157A (en) | Probe head for semiconductor lsi inspecting apparatus and preparation thereof | |
JPH01184477A (en) | Probe head for semiconductor lsi inspecting device and its manufacture | |
US20020125901A1 (en) | Probe for inspecting semiconductor device and method of manufacturing the same | |
JPH0727789A (en) | Circuit wiring board and its manufacture | |
JPH02210846A (en) | Manufacture of probe head for semiconductor lsi inspecting device and the inspecting device | |
JP3090132B2 (en) | Method of manufacturing probe head | |
JPH01141379A (en) | Manufacture of probe head for semiconductor lsi inspecting device | |
KR100278342B1 (en) | How to change the orientation of the probe element in the probe card assembly | |
JPH0968546A (en) | Test head structure and manufacture thereof | |
JPH08297142A (en) | Probe structure | |
JPH10209616A (en) | Method for electrically connecting conductive board to multicontact conductive member and anisotropic conductive connecting sheet | |
KR20080114097A (en) | Method for producing probe card |