JPH01180162A - 復調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＱＡＭ方式の信号復調を行なう復調装置に関す
る。

［従来の技術］ 従来より、ファクシミリ装置、コンピュータシステム等
を用いたデータ通信装置等において、公衆回線（アナロ
グ回線）を介してデジタルデータを送受信する方式が知
られている。このような装置では、デジタル信号を回線
が通過させることができるアナログ信号に変換したり、
また受信時にアナログ信号からデジタル信号への逆変換
を行なうモデム（変復調器）が必要になる。

第４図（Ａ）、（Ｂ）は従来のモデムの構成を示してい
る。ここでは第４図（Ａ）に送信側の、また（Ｂ）に受
信側の装置に必要な構成のみを示しているが、通常は送
受信両方を行なうために第４図（Ａ）、（Ｂ）の構成を
一体化することによってモデムが構成される。

第４図（Ａ）において、符号１００で示すものはコンピ
ュータシステム、あるいはファクシミリ装置の画像処理
部等から成る送信端末である。この送信端末１００と公
衆回線等から成る伝送路１２０の間には破線のブロック
で示したモデムの構成部材が挿入される。まず、符号１
０１は同じデータの連続出力を防ぐために、入力された
デジタルデータを白色化するスクランブラで、このスク
ランブラ１０１の出力は符号器１０２によってトリビッ
ト、ダイビット毎に符号割付を受ける。

符号器１０２の出力は信号の符号量干渉を防ぐためにパ
ルス成形フィルタ１０３に入力され、さらにここから変
調器１０４に入力される。

変調器１０４の変調方式としては、データ伝送速度など
によって種々の方式が用いられている。

代表的なものでは、搬送波の位相を変化させる位相変調
、周波数を変化させる周波数変調（ＦＳＫ）、あるいは
振幅を変化させる振幅変調（ＡＭ）、さらに振幅と位相
の両方を変化させる直交娠幅変調（ＱＡＭ）がある。

変調器１０４で変調された信号は、アナログ回線に送出
するためにＤ／Ａ変換器１０５でアナログ信号に変換さ
れる。さらに、生成されたアナログ信号はローパスフィ
ルタ１０６によって余分な高調波成分を取り除いた後、
伝送路１２０に送出される。

一方、第４図ＣＢ）に示すように、伝送路１２０と受信
端末１１８の間には破線ブロックで示されたモデムの構
成部材が挿入される。

受信信号はまずバンドパスフィルタ１１０に入力されて
伝送帯域以外の成分を除去され、受信側装置で、取り扱
い可能な信号レベルにＡＧＣアンプ１１１で増幅され、
さらにＡ／Ｄ変換器１１２でデジタル信号に変換されて
復調器１１３に入力される。復調器１１３の変調方式に
は、変調器１０４の変調方式に応じた方式が用いられる
。

復調器１１３の出力は、伝送路１２０で受けた歪み成分
を除去するために等止器１１４に入力される０等化器１
１４は後述のように、伝送路１１４と逆の伝送特性を有
するものである。

等止器１１４の出力は判定器１１５に入力され、符号ポ
イント毎に判定されて、ざらに復号器１１６によってデ
コードされる。復号器１１６は送信側の符号器１０２と
対応した復号動作を行なう。復号器１１６の出力は白色
化された信号を原信号に戻すためデイスクランブラ１１
７に人力され、受信端末１１８に出力される。

［発明が解決しようとする課題］ 以上のような構造によって、アナログ回線を介して画像
その他のデジタルデータを送受信することができる０以
上の構造のうち、復調器の構造を第５図に示す、第５図
の復調器はＱＡＭ　（直交振幅位相変調）方式のもので
、時間関数である入力信号ｍ　（ｔ）を人力して２列の
デジタル出力信号ｍｌ　（ｔ）、ｍ２　（ｔ）を生成す
る。入力信号ｍ（１）は ｍ（ｔ）　−ｍｌ　ｔｃｏｓωｏｔ＋　１１２　（ｔ）
ｓｉｎωｏ（ｔ）で表される。ここでｍｌ　（ｔ）、ｍ
２　（ｔ）は共に情報信号成分であり、ωＯは搬送波角
周波数である。

従って、受信信号ｍ　（ｔ）は２つの乗算器２０１．２
０２に入力され、それぞれ２ｃｏｓωｏｔと２　ｓ１ｎ
ωｏｔなる信号と乗算される。乗算結果はローパスフィ
ルタ２０３．２０４に入力され、２倍の高調波成分がロ
ーパスフィルタによって除去されてデジタルデータｒｒ
ｚ　　（ｔ）、ｍ２　（ｔ）が再生される。

ローパスフィルタ２０３，２０４は同一の周波数および
位相特性を有し、通常第６図のように構成される。

第６図のフィルタは５次ＦＩＲ直線位相フィルタで、直
列接続された同じ遅延時間Ｔｓを有する５つの遅延素子
３０１〜３０５（シフトレジスタ等から構成される）の
各タップ出力を乗算器３１０〜３１５を介して取り出し
、加算器３２０を介して出力するものである。フィルタ
の伝達関数は乗算器３１０〜３１５に入力されるインパ
ルスレスポンスをｈ（０）〜ｈ（０）とすると、）１（
Ｚ）−ｈ（０）＊ｈ（１）Ｚ＋ｈ（２）Ｘ＋ｈ（３）Ｚ
＋ｈ（４）Ｚ◆ｈ（５）Ｚ−’で表される。

第６図では簡略化のために５次のフィルタを示したが、
実際には高調波を充分減衰させて位相歪みを除去するた
めに５０次程度のチエビシエフ近似直線位相フィルタが
用いられている。従って、このような規模のフィルタを
用いる第５図の構成は多数の乗算器及び加算器を必要と
するため、構成が複雑でコストダウンが難しいという問
題がある。

［課題を解決するための手段］ 上記の課題を解決するため本発明においては、アナログ
人力信号と、位相が異なる２つの所定基準信号をそれぞ
れ乗算する２つの乗算器と、これら乗算器の出力から所
定衣の高調波を除去し、２列のデジタル出力信号を形成
する同一特性の２つのローパスフィルタから成るＱＡＭ
方式の復調装置において、前記２つのローパスフィルタ
が乗算器及び加算器を共有する高次線形フィルタから構
成され、共有される乗算器及び加算器を時分割使用して
前記２列のデジタル出力信号を形成する構成を採用した
。

［作　用］ 上記の構成によれば、２つのローパスフィルタを構成す
る高次線形フィルタの乗算器及び加算器の数を、これら
を共有することによって半減することができる。

［実施例］ 以下、図面に示す実施例に基づき本発明の詳細な説明す
る。

第１図は本発明を採用した復調器のローパスフィルタの
構成を示している。復調器全体の構成は第５図と同様で
あり、本実施例は第６図の構成を有する第５図の２つの
フィルタ２０３．２０４を一体化したものである。

即ち、第５図の乗算器２０１，２０２の出力（ここでは
Ｃ（ｎ）、　Ｓ　（ｎ）とする）が入力される２つのフ
ィルタの遅延素子４０１〜４０５．４２１〜４２５は別
々であるが、これらのタップ出力を取り出す乗算器４１
０〜４１５及び加算器４３０は共通化されている。遅延
素子４０１〜４０５．４２１〜４２５の遅延時間Ｔｓ及
びインパルスレスポンスｈ（０）〜ｈ（５）は第６図と
全く同じである。

乗算器および加算器は２系列の遅延素子４０１〜４０５
，４２１〜４２５の各タップ出力をＴ　ｓ　７２周期で
時分割処理によって取り出す。

このため、図の下側の遅延素子列の先頭にはＴ　ｓ　／
　２の遅延時間を有する遅延素子４２０が接続されてい
る。一方、加算８４３０の出力はサンプラ４４１，４４
２によって交互に取り出される。サンプラ４４１．４４
２の切換時間はＴｓ秒となっている。ただし、加算器４
３０とサンプラ４４１の間にはＴ　ｓ　／　２の遅延時
間を有する遅延素子４５０が挿入されている。

以上の構成において、図の上下の２列の遅延素子にそれ
ぞれ第５図の乗算器２０１．２０２の出力ｃ　（ｎ）　
、　Ｓ　（ｎ）を入力すると、遅延素子４２０によって
各遅延素子列は半周期ずれた動作を行なう。

第２図は第１図のフィルタのインパルスレスポンスを示
している。第２図の横軸は遅延時間Ｔ　ｓ　／　２を単
位とした時間軸となっている０図示のようにフィルタ内
を遅延される信号Ｃ（ｎ）。

Ｓ　（ｎ）は第５図の各時刻１〜１１（Ｔｓ／２単位）
において所定の応答量ｈ（０）〜ｈ（５）。

ｈ”（０）〜ｈ”（５）を乗算され、タップ出力される
。第１図の遅延素子４２１には遅延素子４２０によりＴ
　ｓ　／　２秒だけ遅延されて信号５（ｎ）が入力され
るから、第２図のｈ（ｎ）（Ｃ（ｎ）に乗算）とｈ’　
（ｎ）（Ｓ　（ｎ）に乗算）はそれぞれＴ　ｓ　／　２
隔てて隣り合った時刻に乗算されることになる。（ここ
ではｈ（ｎ）、ｈ’（ｎ）は同じものであるが、Ｓ　（
ｎ）の系列に乗算されるものをダッシュを付けて区別し
た）。

従って、Ｔｓ秒ごとにサンプラ４４１，４４２を切り換
えることにより出力データＣ’（ｎ）。

Ｓ’（ｎ）を取り出すことができる。このとき遅延素子
４５０は遅延素子４２０によりＴ　ｓ　／　２だけ遅延
された信号Ｓ’（ｎ）系列の信号にＣ′（ｎ）系列の信
号を同期させるために用いられる。

このように第１図の回路では回路全体でＴｓ／２の信号
遅延をもつことを除いて、第５図のフィルタと等価な動
作が可能で、従来と同等の復調器を実現できる。

通常、第１図のような線形フィルタは、マイクロプロセ
ッサ等の制御により動作するが、第３図はこのような制
御素子によるフィルタ制御手順を示している。

第３図のステップＳ１では、遅延素子４０１〜４０５及
び４２０〜４２５．４５０がリセットされる０次にステ
ップＳ２では離散信号列であるＣ（ｎ）及びＳ　（ｎ）
が入力され、遅延素子４０１のバッファａ（０）に格納
される。

ステップ５．３では乗算器４１０〜４１５及び加算器４
３０により、ｈ（０）　・ａ（０）　＋　ｈ（１）　・
ａ（１）・”　＋ｈ（５）・ａ（５）なる積和が形成さ
れ、加算器４３０のｃｓｕｍなるバッファに格納される
。

ステップＳ４では、遅延素子４０１→４０５の方向に１
つづつデータを転送する０図中のＮは遅延素子のステッ
プ数を示し、本実施例では１４−５である。つまり、遅
延素子４０４→４０５゜４０３→４０４・・・の順でデ
ータが転送される。続くステップＳ５では遅延素子４０
１のバッファａ（１）に新たなデータが入力される。

ステップＳ６ではＴ　ｓ　７２秒の待機を行ない、続く
ステップＳ７では遅延素子４２１〜４２５側で上記と全
く同様の動作を行なう、即ち、ステップＳ７では、乗算
器４１０〜４１５．加算器４３０により、ｈ　（ｏ）・
ｂ　（ｏ）　＋　ｈ　（１）・ｂ（１）＋・・・＋ｈ５
・ｂ（５）なる積和が形成され、加算器４３０のバッフ
ァ５ｓｕｎに格納される。

ステップＳ８ではバッファｃｓｕ＋ｉ、　ｓｓｕｍに格
納された出力値が遅延素子４５０．サンプラ４４１゜４
４２を介して出力される。

ステップＳ９ではステップＳ４と同様に遅延素子４２１
〜４２５のバッファｂ（１）〜ｂ（５）の間でデータを
シフトする。ステップＳＩＯでは次のＳ　（ｎ）の系列
のデータを入力し、ステップＳｌｌでＴ　ｓ　／　２秒
の待機を行ない、ステップＳ２に戻る。

以上の処理を繰り返すことで、共通の乗算及び加算器を
用いて、フィルタされた出力信号系列Ｃ”　（ｎ）、Ｓ
’　（ｎ）を出力することができる。

上記実施例では説明を容易にするため、５次のディスク
リート素子から成るフィルタを例示したが、デジタル信
号プロセッサ素子のソフトウェア、ないしスイッチドキ
ャパシタフィルタ等により同等の機能を実現することも
できる。

［発明の効果］ 以上の説明から明らかなように、本発明によれば、アナ
ログ入力信号と、位相が異なる２つの所定基準信号をそ
れぞれ乗算する２つの乗算器と、これら乗算器の出力か
ら所定次の高調波を除去し、２列のデジタル出力信号を
形成する同一特性の２つのローパスフィルタから成るＱ
ＡＭ方式の復調装置において、前記２つのローパスフィ
ルタが乗算器および加算器を共有する高次線形フィルタ
から構成され、共有される乗算器および加算器を時分割
使用して前記二列のデジタル出力信号を形成する構成を
採用しているので２つの高次線形フィルタの主要部分を
共有とし、装置の製造コストを著しく低下できるという
優れた効果がある。

【図面の簡単な説明】

第１図は本発明による復調器のフィルタ部分のブロック
図、第２図は第１図のフィルタのインパルスレスポンス
を示した線図、第３図は第１図のフィルタの制御手順を
示したフローチャート図、第４図（Ａ）、（Ｂ）は従来
のデータ送信及び受信装置を示したブロック図、第５図
は従来の復調器のブロック図、第６図は第５図のローパ
スフィルタのブロック図である。 ４０１〜４０５．４２０〜４２５．４５０・・・遅延素
子４１０〜４１５・・・乗算器 ４３０・・・加算器 ４４１．４４２・・・サンブラ

Claims (1)

【特許請求の範囲】
1. １）アナログ入力信号と、位相が異なる２つの所定基準
   信号をそれぞれ乗算する２つの乗算器と、これら乗算器
   の出力から所定次の高調波を除去し、２列のデジタル出
   力信号を形成する同一特性の２つのローパスフィルタか
   ら成るＱＡＭ方式の復調装置において、前記２つのロー
   パスフィルタが乗算器および加算器を共有する高次線形
   フィルタから構成され、共有される乗算器および加算器
   を時分割使用して前記二列のデジタル出力信号を形成す
   ることを特徴とする復調装置。