JPH01174179A - Picture inserting device - Google Patents

Picture inserting device

Info

Publication number
JPH01174179A
JPH01174179A JP62333767A JP33376787A JPH01174179A JP H01174179 A JPH01174179 A JP H01174179A JP 62333767 A JP62333767 A JP 62333767A JP 33376787 A JP33376787 A JP 33376787A JP H01174179 A JPH01174179 A JP H01174179A
Authority
JP
Japan
Prior art keywords
signal
image
horizontal synchronizing
synchronization signal
synchronizing signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62333767A
Other languages
Japanese (ja)
Inventor
Shinichi Kubota
進一 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP62333767A priority Critical patent/JPH01174179A/en
Publication of JPH01174179A publication Critical patent/JPH01174179A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Studio Circuits (AREA)
  • Processing Of Color Television Signals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To prevent a delay of an inserted picture by compensating a horizontal synchronizing signal and outputting the result if the horizontal synchronizing signal of a television signal of the inserted picture is missing. CONSTITUTION:A horizontal synchronizing signal compensation circuit 20 outputs one horizontal synchronizing signal synchronously with an inputted horizontal synchronizing signal to a counter decoder 14 if one pulse of the inputted horizontal synchronizing signal is missing. An inserted picture stored in a DRAM 7 is inserted to the picture to be inserted of the NTSC television signal inputted to a video signal input terminal 1 and displayed on a CRT display device 5. Even if one pulse is missing in the horizontal synchronizing signal in the NTSC television signal inputted to the terminal 1, the horizontal synchronizing signal compensation circuit 20 compensates the signal and outputs the result.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、被挿入画像のテレビ信号に挿入画像のテレビ
信号を挿入する画像挿入装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image insertion device that inserts a television signal of an inserted image into a television signal of an inserted image.

[従来の技術] 第2図は、従来例の画像挿入装置のブロック図である。[Conventional technology] FIG. 2 is a block diagram of a conventional image insertion device.

第2図において、ビデオ信号入力端子1に人力されたN
TSCテレビ信号は、RGB分離回路2に入力されると
ともに、同期分離回路3に人力される。RGB分離回路
2は、人力されたNTSCテレビ信号をRGBの各信号
に分離した後、切り換えスイッチ4 a、 4 b、 
4 cの各a側を介してCRTデイスプレィ5に出力す
る。一方、同期分離回路3は人力されたNTSCテレビ
信号から垂直同期信号■η訝と水平同期信号「■正を分
離し、各信号をCRTコントローラ6内のカウンタデコ
ーダI4に出力する。
In Fig. 2, N
The TSC television signal is input to the RGB separation circuit 2 and also input to the sync separation circuit 3 . The RGB separation circuit 2 separates the human-powered NTSC television signal into RGB signals, and then switches the changeover switches 4a, 4b,
4c is output to the CRT display 5 via each a side. On the other hand, the synchronization separation circuit 3 separates the vertical synchronization signal (■η) and the horizontal synchronization signal (■) from the manually inputted NTSC television signal, and outputs each signal to the counter decoder I4 in the CRT controller 6.

CRTコントローラ6は、例えば1フレームの画像情報
を蓄積するダイナミック・ランダム・アクセス・メモリ
(以下、DRAMという。)7に接続され、スイッチ1
3がオンとされる挿入モードのとき挿入すべき画像のR
GBの各分離信号を切り換えスイッチ4 a、 4 b
、 4 cの各す側を介してCRTコントローラ6に出
力する。CRTコントローラ6内のCPUl0には、C
RTコントローラ6内の各回路を制御するためのシステ
ムプログラムを格納するROM(図示せず)と、該制御
動作を行うためのワーキングエリアとして動作するRA
M(図示せず)とが接続され、該CPUl0は、上記R
OMに格納されたシステムプログラムに従って動作する
。CPUIQにはまた、CRTコントローラ6を挿入モ
ードとするためのスイッチ13が接続され、該スイッチ
13がオンとされたときCPUl0は挿入モードとなり
、これに応答してCPUl0は上記切り換えスイッチ4
 a、 4 b、 4 cをa側からb側に切り換える
。さらにCPUl0には、12ビツトのデータバスを介
して、ルックアップテーブルとして用いられる16個の
レジスタ11aないしIloが接続される。CPUl0
は、RGBg色当たり4ビットI画素当たり計12ビッ
トで表される16種類の色信号をそれぞれ上記各レジス
タllaないしIloに出力して格納し、各レジスタI
laないしlloはそれぞれ、格納された12ビツトの
色信号をカラーコード選択用デコーダ16に出力する。
The CRT controller 6 is connected to a dynamic random access memory (hereinafter referred to as DRAM) 7 that stores, for example, one frame of image information, and is connected to a switch 1.
R of the image to be inserted when the insert mode is turned on
Switches 4a and 4b for switching each GB separated signal
, 4c to the CRT controller 6 through each side. The CPU10 in the CRT controller 6 has a C
A ROM (not shown) that stores a system program for controlling each circuit in the RT controller 6, and an RA that operates as a working area for performing the control operations.
M (not shown) is connected, and the CPU10 is connected to the R
It operates according to the system program stored in OM. A switch 13 for setting the CRT controller 6 to the insertion mode is also connected to the CPUIQ, and when the switch 13 is turned on, the CPUl0 becomes the insertion mode, and in response, the CPUl0 switches the changeover switch 4.
Switch a, 4 b, 4 c from side a to side b. Furthermore, 16 registers 11a to Ilo used as look-up tables are connected to CPU10 via a 12-bit data bus. CPU10
outputs and stores 16 types of color signals represented by 4 bits per RGBg color and a total of 12 bits per pixel, and stores them in each register Ila to Ilo.
Each of la to llo outputs the stored 12-bit color signal to the color code selection decoder 16.

DRAM7は、■フレーム分の挿入画像の各画素に関す
る画像データを格納し、1画素当たりの該画像データは
、4ビツトの色指定信号とRGB各色当たり4ビツト1
6階層の計12ビットの濃淡指定信号を有する。
The DRAM 7 stores image data regarding each pixel of the inserted image for 1 frames, and the image data per pixel consists of a 4-bit color designation signal and 4-bit 1 for each RGB color.
It has a total of 12 bits of gray level designation signals in 6 layers.

カウンタデコーダ14は、人力される垂直同期信号■η
正及び水平同期信号Hsyπに応答して、NTSCテレ
ビ信号の1フレームの画像の画像表示開始位置を示す信
号DCと、該NTSCテレビ信号の各水平線における画
像開始位置を示す信号HBを生成し、アドレスカウンタ
12に出力する。
The counter decoder 14 receives a manually input vertical synchronization signal ■η
In response to the positive and horizontal synchronizing signals Hsyπ, a signal DC indicating the image display start position of one frame of the image of the NTSC television signal and a signal HB indicating the image display start position of each horizontal line of the NTSC television signal are generated, and an address is generated. Output to counter 12.

アドレスカウンタ12は、上記信号DBに応答してDR
AM7に格納されている挿入画像の1フレームの最初の
画素のアドレスから、かつ上記信号HI3に応答して上
記挿入画像の各水平線の最初の画素のアドレスから、順
次上記アドレスを出力する。DRAM7は上記アドレス
カウンタI2から入力されるアドレスに格納された1画
素当たり16ビツトの画像データをパラレルにパラレル
/ノリアルシフトレジスタ(以下、P/sシフトレノス
タという。)15に出力する。これに応答してP/Sシ
フトレジスタ15は、入力された!6ビツトの画像デー
タをシリアルの画像データに変換して、上記カラーコー
ド選択用デコーダ16に出力する。
The address counter 12 responds to the signal DB by DR.
The addresses are sequentially output from the address of the first pixel of one frame of the inserted image stored in AM7 and from the address of the first pixel of each horizontal line of the inserted image in response to the signal HI3. The DRAM 7 outputs image data of 16 bits per pixel stored at the address input from the address counter I2 in parallel to a parallel/norial shift register (hereinafter referred to as P/s shift register) 15. In response to this, the P/S shift register 15 receives the input! The 6-bit image data is converted into serial image data and output to the color code selection decoder 16.

カラーコード選択用デコーダ16は、P/Sシフトレジ
スタI5から入力された画像データに応答して、該画像
データの色指定信号により指定されレジスタllaない
しlloのうちの1つに格納されたr(GBの各色信号
を読み出し、上記画像データ中の12ビツトの濃淡指定
信号に対応しかつ上記色信号に対応する、RGB各色4
ビット計12ビットのRcBl;j離ディノタル信号を
ディジタル/アナログ変換器(以下、D/A変換器とい
う。
In response to the image data input from the P/S shift register I5, the color code selection decoder 16 selects the r( Each color signal of GB is read out, and 4 of each color of RGB corresponds to the 12-bit density designation signal in the image data and corresponds to the above color signal.
A digital/analog converter (hereinafter referred to as a D/A converter) converts the RcBl;j signal of 12 bits in total.

)17に出力する。これに応答して、D/A変換器17
は、入力されるRGB各色4ビットのRGB分離ディジ
タル信号をそれぞれ、アナログのRGB分離信号に変換
し、切り換えスイッチ4a、4b、4cの各す側を介し
てCRTデイスプレィ5に出力する。
)17. In response to this, the D/A converter 17
converts the input RGB separated digital signals of 4 bits for each RGB color into analog RGB separated signals, and outputs them to the CRT display 5 via each side of the changeover switches 4a, 4b, and 4c.

以上のように構成された画像挿入装置において、被挿入
画像のNTSCテレビ信号がビデオ入力端子1に入力さ
れた後スイッチ13かオンとされたとき、CRTコント
ローラ6は挿入モードとなり、CPUl0は切り換えス
イッチ4 a、 4 b、 4 cをa側からb側に切
り換える。CRTコントローラ6内のアドレスカウンタ
12は、入力されたNTSCテレビ信号から生成された
上記信号DC及びHBに応答して、1フレームの挿入画
像の各アドレスを順次DRAM7に出力する。これに応
答してDRA M 7は、入力されたアドレスに格納さ
れた1画素当たり16ビツトの画像データをCRTコン
トローラ6内の■゛1.1.パSンフトレジスタI5す
る。これに応答してCRTコントローラ6は、上述のよ
うに該画像データに対応するアナログのRGB分離信号
を生成して、各信号をそれぞれ切り換えスイッチ4 a
、 4 b、 4 cのb側を介してCRTデイスプレ
ィ5に出力する。これによって、ビデオ信号入力端子1
に入力されたNTSCテレビ信号の被挿入画像に、上記
DRAM7に格納された挿入画像が挿入された画像がC
RTデイスプレィ5に表示される。
In the image insertion device configured as described above, when the switch 13 is turned on after the NTSC television signal of the image to be inserted is input to the video input terminal 1, the CRT controller 6 enters the insertion mode, and the CPU 10 operates as a changeover switch. 4 Switch a, 4 b, and 4 c from the a side to the b side. The address counter 12 in the CRT controller 6 sequentially outputs each address of the inserted image of one frame to the DRAM 7 in response to the signals DC and HB generated from the input NTSC television signal. In response, the DRAM 7 transfers the 16-bit image data per pixel stored at the input address to the 1.1. Passport register I5. In response, the CRT controller 6 generates analog RGB separation signals corresponding to the image data as described above, and switches each signal to the switch 4a.
, 4b, and 4c to the CRT display 5 via the b side. This allows the video signal input terminal 1
The image in which the inserted image stored in the DRAM 7 is inserted into the inserted image of the NTSC television signal input to the C
displayed on the RT display 5.

[発明が解決しようとする問題点コ しかしながら、上述の従来例の装置において、入力され
るNTSCテレビ信号中の水平同期信号π5yncの例
えば1個のパルスが、伝送路又は伝送設備において消失
した場合であって、第3図に示すように、被挿入画像の
画面50に挿入画像52を挿入するとき、該被挿入画像
50上において1行分の空白行の画像52が表示され、
従って、挿入画像5Iの1行分の画像だけが1水平期間
だけ遅延されて表示されることになる。これは、カウン
タデコーダ14に入力される水平同期信号H5yncの
1個のパルスが消失し、これによってカウンタデコーダ
14から出力される信号HBが1水平期間だけ遅延され
るためである。
[Problems to be Solved by the Invention] However, in the conventional device described above, if, for example, one pulse of the horizontal synchronizing signal π5ync in the input NTSC television signal is lost in the transmission line or transmission equipment, As shown in FIG. 3, when inserting an insert image 52 into the inserted image screen 50, one blank line image 52 is displayed on the inserted image 50.
Therefore, only one line of the inserted image 5I is displayed with a delay of one horizontal period. This is because one pulse of the horizontal synchronizing signal H5ync input to the counter decoder 14 disappears, and thereby the signal HB output from the counter decoder 14 is delayed by one horizontal period.

本発明の目的は以上の問題点を解決し、入力される被挿
入画像のテレビ信号において水平同期信号の消失が生じ
る場合であっても、該水平同期信号を補償し、上述のよ
うに挿入画像の遅延が生じない画像挿入装置を提供する
ことにある。
An object of the present invention is to solve the above problems, and even if the horizontal synchronization signal disappears in the input television signal of the inserted image, the horizontal synchronization signal is compensated for, and the inserted image is An object of the present invention is to provide an image insertion device that does not cause any delay.

[問題点を解決するための手段] 本発明は、入力される被挿入画像のテレビ信号から垂直
同期信号及び水平同期信号を分離し、上記垂直同期信号
及び上記水平同期信号に応答して予め記憶装置に記憶さ
れた挿入画像のテレビ信号を上記被挿入画像のテレビ信
号に挿入する画像挿入装置において、上記被挿入画像の
テレビ信号の水平同期信号の消失を検出したとき検出信
号を出力する検出手段と、上記検出手段から出力される
検出信号に応答して水平同期信号を出力する同期信号出
力手段とを備えたことを特徴とする。
[Means for Solving the Problems] The present invention separates a vertical synchronizing signal and a horizontal synchronizing signal from a television signal of an input inserted image, and stores the vertical synchronizing signal and the horizontal synchronizing signal in advance in response to the vertical synchronizing signal and the horizontal synchronizing signal. In an image insertion device that inserts a television signal of an inserted image stored in the device into the television signal of the inserted image, a detection means outputs a detection signal when detecting disappearance of a horizontal synchronization signal of the television signal of the inserted image. and synchronization signal output means for outputting a horizontal synchronization signal in response to the detection signal output from the detection means.

[作用] 以上のように構成することにより、上記検出手段が上記
被挿入画像のテレビ信号の水平同期信号の消失を検出し
たとき検出信号を出力し、上記同期信号出力手段が上記
検出手段から出力される検出信号に応答して水平同期信
号を出力する。従って、例えば、入力される被挿入画像
のテレビ信号中の水平同期信号が消失した場合であって
も、上記検出手段がこれを検出し、上記同期信号出力手
段が上記水平同期信号を補償して出力する。
[Operation] With the above configuration, the detection means outputs a detection signal when it detects disappearance of the horizontal synchronization signal of the television signal of the inserted image, and the synchronization signal output means outputs the detection signal from the detection means. A horizontal synchronization signal is output in response to the detected signal. Therefore, for example, even if the horizontal synchronization signal in the television signal of the input image to be inserted disappears, the detection means detects this, and the synchronization signal output means compensates for the horizontal synchronization signal. Output.

[実施例コ 第1図は本発明の一実施例である画像挿入装置のブロッ
ク図であり、第1図において第2図と同一のものについ
ては同一の符号を付している。
[Embodiment] FIG. 1 is a block diagram of an image insertion apparatus that is an embodiment of the present invention. Components in FIG. 1 that are the same as those in FIG. 2 are designated by the same reference numerals.

この本実施例の画像挿入装置が、第2図の従来例の画像
挿入装置と異なるのは、同期分離回路3の水平同期信号
π「iの出力端子と、CRTコントローラ6内のカウン
タデコーダ14との間に水平同期信号補償回路20を挿
入したことである。
The image insertion device of this embodiment is different from the conventional image insertion device shown in FIG. This is because a horizontal synchronizing signal compensation circuit 20 is inserted between the two.

以下、上記相異点について詳細に説明する。The above differences will be explained in detail below.

第1図において、同期分離回路3から出力される水平同
期信号Hsyncは、カウンタデコーダ21に人力され
るとともに、インパークINV2を介してノアゲートN
 ORの第2の入力端子に人力される。クロック発生器
22は3.58MHzのクロック信号を発生し、カウン
タデコーダ2Iに出力する。
In FIG. 1, the horizontal synchronization signal Hsync output from the synchronization separation circuit 3 is input to the counter decoder 21, and is also input to the NOR gate N through the impark INV2.
A second input terminal of the OR is input manually. Clock generator 22 generates a 3.58 MHz clock signal and outputs it to counter decoder 2I.

カウンタデコーダ21は9ビツトのカウンタデコーダで
構成され、人力された水平同期信号Hsy正の立ち上が
りエツジにおいてリセットされた後、最大241個のパ
ルスの上記クロック信号を計数する。
The counter decoder 21 is composed of a 9-bit counter decoder, and after being reset at the positive rising edge of the manually inputted horizontal synchronizing signal Hsy, counts up to 241 pulses of the clock signal.

水平同期信号Hsyncが消失することなく正常に入力
される場合、リセットされた後227個のクロック信号
を計数したとき、該カウンタデコーダ21に次の水平同
期信号「■正が人力されて該カウンタデコーダ21がリ
セットされる。従って、該カウンタデコーダ21は23
0個以上のクロック信号を計数を行わずにリセットされ
ることになる。このとき、水平同期信号補償回路20に
入力された水平同期信号Hsy正が、インバータINV
2及びノアゲートNORを介してカウンタデコーダ14
に出力される。
If the horizontal synchronization signal Hsync is input normally without disappearing, when 227 clock signals are counted after being reset, the next horizontal synchronization signal "■" is input manually to the counter decoder 21 and the counter decoder 21 receives the next horizontal synchronization signal "■". 21 is reset.Therefore, the counter decoder 21 is reset to 23.
Zero or more clock signals will be reset without counting. At this time, the positive horizontal synchronizing signal Hsy input to the horizontal synchronizing signal compensation circuit 20 is applied to the inverter INV.
2 and the counter decoder 14 via the NOR gate NOR.
is output to.

一方、カウンタデコーダ2Iのリセット時の水平同期信
号H5yncの次の水平同期信号H5yncのパルスが
消失し人力されない場合、該カウンタデコーダ21はリ
セットされず、該カウンタデコーダ2Iは241111
のクロック信号を計数し、このときパルス幅約4μ秒の
水平同期信号Hsyncを発生しインバータrNV1を
介してノアゲートNOHの第1の入力端子に出力すると
ともに、自らカウンタデコーダ20をリセットし、上述
と同様に次の水平同期信号H5yncが入力されるまで
入力されるクロック信号を計数する。ノアゲートNOH
の出力端子から出力される信号は、水平同期信号H5y
ncとして上記カウンタデコーダI4に出力される。
On the other hand, if the pulse of the horizontal synchronizing signal H5ync following the horizontal synchronizing signal H5ync at the time of resetting the counter decoder 2I disappears and there is no manual input, the counter decoder 21 is not reset and the counter decoder 2I is 241111
At this time, a horizontal synchronizing signal Hsync with a pulse width of about 4 μs is generated and outputted to the first input terminal of the NOR gate NOH via the inverter rNV1, and it also resets the counter decoder 20 by itself and performs the above-mentioned process. Similarly, the clock signals inputted are counted until the next horizontal synchronization signal H5sync is inputted. Noah Gate NOH
The signal output from the output terminal of is the horizontal synchronization signal H5y
It is output as nc to the counter decoder I4.

なお、上記カウンタデコーダ21は、特許請求の範囲に
おける、被挿入画像のテレビ信号の水平同期信号の消失
を検出したとき検出信号を出力する検出手段と、上記検
出手段から出力される検出信号に応答して水平同期信号
を出力する同期信号出力手段に対応する。
Note that the counter decoder 21 includes a detection means that outputs a detection signal when detecting disappearance of the horizontal synchronization signal of the television signal of the inserted image, and a response to the detection signal output from the detection means, as set forth in the claims. This corresponds to synchronization signal output means for outputting a horizontal synchronization signal.

以上のように構成された水平同期信号補償回路20は、
入力される水平同期信号Hsy正の1個のパルスが消失
したとき、該水平同期信号=を補償して先に入力された
水平同期信号百5yncに同期する1個の水平同期信号
Hsyπをカウンタデコーダ14に出力する。
The horizontal synchronization signal compensation circuit 20 configured as described above is as follows:
When one positive pulse of the input horizontal synchronizing signal Hsy disappears, one horizontal synchronizing signal Hsyπ which compensates for the horizontal synchronizing signal = and synchronizes with the previously input horizontal synchronizing signal Hsync is output to the counter decoder. Output to 14.

上記水平同期信号補償回路20を備える第1図の画像挿
入装置は、正常にNTSCテレビ信号がビデオ信号入力
端子lに入力されるとき、従来例と同様に、ビデオ信号
入力端子1に人力されたNTSCテレビ信号の被挿入画
像に、上記DRAM7に格納された挿入画像を挿入し、
該挿入された画像をCRTデイスプレィ5に表示させる
ことができる。また、画像挿入装置は、水平同期信号補
償回路20を備えているので、ビデオ信号入力端子Iに
人力されるNTSCテレビ信号中の水平同期信号Hsy
ncの1個のパルスが消失した場合であっても、上記水
平同期信号補償回路20が該水平同期信号「i正を補償
して出力する。従って、従来例の第3図に示すように、
被挿入画像の画面50に挿入画像52を挿入するとき、
該被挿入画像50上において1行分の空白行の画像52
が表示され、挿入画像5!の1行分の画像だけが1水平
期間だけ遅延されて表示されるということを防止するこ
とができる。従って、本発明は、ビデオ信号入力端子l
に入力されるNTSCテレビ信号の水平同期信号H5y
ncが伝送路又は伝送設備においてたびたび消失するよ
うなシステムに対して特に有効である。
The image insertion device shown in FIG. 1, which includes the horizontal synchronization signal compensation circuit 20, is configured such that when an NTSC television signal is normally input to the video signal input terminal 1, the image insertion device shown in FIG. Insert the inserted image stored in the DRAM 7 into the inserted image of the NTSC television signal,
The inserted image can be displayed on the CRT display 5. Furthermore, since the image insertion device is equipped with the horizontal synchronization signal compensation circuit 20, the horizontal synchronization signal Hsy in the NTSC television signal inputted to the video signal input terminal I is
Even if one pulse of nc disappears, the horizontal synchronizing signal compensation circuit 20 compensates for the horizontal synchronizing signal "i positive" and outputs it. Therefore, as shown in FIG. 3 of the conventional example,
When inserting the insert image 52 into the inserted image screen 50,
An image 52 of one blank line on the inserted image 50
is displayed, and insert image 5! It is possible to prevent only one row of images from being displayed with a delay of one horizontal period. Therefore, the present invention provides a video signal input terminal l.
Horizontal synchronization signal H5y of the NTSC television signal input to
This is particularly effective for systems where nc frequently disappears in transmission lines or transmission equipment.

以上の実施例においては、被挿入画像のNTSCテレビ
信号から変換されたRGB分離信号に、DRAM7に格
納された挿入画像のRGB分離信号を挿入するようにし
ているが、これに限らず、被挿入画像のNTSCテレビ
信号に挿入画像のNTSCテレビ信号を挿入するように
公知の通り構成してもよい。
In the above embodiment, the RGB separated signal of the inserted image stored in the DRAM 7 is inserted into the RGB separated signal converted from the NTSC television signal of the inserted image, but the invention is not limited to this. The NTSC television signal of the inserted image may be inserted into the NTSC television signal of the image in a known manner.

[発明の効果] 以上詳述したように本発明によれば、画像挿入装置にお
いて、被挿入画像のテレビ信号の水平同期信号の消失を
検出したとき検出信号を出力する検出手段と、上記検出
手段から出力される検出信号に応答して水平同期信号を
出力する同期信号出力手段とを備えたので、例えば、入
力される被挿入画像のテレビ信号中の水平同期信号が消
失した場合であっても、水平同期信号が補償され出力さ
れ、従来例の第3図に示すように、被挿入画像の画面5
0に挿入画像52を挿入するとき、該被挿入画像50上
において1行分の空白行の画像52が表示され、挿入画
像51の1行分の画像だけが1水平期間だけ遅延されて
表示されるということを防止することができる。
[Effects of the Invention] As detailed above, according to the present invention, an image insertion device includes a detection means for outputting a detection signal when detecting disappearance of a horizontal synchronization signal of a television signal of an inserted image, and the detection means. and a synchronization signal output means for outputting a horizontal synchronization signal in response to a detection signal output from the synchronous signal output means, so that even if the horizontal synchronization signal in the television signal of the input image to be inserted disappears, for example, , the horizontal synchronization signal is compensated and output, and as shown in FIG. 3 of the conventional example, the screen 5 of the inserted image is
When inserting the insert image 52 into the inserted image 50, one blank line of the image 52 is displayed on the inserted image 50, and only the one line of the insert image 51 is delayed by one horizontal period and displayed. It is possible to prevent this from happening.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例である画像挿入装置のブロッ
ク図、 第2図は従来例の画像挿入装置のブロック図、第3図は
第2図の画像挿入装置における問題点を示すCRTデイ
スプレィの画面の正面図である。 1・・・ビデオ信号入力端子、 2・・・RGB分離回路、 3・・・同期分離回路、 4 a、 4 b、 4 c・・・切り換えスイッチ、
5・・・CRTデイスプレィ、 6・・・CRTコントローラ、 7・・・ダイナミック・ランダム・アクセス・メモリ(
D RA M)、 20・・・水平同期信号補償回路、 2I・・・カウンタデコーダ、 22・・・クロック発生器、 INVI、rNV2−・・インバータ、NOR・・・ノ
アゲート。
FIG. 1 is a block diagram of an image insertion device that is an embodiment of the present invention, FIG. 2 is a block diagram of a conventional image insertion device, and FIG. 3 is a CRT showing problems in the image insertion device of FIG. FIG. 3 is a front view of the screen of the display. DESCRIPTION OF SYMBOLS 1... Video signal input terminal, 2... RGB separation circuit, 3... Synchronization separation circuit, 4 a, 4 b, 4 c... Changeover switch,
5...CRT display, 6...CRT controller, 7...Dynamic random access memory (
DRAM), 20...Horizontal synchronization signal compensation circuit, 2I...Counter decoder, 22...Clock generator, INVI, rNV2-...Inverter, NOR...Nor gate.

Claims (1)

【特許請求の範囲】[Claims] (1)入力される被挿入画像のテレビ信号から垂直同期
信号及び水平同期信号を分離し、上記垂直同期信号及び
上記水平同期信号に応答して予め記憶装置に記憶された
挿入画像のテレビ信号を上記被挿入画像のテレビ信号に
挿入する画像挿入装置において、 上記被挿入画像のテレビ信号の水平同期信号の消失を検
出したとき検出信号を出力する検出手段と、 上記検出手段から出力される検出信号に応答して水平同
期信号を出力する同期信号出力手段とを備えたことを特
徴とする画像挿入装置。
(1) Separate the vertical synchronization signal and horizontal synchronization signal from the input television signal of the inserted image, and in response to the vertical synchronization signal and the horizontal synchronization signal, extract the television signal of the insertion image stored in advance in the storage device. In the image insertion device for inserting into the television signal of the inserted image, a detection means outputs a detection signal when detecting disappearance of a horizontal synchronization signal of the television signal of the inserted image; and a detection signal outputted from the detection means. 1. An image insertion device comprising: synchronization signal output means for outputting a horizontal synchronization signal in response to a horizontal synchronization signal.
JP62333767A 1987-12-28 1987-12-28 Picture inserting device Pending JPH01174179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62333767A JPH01174179A (en) 1987-12-28 1987-12-28 Picture inserting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62333767A JPH01174179A (en) 1987-12-28 1987-12-28 Picture inserting device

Publications (1)

Publication Number Publication Date
JPH01174179A true JPH01174179A (en) 1989-07-10

Family

ID=18269726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62333767A Pending JPH01174179A (en) 1987-12-28 1987-12-28 Picture inserting device

Country Status (1)

Country Link
JP (1) JPH01174179A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511832A (en) * 2002-12-20 2006-04-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Apparatus for rearranging image data for display using two replacement steps and storage of partially rearranged intermediate image data
US10176898B2 (en) 2010-11-15 2019-01-08 Atomic Energy Of Canada Limited Nuclear fuel containing a neutron absorber

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61157084A (en) * 1984-12-28 1986-07-16 Yokogawa Medical Syst Ltd Display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61157084A (en) * 1984-12-28 1986-07-16 Yokogawa Medical Syst Ltd Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511832A (en) * 2002-12-20 2006-04-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Apparatus for rearranging image data for display using two replacement steps and storage of partially rearranged intermediate image data
US10176898B2 (en) 2010-11-15 2019-01-08 Atomic Energy Of Canada Limited Nuclear fuel containing a neutron absorber

Similar Documents

Publication Publication Date Title
US5977989A (en) Method and apparatus for synchronizing video and graphics data in a multimedia display system including a shared frame buffer
KR0173704B1 (en) Asymmetric picture compensating apparatus for projector
JPH04176274A (en) Method of concealing error
JP3580792B2 (en) Video signal detection circuit
JPH01174179A (en) Picture inserting device
JP3423327B2 (en) Video signal input / output device
JP2910883B2 (en) Video signal processing device
KR20050081743A (en) Method and apparatus for compensating for interlace type video signal
JP4273548B2 (en) Waveform shaping device, display device including the same, and electronic device
JPS61172484A (en) Video field decoder
JP3474104B2 (en) Scan converter
JPH08129356A (en) Display device
JP3710358B2 (en) Screen display control method and apparatus
JP2975469B2 (en) Image evaluation device and image display device using the same
JP3233230B2 (en) Image processing apparatus and method
JPH10136290A (en) Liquid crystal display device
KR19980027974A (en) Noise removing device and method for image inversion of liquid crystal display (LCD)
JPH04312077A (en) Digital superimpose device
JPH01143580A (en) Teletext receiver
JPH0431892A (en) Video signal displaying device
KR19980075795A (en) Vertical Synchronization Stabilization Circuit of Video Signal Indicator
JPH05127645A (en) Display device
KR19990041561A (en) Flicker Rejection Circuit of LCD Display
JPH06125482A (en) Correction range designation circuit for black level correction circuit
KR19990002183A (en) Image quality improvement device of anti-recording signal using line memory