JPH01172770A - Inspection of printed circuit board - Google Patents

Inspection of printed circuit board

Info

Publication number
JPH01172770A
JPH01172770A JP62332148A JP33214887A JPH01172770A JP H01172770 A JPH01172770 A JP H01172770A JP 62332148 A JP62332148 A JP 62332148A JP 33214887 A JP33214887 A JP 33214887A JP H01172770 A JPH01172770 A JP H01172770A
Authority
JP
Japan
Prior art keywords
measurement
circuit board
probe
signal
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62332148A
Other languages
Japanese (ja)
Other versions
JPH0574024B2 (en
Inventor
Hideaki Minami
秀明 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP62332148A priority Critical patent/JPH01172770A/en
Publication of JPH01172770A publication Critical patent/JPH01172770A/en
Publication of JPH0574024B2 publication Critical patent/JPH0574024B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To inspect a large number of measuring points at a high speed, by comparing the detection signal outputted from a signal detection part with a scheduled reference signal. CONSTITUTION:At first, for example, the switch 1a of the probe 1 brought into contact with the measuring point A set to one terminal of a condenser C1 among probes is closed to be connected to a measuring signal source 5. Further, the switch 2b of the probe 2 brought into contact with the measuring point B set to the other terminal of said condenser C1 is closed to be connected to a signal detection part 12. Impedance measurement also performing the discharge of the condenser C1 is performed through said two probes 1, 2. This measurement is successively performed with respect to the probe brought into contact with the measuring point of each condenser. Next, (N-1) probes are connected to the signal source 5 with respect to a circuit network to be measured and the remaining one probe is connected to the detection part 12 and this operation is performed with respect to each probe to measure the impedance of each measuring point. The quality of each printed circuit board is judged on the basis of each impedance value.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は回路基板の検査方法に関し、さらに詳しく言
えば、インサーキットテスタにおける新規な検査方法に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for testing a circuit board, and more specifically, to a novel testing method for an in-circuit tester.

〔従 来 例〕[Conventional example]

インサーキットテスタによる回路基板の検査においては
、フィクスチャーと呼ばれる基板固定装置が用いられる
。このフィクスチャーには被検査回路基板の測定ポイン
トに対応するプローブ(ナス1〜ビン)が多数植設され
ており、同プローブを介して測定信号を与えるとともに
、その応答信号を検出し、例えば良品基板から予め吸収
した良品データとその検出信号とを比較することにより
、回路基板の良否を判別するようにしている。すなわち
基本的には、特定のプローブを測定信号源に接続し、そ
れに対応する所定のプローブから検出信号を得るという
ことになるが、これにはいくつかの方法がある。
When testing a circuit board using an in-circuit tester, a board fixing device called a fixture is used. This fixture is equipped with a number of probes (eggplant 1 to bottle) corresponding to the measurement points of the circuit board to be inspected, and it gives a measurement signal through the probes and detects the response signal. The quality of the circuit board is determined by comparing the detection signal with non-defective data previously absorbed from the board. That is, basically, a specific probe is connected to a measurement signal source and a detection signal is obtained from the corresponding predetermined probe. There are several ways to do this.

■総当り方式:これは各プローブ間をすべてテストする
もので、第3図に示されているような例えばコンデンサ
C1,C2、抵抗R0,R2からなる回路網をテストす
る場合には、各測定ポイントAないしDにそれぞれプロ
ーブ1ないし4を接触させたのち、信号源5からスキャ
ナ6を介して?ll’l定用交流信用交流信号え、A−
B、A−C,A−D。
■Brute force method: This is a method that tests everything between each probe. For example, when testing a circuit network consisting of capacitors C1 and C2 and resistors R0 and R2 as shown in Figure 3, each measurement After contacting the probes 1 to 4 to points A to D, respectively, the signal is transmitted from the signal source 5 via the scanner 6? ll'l regular AC credit AC signal, A-
B, A-C, A-D.

B−C,B−D、C−Dの各テストステップを踏んでa
+す宇部7によりdlす定を行うことになる。
After performing the test steps B-C, B-D, and C-D, a
The dl setting will be performed by the +su section 7.

■ショートグループ、オープングループによるデス1−
二良品」、(板より良品データを吸収する際、特定のプ
ローブに対しである一定レベル以下のプローブのグルー
プ(ショートグループ)をつくり。
■Death 1- by short group and open group
(When absorbing good data from a board, a group (short group) of probes below a certain level is created for a specific probe.

検査時にそのグループ内のプローブがある一定レベル以
下で、かつ、他のグループとの間ではオープンである時
に良品と判断する。
At the time of inspection, a product is judged to be non-defective if the probes in that group are below a certain level and are open to other groups.

■ピン間テスト:特にり、C,Rなど単品が存在する場
合、そのプローブビン間を測定する。第3図の例につい
て言えば、A−B、B−C,C−り、D−A間のテスト
を行う。
■ Pin-to-pin test: If there are single products such as R, C, and R, measure between the probe bins. Regarding the example of FIG. 3, tests are performed between AB, B-C, C-ri, and D-A.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

」二記■の総当り方式はプログラムが比較的単純である
が、測定ポイントが多くなると測定ステップが大幅に増
大し、高速性に欠ける。これに対し、■のショート、オ
ープンはある程度高速ではあるが、不良と判定された場
合、その不良部品の所在が掴み浬くリペアを行う上で不
便である。その点(3)のピン間テストによれば、精度
がよく不良部品の位置を適確に掴むことができ、リペア
を行う上で便利ではあるが、プログラムが複雑でその設
計にかなりの手間がかる。その場合なによりもまず問題
なのは、プログラム作成者が測定方法はもとより被測定
対象である部品の性質、特性等を知っていることが前提
であり、このような総合的な知識がなければプログラム
をつくることができないということである。
The brute force method described in Section 2 (2) has a relatively simple program, but as the number of measurement points increases, the number of measurement steps increases significantly, resulting in a lack of high speed. On the other hand, the short circuit and open circuit shown in (2) is relatively fast, but if it is determined to be defective, it is inconvenient to carry out repairs because the location of the defective part has to be determined. According to point (3), the pin-to-pin test has good accuracy and can accurately locate the defective part, which is convenient for repair, but the program is complex and requires a lot of effort to design. . In this case, the first problem is that it is assumed that the program creator knows not only the measurement method but also the properties and characteristics of the parts being measured, and without such comprehensive knowledge, it is impossible to write the program. This means that it cannot be created.

更に、■、■、■いずれにおいても例えばコンデンサに
たまたま多量の電荷がたまっているような場合には、 
all定の際その放電電流によってスキャナのスイッチ
接点が損傷を受けることがある。
Furthermore, in any of ■, ■, and ■, for example, if a large amount of charge happens to accumulate in the capacitor,
During all-setting, the discharge current may damage the switch contacts of the scanner.

したがって、一般には1例えば切り換え可能な抵抗を夕
11えた放電回路8を設け、その電荷を放電させたのち
tlす宇部7にて本来の測定を行うようにしている。こ
のため、装置が複雑化してコストアップを招くとともに
高速性を損なうという問題がある。
Therefore, in general, a discharge circuit 8 equipped with, for example, a switchable resistor is provided, and after the electric charge is discharged, the actual measurement is performed at the Ube 7. For this reason, there is a problem that the device becomes complicated, leading to an increase in cost, and at the same time, high speed is impaired.

この発明は上記した従来の事情に鑑みなされたもので、
その目的は、複雑なプログラム設計が不要であり、しか
も放電回路を特に設けずに多数の測定ポイントを高速に
検査することができるようにした回路基板検査方法を提
供することにある。 。
This invention was made in view of the above-mentioned conventional circumstances,
The purpose is to provide a circuit board testing method that does not require complicated program design and can test a large number of measurement points at high speed without particularly providing a discharge circuit. .

〔問題点を解決するための手段〕[Means for solving problems]

第1図に示されている実施例を参照すると、上記した目
的を達成するため、この発明においては、被測定回路基
板の測定ポイントに接触する複数(N本)のプローブ1
,2.・・・と、該プローブを介して被検査回路基板に
all定信号を供給する81す定信号源5およびその被
検査回路基板側から出力される応答信号を同じくプロー
ブを介して検出する信号検出部12と、上記プローブを
上記測定信号源5もしくは信号検出部12のいずれかに
接続する切替え手段10とを含み、上記信号検出部12
から出力される検出信号を予定された基準信号と比較す
ることにより、上記被検査回路基板の良否を判定する回
路基板検査方法において、まず、下記(イ)の基板内に
おけるコンデンサの放電を意図したピン間?ltq定を
行ったのち、(ロ)の回路網に対する本測定が行われ、
基板の良否が判定される。
Referring to the embodiment shown in FIG. 1, in order to achieve the above-mentioned object, the present invention includes a plurality of (N) probes 1 that contact measurement points on a circuit board to be measured.
,2. . . . 81 constant signal source 5 which supplies all constant signals to the circuit board under test via the probe, and signal detection which detects the response signal output from the circuit board under test via the same probe. section 12 and switching means 10 for connecting the probe to either the measurement signal source 5 or the signal detection section 12, the signal detection section 12
In the circuit board inspection method for determining the quality of the circuit board to be inspected by comparing the detection signal output from the circuit board with a predetermined reference signal, first, Between the pins? After determining ltq, the main measurement for the circuit network in (b) is performed,
The quality of the board is determined.

(イ)すなわち最初に、上記プローブのうち例えばコン
デンサC1の一端に設定された測定ポイントAに接触す
る1本のプローブ1のスイッチ1aを閉じて同プローブ
1を上記測定信号源5に接続するとともに、その他端に
設定されたlI+q定ボイントBに接触する1本のプロ
ーブ2のスイッチ2bを閉じて同プローブ2を上記信号
検出部12に接続し、この2つのプローブ1,2を介し
て上記コンデンサ1の放電を兼ねたインピーダンス測定
を行い、この測定を各コンデンサの測定ポイントに接触
するプローブについて順次行う。
(B) First, the switch 1a of one of the probes 1 that contacts the measurement point A set at one end of the capacitor C1 is closed, and the probe 1 is connected to the measurement signal source 5. , the switch 2b of one probe 2 that contacts the lI + q constant point B set at the other end is closed, the probe 2 is connected to the signal detecting section 12, and the capacitor is connected via these two probes 1 and 2. The impedance measurement which also serves as the discharge of step 1 is carried out, and this measurement is carried out sequentially for the probe that contacts the measurement point of each capacitor.

(ロ)次に、例えば図示のコンデンサC1,C2゜及び
抵抗R□、R2からなる回路網に対しては、上記プロー
ブの内、N−1本を上記測定信号源5に接続し、残りの
1本を上記信号検出部12に接続して、これを各プロー
ブについて行うことにより各測定ポイントのインピーダ
ンスを測定し、上記(イ)及び(ロ)のインピーダンス
の値をもってそれぞれの良否を判定することを特徴とし
ている。
(b) Next, for example, for a circuit network consisting of capacitors C1, C2° and resistors R□, R2 shown in the figure, connect N-1 of the probes to the measurement signal source 5, and connect the remaining probes to the measurement signal source 5. Connect one probe to the signal detection section 12 and measure the impedance of each measurement point by doing this for each probe, and judge the quality of each probe based on the impedance values in (a) and (b) above. It is characterized by

〔作   用〕[For production]

検査に先立って、良品基板から判定基準となる良品デー
タ(基準データ)の取込みが行われる。このデータ取込
み作業は1例えばコンデンサ類にっては上記(イ)のよ
うにそれぞれ2つのプローブを介して行われるピン間テ
ストにより各インピーダンスが測定され、また、回路網
については上記(ロ)の如くプローブを切り替えること
により、各測定ポイントの個々についてそのインピーダ
ンスが測定され、その値はメモリに記憶される。このよ
うにして、好ましくは複数の良品基板からデータを吸収
し、それを平均化して判定基準となる良品データが決め
られる。
Prior to the inspection, non-defective data (reference data) serving as a judgment standard is captured from a non-defective board. This data acquisition work is carried out by 1. For example, for capacitors, each impedance is measured by a pin-to-pin test conducted through two probes as described in (a) above, and for circuit networks, as described in (b) above. By switching the probes in this way, the impedance of each measurement point is measured individually and the value is stored in memory. In this way, data is preferably absorbed from a plurality of non-defective boards, and the data is averaged to determine non-defective data that serves as a criterion.

しかるのち、実際の基板検査に移行する。すなわち、被
検査回路基板の各測定ポイントにプローブを当て、各コ
ンデンサと回路網に対して上記(イ)、(ロ)に示す良
品データ吸収時と同一の順序および条件でプローブが切
り替えられて、各測定ポイントのインピーダンスが測定
される。そして、この測定インピーダンス値と良品デー
タとが比較され、許容範囲内かが判定される。
After that, the actual board inspection begins. That is, a probe is applied to each measurement point on the circuit board under test, and the probes are switched for each capacitor and circuit network in the same order and under the same conditions as when acquiring non-defective data shown in (a) and (b) above. The impedance of each measurement point is measured. Then, this measured impedance value is compared with non-defective product data, and it is determined whether it is within the allowable range.

〔実 施 例〕〔Example〕

以下、この発明を第1図に示されている実施例全参照し
ながら詳細に説明する。
The present invention will now be described in detail with reference to the entire embodiment shown in FIG.

同図には、第3図と同様の回路網の各測定ポイントA−
Dに4つのプローブ1〜4を接触させた例が示されてい
る。各プローブ1〜4には、それぞれ2つの切替えスイ
ッチla、lb;2a、2b ; 3a、3b :4a
、4bが並列的に接続されている。各プローブ1〜4は
その一方のスイッチla、2a、3a、4aを介して測
定信号源である例えば交流電源5に接続されている。ま
た、各プローブ1〜4は他方のスイッチlb、2b、3
b、4bを介して信号検出部12に接続されている。
The figure shows each measurement point A- of the same circuit network as in Figure 3.
An example is shown in which four probes 1 to 4 are brought into contact with D. Each probe 1 to 4 has two changeover switches la, lb; 2a, 2b; 3a, 3b: 4a
, 4b are connected in parallel. Each of the probes 1 to 4 is connected to a measurement signal source, for example, an AC power source 5, via one of the switches la, 2a, 3a, 4a. In addition, each probe 1 to 4 is connected to the other switch lb, 2b, 3.
It is connected to the signal detection section 12 via b and 4b.

この実施例において同信号源5は例えば過電流出力を防
止する図示しない2つのツェナダイオードを備えた定電
圧源からなり、同信号検出部12は例えば負荷抵抗R3
と、抵抗R4及びダイオードD1゜D2等の保護回路を
有する電流リミタ形の電流−電圧変換器からなる。この
信号検出部12の出力側には、増幅器13を介してA/
D変換器14が接続されており、その変換データはCP
U (中央処理手段)15にて処理され、また、スイッ
チ18〜4bもこのCPU15により制御されるように
なっている。
In this embodiment, the signal source 5 includes, for example, a constant voltage source equipped with two Zener diodes (not shown) for preventing overcurrent output, and the signal detecting section 12 includes, for example, a load resistor R3.
and a current-limiter type current-voltage converter having a protection circuit such as a resistor R4 and diodes D1 and D2. The output side of this signal detection section 12 is connected to an A/
A D converter 14 is connected, and the converted data is sent to the CP
It is processed by U (central processing means) 15, and the switches 18 to 4b are also controlled by this CPU 15.

この発明によれば、次のようにして基板検査が行われる
。まず、良品基板から判定基準に使用される良品データ
を得る。すなわち、良品基板を図示しないフィクスチャ
ーにセットし、同じく図示しないプレス装置を動作させ
て各プローブ1〜4を良品基板の測定ポイントA−Dに
接触させる。
According to this invention, board inspection is performed in the following manner. First, non-defective data used as a criterion is obtained from a non-defective board. That is, a non-defective substrate is set in a fixture (not shown), and a press device (also not shown) is operated to bring each of the probes 1 to 4 into contact with measurement points A to D of the non-defective substrate.

そして、上記作用説明の(イ)で述べたように、例えば
基板上のコンデンサC1に対してまず放電を兼ねたイン
ピーダンス測定を行う、すなわち、交流電源5側のスイ
ッチ18〜4aのうち、スイッチ1aを「閉」、その他
のスイッチ28〜4aを「開」にするとともに、信号検
出部12側のスイッチ1b〜4bのうち、スイッチ2b
を「閉J、その他のスイッチlb、3b、4bを「開」
とする。
Then, as described in (a) of the above explanation of the operation, for example, impedance measurement that also serves as discharge for the capacitor C1 on the board is first performed. is "closed" and the other switches 28 to 4a are "open", and among the switches 1b to 4b on the signal detection unit 12 side, switch 2b is
``Close J'', other switches lb, 3b, 4b ``Open''
shall be.

これにより、交流電流5から流れる電流は測定ポイント
Aからコンデンサ1と、抵抗R2−コンデンサC2−抵
抗R1の2径路に分流し、測定ポイントBにて合流した
のち信号検出部12に流入する。
As a result, the current flowing from the alternating current 5 is divided into two paths: from the measurement point A to the capacitor 1 and from the resistor R2 to the capacitor C2 to the resistor R1, and after merging at the measurement point B, flows into the signal detection section 12.

この電流は信号検出部12において例えば電圧に変換さ
れ、増幅器13を介してA/D変換器14に加えられた
のち、ディジタルのデータに変換される。
This current is converted into, for example, a voltage in the signal detection section 12, applied to an A/D converter 14 via an amplifier 13, and then converted into digital data.

このデータは良品基板の測定ポイントAにおいてコンデ
ンサC1を主たる測定対象としたときのインピーダンス
値であり、CPU15はこの良品データを測定ポイント
Aの基準データとしてメモリ16に格納する。
This data is the impedance value when the capacitor C1 is the main measurement target at the measurement point A of the non-defective board, and the CPU 15 stores this non-defective data in the memory 16 as reference data for the measurement point A.

次に、例えばコンデンサC2に対して測定を行う。すな
わち、交流電源5側のスイッチ1a〜4aのうち1例え
ばスイッチ4aを「閉J、その他のスイッチ18〜3a
を「開Aにするとともに、信号検出部12側のスイッチ
1b〜4bのうち、スイッチ3bを「閉」、その他のス
イッチ1b、2b、4bを「開」とする。
Next, measurements are performed on capacitor C2, for example. That is, one of the switches 1a to 4a on the AC power supply 5 side, for example, switch 4a, is set to "closed J," and the other switches 18 to 3a are
is set to "open A," and among the switches 1b to 4b on the signal detection section 12 side, switch 3b is set to "closed," and the other switches 1b, 2b, and 4b are set to "open."

これにより、交流電源5から流れる電流は測定ポイント
DからコンデンサC2と、抵抗R2−コンデンサC1−
抵抗R工の2径路に分流し、8′111定ポイントCに
て合流したのち信号検出部12に流入する。
As a result, the current flowing from the AC power supply 5 is transferred from the measurement point D to the capacitor C2 and from the resistor R2 to the capacitor C1.
The signal is divided into two paths of the resistor R, merges at a fixed point C at 8'111, and then flows into the signal detection section 12.

この電流は信号検出部12において例えば電圧に変換さ
れ、更に上記と同様にディジタルのデータに変換された
のち測定ポイントDの基準データとしてメモリ16に格
納される。以下、図示しない他のコンデンサについても
同様に、それを挾む2つの」り定ポイントに接触するプ
ローブをスイッチにて交流電源5と信号検出部12へ接
続し、インピーダンス測定を行ってその基準データを吸
収する。
This current is converted into, for example, a voltage in the signal detection section 12, and further converted into digital data in the same manner as described above, and then stored in the memory 16 as reference data for the measurement point D. Hereinafter, similarly for other capacitors (not shown), the probes that touch the two fixed points sandwiching the capacitors are connected to the AC power supply 5 and the signal detecting section 12 with a switch, the impedance is measured, and the reference data is obtained. absorb.

このインピーダンス測定において、コンデンサにほとん
ど電荷が無い場合には瞬間的に測定が完了する。また、
電荷があった場合には例えば交流電源5からの測定信号
により半強制的に中和され。
In this impedance measurement, if there is almost no charge in the capacitor, the measurement is completed instantaneously. Also,
If there is an electric charge, it is semi-forcibly neutralized by a measurement signal from the AC power source 5, for example.

それ以後は測定信号に対する本来の応答信号となる。よ
って、上記したように放電を兼ねたインピーダンス測定
ができる。
After that, it becomes the original response signal to the measurement signal. Therefore, as described above, impedance measurement that also serves as a discharge measurement is possible.

コンデンサに対するインピーダンス測定にてその基準デ
ータの取り込みが終わると1回路網に対してインピーダ
ンス測定を行い、その基準データを吸収する、例えば、
交流電源5側のスイッチ18〜4aの内、スイッチ1a
を「開」、その他のスイッチ2a〜4aを「閉」とする
とともに、信号検出部12側のスイッチ1b〜4bの内
、スイッチ1bを「閉」、その他のスイッチ2b〜4b
を「開」とする。これにより、測定ポイントB、C。
Once the reference data has been captured in the impedance measurement for the capacitor, the impedance is measured for one circuit network and the reference data is absorbed, for example,
Among the switches 18 to 4a on the AC power supply 5 side, switch 1a
is set to "open" and the other switches 2a to 4a are set to "closed", and among the switches 1b to 4b on the signal detection unit 12 side, switch 1b is set to "closed" and the other switches 2b to 4b are set to "closed".
is "open". As a result, measurement points B and C.

Dは同電位で、測定ポイントAのみがそれらに対して低
電位となるため、この例の場合測定ポイントBとDから
測定ポイントAに向けて電流が流れ込むことになる。こ
の電流は信号検出部12にて例えば電圧に変換されたの
ち、上記同様にA/D変換器14にてディジタルのデー
タに変換される。このデータは良品基板の測定ポイント
Aにおける回路網のインピーダンスであり、CPU15
はこの良品データを測定ポイントAの基準データとして
メモリ16に格納する。次に、交流電源5側のスイッチ
1a〜4aの内、スイッチ2aを「開]、その他のスイ
ッチla、3a、4aを「閉」とするとともに、信号検
出部12側のスイッチ1b〜4bの内、スイッチ2bを
「閉」、その他のスイッチ1b、3b、4bを「開」と
する。これにより、測定ポイントBのインピーダンスが
検出され、そのデータが同ポイントBにおける基準デー
タとしてメモリ16に格納される。以後同様にして測定
ポイントC,Dのインピーダンスが求められ、そのデー
タは同ポイントC,Dにおける基準データとしてメモリ
16に格納される。このようにして、良品基板から判定
基準としての良品(基準)データを吸収するのであるが
、好ましくは複数の良品基板からデータを得て、その平
均値を使用するとよい。
Since D are at the same potential and only measurement point A is at a lower potential than them, current flows from measurement points B and D toward measurement point A in this example. This current is converted into, for example, a voltage by the signal detection section 12, and then converted into digital data by the A/D converter 14 in the same manner as described above. This data is the impedance of the circuit network at measurement point A of the good board, and is
stores this non-defective data in the memory 16 as reference data for measurement point A. Next, among the switches 1a to 4a on the AC power supply 5 side, the switch 2a is set to "open", the other switches la, 3a, and 4a are set to "closed", and the switches 1b to 4b on the signal detection section 12 side are set to "open". , switch 2b is "closed," and the other switches 1b, 3b, and 4b are "open." As a result, the impedance at the measurement point B is detected, and the data is stored in the memory 16 as reference data at the measurement point B. Thereafter, impedances at measurement points C and D are determined in the same manner, and the data is stored in the memory 16 as reference data at the same points C and D. In this way, non-defective (reference) data as a determination standard is absorbed from non-defective boards, but it is preferable to obtain data from a plurality of non-defective boards and use the average value.

しかるのち、被検査回路基板をフィクスチャーにセット
してその基板検査が行われる。すなわち。
Thereafter, the circuit board to be tested is set in a fixture and the board is tested. Namely.

上記コンデンサに対しての放電を兼ねたインピーダンス
測定の場合、及び回路網に対する本来のインピーダンス
測定の場合におけるスイッチ切替え順序と同じ順序にし
たがって交流電源5側のスイッチ18〜4aと、信号検
出部12側のスイッチ1b〜4bが切替えられて、被検
査回路基板の各測定ポイントA−Dについてそれぞれの
インピーダンスが測定され、CPU15においてその測
定データとメモリ16に格納されている基準データとが
比較される。この場合、基準データは所定の許容範囲を
有し、測定データがその範囲内であればCRT等の表示
装置17に検査合格を示す0′GO」が表示され、その
範囲を逸脱していれば不良品の表示、例えばIrNG」
と表示される。
The switches 18 to 4a on the AC power supply 5 side and the switches 18 to 4a on the signal detection unit 12 side are switched in the same order as the switch switching order in the case of impedance measurement that also serves as discharge for the above-mentioned capacitor and in the case of original impedance measurement for the circuit network. The switches 1b to 4b are switched to measure the impedance of each measurement point A to D of the circuit board to be inspected, and the CPU 15 compares the measured data with reference data stored in the memory 16. In this case, the reference data has a predetermined tolerance range, and if the measurement data is within that range, "0'GO" indicating inspection passing is displayed on the display device 17 such as a CRT, and if it is outside the range, Indication of defective products, e.g. IrNG”
is displayed.

なお、上記実施例では比較基準値を良品基板から得てい
るが、場合によっては例えば設計時のデータや仕様書に
記載されているデータ等を使用してもよい。
In the above embodiment, the comparison reference value is obtained from a non-defective board, but depending on the case, for example, data at the time of design or data written in specifications may be used.

なお、第2図には上記コンデンサのインピーダンス測定
をCPU15にて制御する場合の一例が流れ線図で示さ
れている。この実施例においては、被検査回路基板のコ
ンデンサに電荷がたまっていなく、かつ、良品の場合に
は測定信号の1サイクルで測定が終わり、その良否判定
ができるようになっている。しかし電荷があるような場
合には初めのいくつかの測定データが変動するから、例
えば測定信号を100サイクル加え、100回の測定デ
ータを基準データと比較して判定するようになっている
。この繰返し測定においてもコンデンサのインピーダン
スが基準データを含む所定範囲内に納まらない場合には
、その時点で当該回路基板に対する測定が打ち切られる
Incidentally, FIG. 2 shows a flow diagram of an example in which the impedance measurement of the capacitor is controlled by the CPU 15. In this embodiment, if no charge is accumulated in the capacitor of the circuit board to be inspected and the capacitor is a good product, the measurement is completed in one cycle of the measurement signal, and the quality can be determined. However, if there is a charge, the first few measurement data will vary, so for example, the measurement signal is applied for 100 cycles and the measurement data of 100 times is compared with reference data to make a decision. Even in this repeated measurement, if the impedance of the capacitor does not fall within a predetermined range that includes the reference data, the measurement for the circuit board is discontinued at that point.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によれば、例えばコンデ
ンサについてはそれを挾む2つの測定ポイントに接触す
るプローブの一方を測定電源側に接続するとともに、そ
の他方を信号検出部側に接続し、これを各コンデンサに
対して順次行ってその測定ポイントにおけるインピーダ
ンスをそれぞれ検出する。
As explained above, according to the present invention, for example, for a capacitor, one of the probes that contacts two measurement points sandwiching the capacitor is connected to the measurement power supply side, and the other is connected to the signal detection section side, This is performed sequentially for each capacitor to detect the impedance at each measurement point.

また、回路網についはN本のプローブの内、(N−1)
本を測定電源側に接続し、残された1本のプローブを信
号検出部側に切替える操作をN回繰返して各測定ポイン
トにおけるインピーダンスを検出し、その値で良否を判
定するようになっている。
Also, for the circuit network, among the N probes, (N-1)
The operation of connecting the book to the measurement power supply side and switching the remaining probe to the signal detection side is repeated N times to detect the impedance at each measurement point, and determine pass/fail based on that value. .

したがって、回路基板を検査する場合、所定限度以上の
ill流を出力しない交流電源と電流リミタ形の信号検
出部によりスキャナの接点の安全を確保しながら放電と
測定を同時的に行うことができ、従来装置における放電
用の回路などは特に必要としない。このため、装置の簡
素化とコストダウンに大きく寄与することができる。ま
た、コンデンサ類の放電を行ってからあらためて本来の
測定を行うという2度手間が無くなり、基板検査をより
高速化することが可能となる。
Therefore, when inspecting a circuit board, discharge and measurement can be performed simultaneously while ensuring the safety of the scanner contacts by using an AC power supply that does not output an ill current exceeding a predetermined limit and a current limiter type signal detection section. There is no particular need for a discharge circuit in the conventional device. Therefore, it can greatly contribute to the simplification and cost reduction of the device. Furthermore, it is no longer necessary to perform the original measurement again after discharging the capacitors, making it possible to speed up board inspection.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示すブロック線図、第2
図はCPU制御によるインピーダンス測定の一例を示し
たフローチャート、第3図は従来装置のブロック線図で
ある。 図中、1〜4はプローブ、5は測定電源、12は信号検
出部、14はA/D変換器、 isはCPU、16はメ
モリである。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG.
The figure is a flowchart showing an example of impedance measurement under CPU control, and FIG. 3 is a block diagram of a conventional device. In the figure, 1 to 4 are probes, 5 is a measurement power source, 12 is a signal detection section, 14 is an A/D converter, is is a CPU, and 16 is a memory.

Claims (1)

【特許請求の範囲】 被測定回路基板の測定ポイントに接触する複数(N本)
のプローブと、該プローブを介して被検査回路基板に測
定信号を供給する測定信号源およびその被検査回路基板
側から出力される応答信号を同じくプローブを介して検
出する信号検出部と、上記プローブを上記測定信号源も
しくは信号検出部のいずれかに接続する切替え手段とを
含み、上記信号検出部から出力される検出信号を予定さ
れた基準信号と比較することにより、上記被検査回路基
板の良否を判定する回路基板検査方法において、 上記被測定回路基板上のコンデンサの両端に設定された
測定ポイントに接触する1対のプローブの一方と他方を
それぞれ上記測定信号源と上記信号検出部に接続して上
記コンデンサの放電を行うとともにそのインピーダンス
を測定し、これを各コンデンサのプローブに対して行い
、 しかるのち、被測定回路網に対して上記プローブの内、
N−1本を上記測定信号源に接続するとともに、残りの
1本を上記信号検出部に接続し、これを各プローブにつ
いて行うことにより各測定ポイントのインピーダンスを
測定し、上記各インピーダンスの値をもってそれぞれの
良否を判定することを特徴とする回路基板検査方法。
[Claims] A plurality of (N) contacting measurement points on the circuit board to be measured.
a measurement signal source that supplies a measurement signal to the circuit board to be tested via the probe, a signal detection section that detects a response signal output from the circuit board to be tested via the probe, and the probe. and a switching means for connecting the circuit board to either the measurement signal source or the signal detection section, and by comparing the detection signal output from the signal detection section with a predetermined reference signal, the quality of the circuit board to be inspected can be determined. In the circuit board inspection method for determining the circuit board, one and the other of a pair of probes that contact measurement points set at both ends of a capacitor on the circuit board to be measured are respectively connected to the measurement signal source and the signal detection section. Discharge the above capacitor and measure its impedance. Then, perform this on the probe of each capacitor. Then, apply one of the above probes to the circuit under test.
Connect N-1 to the measurement signal source mentioned above, and connect the remaining one to the signal detection section mentioned above, measure the impedance of each measurement point by doing this for each probe, and use the value of each impedance mentioned above. A circuit board inspection method characterized by determining whether each is good or bad.
JP62332148A 1987-12-28 1987-12-28 Inspection of printed circuit board Granted JPH01172770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62332148A JPH01172770A (en) 1987-12-28 1987-12-28 Inspection of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62332148A JPH01172770A (en) 1987-12-28 1987-12-28 Inspection of printed circuit board

Publications (2)

Publication Number Publication Date
JPH01172770A true JPH01172770A (en) 1989-07-07
JPH0574024B2 JPH0574024B2 (en) 1993-10-15

Family

ID=18251681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62332148A Granted JPH01172770A (en) 1987-12-28 1987-12-28 Inspection of printed circuit board

Country Status (1)

Country Link
JP (1) JPH01172770A (en)

Also Published As

Publication number Publication date
JPH0574024B2 (en) 1993-10-15

Similar Documents

Publication Publication Date Title
WO1997044652A1 (en) Detecting a bad cell in a storage battery
US5432460A (en) Apparatus and method for opens and shorts testing of a circuit board
KR20000047820A (en) Method for Inspecting Capacitors
CN116482512A (en) Interface circuit board for self-checking power supply signal, automatic test method and test platform
KR20010021222A (en) Probe contact state detecting method and probe contact state detecting apparatus
JP3784479B2 (en) Circuit board inspection method
JPH01172770A (en) Inspection of printed circuit board
JP4259692B2 (en) Circuit board inspection equipment
JP4314096B2 (en) Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method
JPH01156681A (en) Circuit board inspecting method
JPS5817377A (en) Continuity testing device for flat cable
US6815969B2 (en) Semiconductor inspection device capable of performing various inspections on a semiconductor device
US6724182B2 (en) Tester and testing method for differential data drivers
JPH10142281A (en) Circuit board inspection method
CN217561608U (en) Multi-sensor insulation resistance and resistance rapid determination circuit
JP2730504B2 (en) Test probe pin contact failure judgment method and in-circuit tester
KR100355716B1 (en) Test method of low resistor for in-circuit tester
JPH0714924Y2 (en) In-circuit tester with discharge power supply circuit and in-circuit tester with power supply circuit for both measurement and discharge
JPH01172767A (en) Preparation of reference data in printed circuit board inspection apparatus
CN111796148A (en) Resistance test structure
JPH01172768A (en) Preparation of reference data in printed circuit board inspection apparatus
KR0177987B1 (en) Multiple semiconductor chip test method
JPS60111973A (en) Circuit board connection discriminating apparatus
JPH03189575A (en) Testing method and apparatus for semiconductor device
JPH0277666A (en) Method for testing wiring

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees