JPH01170376A - Pwm inverter with current limiting function - Google Patents

Pwm inverter with current limiting function

Info

Publication number
JPH01170376A
JPH01170376A JP62326753A JP32675387A JPH01170376A JP H01170376 A JPH01170376 A JP H01170376A JP 62326753 A JP62326753 A JP 62326753A JP 32675387 A JP32675387 A JP 32675387A JP H01170376 A JPH01170376 A JP H01170376A
Authority
JP
Japan
Prior art keywords
current
inverter
load
state
main circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62326753A
Other languages
Japanese (ja)
Inventor
Satoshi Kusumoto
敏 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP62326753A priority Critical patent/JPH01170376A/en
Publication of JPH01170376A publication Critical patent/JPH01170376A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PURPOSE:To rapidly provide a current suppressing effect by conducting the current limiting operation of the output current of an inverter by the operating speed of a logic level in a decoder. CONSTITUTION:Upper and lower arms for forming the main circuit M of an inverter are turned ON, OFF and 3-phase AC is supplied to a load. This controller 4 has comparators 11A-11C, a triangular wave oscillator 12, and the comparator 11A inputs U-phase sine wave voltage command and a triangular wave, compares the command with the triangular wave, and produces outputs A (c), (a), (b). Other comparators 11B-11C similarly output, and each has, in addition to a main circuit M, a comparator 15, a level setter 16, a decoder 17, a timing clock generator 13, D-type flip-flops 14A-14C. The decoder 17 judges the igniting state of the switching element in the main circuit M up to that time, selects a circulation mode in response to it, and leads the main circuit M to the operating state of its mode.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、誘導電動機の如き負荷に対して可変電圧出力
を供給して速度制御を行うようなPWM(パルス幅変調
)インバータに関するものであり、更に詳しくは、負荷
電流が急激に立ち上がって一定限度を超えるような場合
に、該インバータを構成するスイッチング素子が破壊し
たりしないように、該インバータの出力電流を自動的に
制限する電流制限機能付PWMインバータに関するもの
である。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a PWM (pulse width modulation) inverter that controls the speed of a load such as an induction motor by supplying a variable voltage output to the load. More specifically, a current limiting function that automatically limits the output current of the inverter to prevent the switching elements that make up the inverter from being destroyed when the load current suddenly rises and exceeds a certain limit. This relates to a PWM inverter.

[従来の技術〕 第2図は、負荷に電圧を供給する一般的なpwMインバ
ータを示す回路図である。
[Prior Art] FIG. 2 is a circuit diagram showing a general pwm inverter that supplies voltage to a load.

同図において、1は容量からなる直流電圧源、Pは正電
圧、Nは負電圧、Trはトランジスタ、Dはダイオード
、3は誘導電動機の如き負荷、4はコントローラ、であ
る。主回路は、U相と■相とW相から或る上アームとX
相とY相とZ和から或る下アームとにより構成され、各
相はそれぞれが自己消弧形のスイッチング素子であるト
ランジスタTrとダイオードDとの並列接続回路により
構成されている。各相のスイッチング素子としてのトラ
ンジスタTrに対するオン、オフ点弧パルス(点弧指令
)はコントローラ4において作成されて供給され、それ
により負荷3へ3相交流電圧が供給される。
In the figure, 1 is a DC voltage source consisting of a capacitor, P is a positive voltage, N is a negative voltage, Tr is a transistor, D is a diode, 3 is a load such as an induction motor, and 4 is a controller. The main circuit runs from the U phase, ■ phase, and W phase to a certain upper arm and
It is composed of a lower arm consisting of a phase, a Y phase, and a Z sum, and each phase is composed of a parallel-connected circuit of a transistor Tr and a diode D, each of which is a self-extinguishing switching element. On/off firing pulses (firing commands) for the transistors Tr as switching elements of each phase are generated and supplied by the controller 4, thereby supplying the load 3 with a three-phase AC voltage.

第3図は、かかるオン、オフ点弧パルス(点弧指令)の
作成過程を1相分だけ示した波形図である。即ち第3図
(a)に見られるような三角波の搬送波と正弦波の信号
波をコントローラlは入力され、両者を比較して切り合
いを行わせることにより、第3図(b)に見られるよう
な変調幅をもつオン指令を作成し出力している。
FIG. 3 is a waveform diagram showing the process of creating such on/off ignition pulses (ignition commands) for one phase. That is, a triangular carrier wave and a sine wave signal wave as shown in Fig. 3(a) are input to the controller l, and by comparing the two and making a decision, the signal wave as shown in Fig. 3(b) is input. An on-command with a modulation width like this is created and output.

なお、以上のような説明は既に良く知られた周知の事項
であるからこれ以上詳しく述べる必要はないであろう。
Incidentally, since the above explanation is already well-known and well-known, there is no need to explain it in further detail.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

さて第2図に示した如き従来のインバータ回路において
は、負荷3に供給される電流は、インバータからの出力
電圧によって間接的に制御されており、直接的な電流制
御が行われているわけではない。仮に電流調節器が設け
られたとしても、それは負荷電流を検出しそれが限度値
を超したら、該負荷電流が限度値以下に納まるようにイ
ンバータの出力電圧を調節するのであり、やはり直接的
な電流制御を行うわけではない。このため電流値が実際
に制御されるまでに時間遅れが生じ、この間に電流値が
行き過ぎて過大になることがあり、そうするとインバー
タの主回路を構成するスイッチング素子としてのトラン
ジスタが破壊する恐れがあった。
Now, in the conventional inverter circuit as shown in Fig. 2, the current supplied to the load 3 is indirectly controlled by the output voltage from the inverter, and the current is not directly controlled. do not have. Even if a current regulator is installed, it will detect the load current and if it exceeds the limit value, it will adjust the output voltage of the inverter so that the load current is below the limit value, so it is still a direct It does not control current. As a result, there is a time delay before the current value is actually controlled, and during this time the current value may go too far and become excessive, which may destroy the transistors that serve as switching elements that make up the inverter's main circuit. Ta.

第4図はかかる負荷電流の波形例を示す波形図である。FIG. 4 is a waveform diagram showing an example of the waveform of such a load current.

波形の全体は平均的に見れば正弦波ならば正弦波に制御
されているのであるが、細かく仔細に見ると、正弦波に
三角波が重畳したような波形となっていることが認めら
れるであろう。
If you look at the overall waveform as a sine wave, it is controlled to be a sine wave on average, but if you look at it more closely, you will notice that the waveform looks like a triangular wave superimposed on a sine wave. Dew.

これは電流値が立ち上がって限度を超えると点弧パルス
がPlからP2に切り換わり、従ってスイッチング素子
の導通パターンも変化して電流値は下がるわけであるが
、実際にはその制御が既に述べたように電圧制御で行わ
れているため電流制御に時間遅れを生じ、その結果電流
値が行き過ぎて過大になるからである。そしてその結果
、スイッチング素子としてのトランジスタが破壊する恐
れがあった。
This is because when the current value rises and exceeds the limit, the ignition pulse switches from Pl to P2, and therefore the conduction pattern of the switching element changes and the current value decreases, but in reality, this control is as described above. This is because voltage control is used as described above, which causes a time delay in current control, and as a result, the current value goes too far and becomes excessive. As a result, there was a risk that the transistor as a switching element would be destroyed.

従来はそのため、インバータと負荷との間にACリアク
トルを挿入して電流変化率の抑制を行うなどの対策を講
じていたが、その場合には負荷の容量に対してインバー
タの通電可能容量を大きくしなければならずコスト増が
大きくなる等の問題を生じる。
Conventionally, countermeasures have been taken to suppress the current rate of change by inserting an AC reactor between the inverter and the load, but in this case, the inverter's current-carrying capacity must be increased relative to the load capacity. This causes problems such as increased costs.

本発明の目的は、かかる従来技術の問題点を解決し、出
力電流が或る許容値を超えると素早く出力電流を制限す
る機能を持ち、ACリアクトルを挿入したりすることを
要しないでスイッチング素子の破壊を防止することので
きる電流制限機能付PWMインバータを提供することに
ある。
An object of the present invention is to solve the problems of the prior art, to have a function of quickly limiting the output current when it exceeds a certain tolerance value, and to use a switching element without the need to insert an AC reactor. An object of the present invention is to provide a PWM inverter with a current limiting function that can prevent damage to the PWM inverter.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的達成のため、本発明では、負荷に向けて出力す
る電圧を可変制御するPWMインバータにおいて、 該インバータの主回路を構成するブリッジの上アームと
下アームのそれぞれに属するスイッチング素子のオン・
オフ状況を入力され、前記上アームに属するスイッチン
グ素子のみがオン状態となって電流が負荷とブリッジの
間で環流する第1の環流モードと、前記下アームに属す
るスイッチング素子のみがオン状態となって電流が負荷
とブリッジの間で環流する第2の環流モードのうち、最
小限の個数のスイッチング素子のオフからオンへの状態
変更で移行可能となる環流モードは、その時点でどれで
あるかを判断し、当該環流モードへ移行するためにそれ
までのオフ状態からオン状態へ状態変更を行う必要のあ
るスイッチング素子へ、オフからオンへの状態変更指令
を出力するデコード回路と、 前記インバータの出力電流を監視していてその振幅が或
る一定限度を超えたとき前記デコード回路を起動させ、
限度内に戻ったら復旧させる起動復旧回路と、を具備し
た。
In order to achieve the above object, the present invention provides a PWM inverter that variably controls the voltage output to a load.
A first circulation mode in which an off state is input and only the switching elements belonging to the upper arm are turned on and the current circulates between the load and the bridge; and a first circulation mode in which only the switching elements belonging to the lower arm are turned on. Among the second freewheeling modes in which the current circulates between the load and the bridge, which freewheeling mode can be transitioned to by changing the state of the minimum number of switching elements from OFF to ON? a decoding circuit that outputs a state change command from off to on to a switching element that needs to change its state from an off state to an on state in order to shift to the free circulation mode; activating the decoding circuit when the amplitude of the output current exceeds a certain limit while monitoring the output current;
Equipped with a start-up recovery circuit that restores the power when it returns to within the limit.

〔作用〕[Effect]

第2図を再び参照する。既に良く知られているように、
インバータから負荷3に3相交流を供給する場合、イン
バータの主回路を構成する上アーム(U、 V、 W相
)と下7−ム(X、Y、Z相)では、上アームに属する
何れか2相と下アームに属する何れか1相とがオンにな
るか、或いは下アームに属する何れか2相と上アームに
属する何れかl相とがオンになるか、して負荷に3相交
流が供給される。
Referring again to FIG. As is already well known,
When supplying three-phase AC from the inverter to the load 3, the upper arm (U, V, W phases) and lower arm (X, Y, Z phases) that make up the inverter's main circuit are connected to each other that belongs to the upper arm. Either two phases and one phase belonging to the lower arm are turned on, or two phases belonging to the lower arm and any one phase belonging to the upper arm are turned on, and three phases are applied to the load. AC is supplied.

このオン、オフ状況を第2A図に導通素子パターンとし
て示す。即ちオンとなる導通素子(スイッチング素子)
の組合わせパターンは、第2A図に見られる通り、8通
りあり、そのうちの1lhl〜6がインバータから負荷
へ電流を供給するモードに属するパターンである。
This on/off state is shown in FIG. 2A as a conductive element pattern. In other words, a conductive element (switching element) that turns on
As shown in FIG. 2A, there are eight combination patterns, of which patterns 1lhl to 6 belong to the mode in which current is supplied from the inverter to the load.

ところが上アームに属する3相だけが全てオンとなり、
下アームに属する何れの相もオンとならずオフを維持し
ている場合(第2A図における隘7のパターン)、或い
は下アームに属する3相だけが全てオンとなり、上アー
ムに属する何れの相もオンとならずオフを維持している
場合(第2A図における隘8のパターン)、にはインバ
ータから負荷3への電流供給は行われず、単にインバー
タと負荷3との間で電流が循環する環流モードの動作状
態となる。
However, only the three phases belonging to the upper arm were all turned on.
If none of the phases belonging to the lower arm turn on and remain off (pattern 7 in Figure 2A), or only three phases belonging to the lower arm turn on and none of the phases belonging to the upper arm turn on. If the inverter does not turn on and remains off (pattern 8 in Figure 2A), no current is supplied from the inverter to the load 3, and the current simply circulates between the inverter and the load 3. The operating state is in recirculation mode.

具体例を挙げて説明する。今、上アームに属する3相(
U、V、W相)が全てオンとなり、下アームに属する全
ての相がオフになったとする。
This will be explained using a specific example. Now, the three phases belonging to the upper arm (
Suppose that all phases (U, V, W phases) are turned on, and all phases belonging to the lower arm are turned off.

この場合、その直前において、R端子から負荷3へ流入
する電流がS端子とT端子からインバータ側へ戻るよう
に電流が流れていたとする。回路にはインダクタンス分
があるので、電流はそれまでの流れを続けようとする。
In this case, it is assumed that immediately before that, the current flowing into the load 3 from the R terminal flows back to the inverter side from the S terminal and the T terminal. Since there is inductance in the circuit, the current tends to continue its current flow.

その結果、電流はR端子、負荷3、S端子、■相のダイ
オードD、 U相のトランジスタT r % R端子の
回路を通って環流する。また電流はR端子、負荷3、T
端子、W相のダイオードD、U相のトランジスタTr、
R端子の回路にも流れ環流する。
As a result, the current circulates through the circuit of the R terminal, the load 3, the S terminal, the -phase diode D, and the U-phase transistor T r % R terminal. Also, the current is R terminal, load 3, T
terminal, W-phase diode D, U-phase transistor Tr,
It also flows into the R terminal circuit.

かかる環流モードの動作状態になれば、流れる電流は必
然的に減少する。下アームに属する3相(X、Y、Z相
)が全てオンとなり、上アームに属する全ての相がオフ
になったときも全く同様である。
When operating in such a freewheeling mode, the flowing current necessarily decreases. The same is true when all three phases (X, Y, and Z phases) belonging to the lower arm are turned on and all phases belonging to the upper arm are turned off.

本発明はかかる環流モードの動作状態を利用する。即ち
、負荷電流が過大なことが検出されたら、インバータの
主回路を環流モードの動作状態へ強制的に移行させて電
流の減少を図り、負荷電流が過大でなくなったらインバ
ータの主回路の動作状態をもとに戻すのである。これに
よって、ACリアクトルを挿入したりすることを要しな
いでスイッチング素子の破壊を防止することできる。
The present invention utilizes such a perfusion mode of operation. That is, when it is detected that the load current is excessive, the main circuit of the inverter is forcibly shifted to the freewheeling mode operating state to reduce the current, and when the load current is no longer excessive, the operating state of the inverter main circuit is changed. It returns it to its original state. Thereby, destruction of the switching element can be prevented without requiring insertion of an AC reactor.

ただ環流モードと云っても、上アームに属する3相(U
、V、W相)が全てオンとなり、下アームに属する全て
の相がオフになる第1の環流モードと、下アームに属す
る3相(X、Y、Z相)が全てオンとなり、上アームに
属する全ての相がオフになる第2の環流モードと、があ
るので、何れの環流モードへ移行するのが有利であるか
は別に判断しなければならない。
Although it is called circulation mode, the three phases belonging to the upper arm (U
, V, W phases) are all on and all phases belonging to the lower arm are off, and the first circulation mode is where all three phases (X, Y, Z phases) belonging to the lower arm are on and the upper arm Since there is a second reflux mode in which all phases belonging to the reflux mode are turned off, it is necessary to separately judge which reflux mode it is advantageous to shift to.

即ち、そのときまでの主回路におけるスイッチング素子
の点弧状況が、上アームに属する3相(U、 V、 W
相)のうちの2相がオンで、下アームに属する3相(X
、Y、Z相)のうちの1相がオンであるという場合(第
2A図の隘4〜6)には、上アームに属する3相を全て
オンにして第1の環流モードへ移行する方が、下アーム
に属する3相を全てオンとして第2の環流モードへ移行
するよりも、オフからオンへ変わるスイッチング素子の
数が少なくて済むので有利というわけである。
That is, the firing status of the switching elements in the main circuit up to that point is 3 phases (U, V, W) belonging to the upper arm.
phase), two phases are on, and three phases belonging to the lower arm (X
, Y, Z phase) is on (see lines 4 to 6 in Figure 2A), the method is to turn on all three phases belonging to the upper arm and shift to the first circulation mode. However, this is more advantageous than turning on all three phases belonging to the lower arm and transitioning to the second circulation mode, since the number of switching elements that change from off to on can be reduced.

同様に、そのときまでの主回路におけるスイッチング素
子の点弧状況が、下アームに属する3相のうちの2相が
オンで、上アームに属する3相のうちの1相がオンであ
るという場合(第2A図の11m1〜3)には、下アー
ムに属する3相を全てオンにして第2の環流モードへ移
行する方が、上アームに属する3相を全てオンとして第
1の環流モードへ移行するよりも、オフからオンへ変わ
るスイッチング素子の数が少なくて済むので有利となる
Similarly, if the firing status of the switching elements in the main circuit up to that point is that two of the three phases belonging to the lower arm are on and one of the three phases belonging to the upper arm is on. (11m1 to 3 in Figure 2A), it is better to turn on all three phases belonging to the lower arm and shift to the second circulation mode, or to turn on all three phases belonging to the upper arm and shift to the first circulation mode. This is advantageous because fewer switching elements are required to change from off to on than when switching from off to on.

このように、そのときまでの主回路におけるスイッチン
グ素子の点弧状況を判断し、それに応じて有利な方の環
流モードを選択し、主回路を該環流モードの動作状態へ
導くのが前記のデコード回路である。またかかるデコー
ド回路は、インバータの出力電流の振幅が限度を超した
ときだけ動作すれば良いわけであるから、前記の起動復
旧回路が、インバータの出力電流の振幅を監視していて
、必要なときだけデコード回路を動作させる。
In this way, the above-mentioned decoding is used to judge the firing status of the switching elements in the main circuit up to that point, select the more advantageous freewheeling mode accordingly, and guide the main circuit to the operating state of the freewheeling mode. It is a circuit. Moreover, since such a decoding circuit only needs to operate when the amplitude of the inverter's output current exceeds a limit, the above-mentioned startup recovery circuit monitors the amplitude of the inverter's output current and decodes it when necessary. Only operate the decoding circuit.

〔実施例〕〔Example〕

次に、図を参照して本発明の詳細な説明する。 Next, the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

同図において、4はコントローラであり、その回路構成
の一部として、比較器11A、IIB、11Cと三角波
発振器12が示されている。
In the figure, 4 is a controller, and comparators 11A, IIB, 11C and a triangular wave oscillator 12 are shown as part of its circuit configuration.

比較器11Aでは、U相の正弦波電圧指令と三角波を入
力され比較して切り合いをさせ、ハイ (Hレベル)ま
たはロー(Lレベル)の出力Aを出力する。他の比較器
11B、11Cも全く同様にして、ハイ (Hレベル)
またはロー(Lレベル)の出力B、Cを出力する。
The comparator 11A receives the U-phase sine wave voltage command and the triangular wave as input, compares them, and outputs a high (H level) or low (L level) output A. The other comparators 11B and 11C are set to high (H level) in exactly the same way.
Alternatively, low (L level) outputs B and C are output.

Mは主回路側を示している。そのほか、15は比較器、
16はレベル設定器、17はデコーダ、13はタイミン
グクロック発生器、14A、14B、14Cはそれぞれ
D形のフリップフロップ、である。
M indicates the main circuit side. In addition, 15 is a comparator,
16 is a level setter, 17 is a decoder, 13 is a timing clock generator, and 14A, 14B, and 14C are D-type flip-flops.

比較器15では、インバータの出力電流の振幅値を供給
されており、これとレベル設定器16において設定され
た設定レベルとを比較しており、出力電流の振幅値が設
定レベルを下回っている常時はハイ(Hレベル)を出力
しているが、これが上まわるとロー(Lレベル)を出力
してデコーダ17の入力端子りに供給して該デコーダ1
7を起動する。
The comparator 15 is supplied with the amplitude value of the output current of the inverter, and compares this with the set level set in the level setter 16. outputs high (H level), but when it exceeds this, it outputs low (L level) and supplies it to the input terminal of the decoder 17.
Start up 7.

第1A図はデコーダ17の入力側(A、B、。FIG. 1A shows the input side (A, B, etc.) of the decoder 17.

C)と出力側(XI、X2.X3.X4.X5゜X6)
の真理値の関係を示した説明図である。
C) and output side (XI, X2.X3.X4.X5゜X6)
FIG. 2 is an explanatory diagram showing the relationship between truth values.

同図において、分類患1のモードは、導通素子パターン
のU、Y、Z (第2A図の!1hl)に相当し、この
とき出力側のXiの信号がハイ (H)になることによ
り、D形フリップフロップ14AのR入力端子(リセッ
ト入力端子)より割込みを発生し、そのフリップフロッ
プ14AのQ出力信号をそれまでのハイ (H)からロ
ー(L)に強制的に変化させ、導通素子パターンx、y
、zの状態(第2の環流モード)へ移行させ、インバー
タ出力電流を抑制する。インバータ出力電流が減少し比
較器15の出力がハイ (H)レベルに復帰すると、D
形フリップフロップ14AのR入力端子への割込み信号
がロー(L)レベルに戻り、導通素子パターンもX、Y
、ZからU、Y、Zへと元に戻る。
In the same figure, the mode of classification patient 1 corresponds to U, Y, Z (!1hl in Fig. 2A) of the conductive element pattern, and at this time, when the signal of Xi on the output side becomes high (H), An interrupt is generated from the R input terminal (reset input terminal) of the D-type flip-flop 14A, and the Q output signal of the flip-flop 14A is forcibly changed from high (H) to low (L), causing the conduction element to change. pattern x, y
, z (second freewheeling mode) to suppress the inverter output current. When the inverter output current decreases and the output of the comparator 15 returns to the high (H) level, D
The interrupt signal to the R input terminal of the flip-flop 14A returns to low (L) level, and the conductive element pattern also changes to X, Y.
, return from Z to U, Y, Z.

第1A図における他の分類隘のモードについても全く同
様である。
The same holds true for the other classification modes in FIG. 1A.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、インバータ出力電流の電流制限動作は
デコーダにおけるロジックレベルの動作スピードで行わ
れるので、電流検出より電流制限までの動作遅れが少な
く、その結果電流抑制効果が素早く反映されるので、特
に過電流耐量の小さなトランジスタをスイッチング素子
として用いた場合、その保護が効果的である。
According to the present invention, the current limiting operation of the inverter output current is performed at the logic level operation speed in the decoder, so there is less delay in the operation from current detection to current limiting, and as a result, the current suppressing effect is reflected quickly. Particularly when a transistor with a small overcurrent withstand capacity is used as a switching element, its protection is effective.

またACリアクトルをインバータと負荷との間に接続し
たりしなくても、電流抑制が可能であるため、電動機容
量に見合ったインバータ容量の選択を行えば良く、コス
ト増を招かないという効果もある。
In addition, since current can be suppressed without connecting an AC reactor between the inverter and the load, it is only necessary to select an inverter capacity that matches the motor capacity, which has the effect of not increasing costs. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路図、第1A図はデ
コーダの入力側と出力側の真理値の関係を示した説明図
、第2図は負荷に電圧を供給する一般的なPWMインバ
ータを示す回路図、第2A図は導通素子パターンを示す
説明図、第3図はオン、オフ点弧パルス(点弧指令)の
作成過程を1相分だけ示した波形図、第4図は負荷電流
の波形例を示す波形図、である。 符号の説明 4・・・コントローラ、11・・・比較器、12・・・
三角波発生器、13・・・タイミングクロック発生器、
14A、14B、14C・・・D形フリップフロップ、
15・・・比較器、16・・・レベル設定器、17・・
・デコーダ
Fig. 1 is a circuit diagram showing one embodiment of the present invention, Fig. 1A is an explanatory diagram showing the relationship between truth values on the input side and output side of a decoder, and Fig. 2 is a general circuit diagram for supplying voltage to a load. A circuit diagram showing a PWM inverter, Fig. 2A is an explanatory diagram showing a conducting element pattern, Fig. 3 is a waveform diagram showing the process of creating ON/OFF firing pulses (ignition commands) for only one phase, and Fig. 4 is a waveform diagram showing an example of the waveform of load current. Explanation of symbols 4...Controller, 11...Comparator, 12...
Triangular wave generator, 13... timing clock generator,
14A, 14B, 14C...D type flip-flop,
15... Comparator, 16... Level setter, 17...
·decoder

Claims (1)

【特許請求の範囲】 1)負荷に向けて出力する電圧を可変制御するPWMイ
ンバータにおいて、 該インバータの主回路を構成するブリッジの上アームと
下アームのそれぞれに属するスイッチング素子のオン・
オフ状況を入力され、前記上アームに属するスイッチン
グ素子のみがオン状態となって電流が負荷とブリッジの
間で環流する第1の環流モードと、前記下アームに属す
るスイッチング素子のみがオン状態となって電流が負荷
とブリッジの間で環流する第2の環流モードのうち、最
小限の個数のスイッチング素子のオフからオンへの状態
変更で移行可能となる環流モードは、その時点でどれで
あるかを判断し、当該環流モードへ移行するためにそれ
までのオフ状態からオン状態へ状態変更を行う必要のあ
るスイッチング素子へ、オフからオンへの状態変更指令
を出力するデコード回路と、 前記インバータの出力電流を監視していてその振幅が或
る一定限度を超えたとき前記デコード回路を起動させ、
限度内に戻ったら復旧させる起動復旧回路と、 を具備したことを特徴とする電流制限機能付PWMイン
バータ。
[Claims] 1) In a PWM inverter that variably controls the voltage output to a load, switching elements belonging to the upper and lower arms of the bridge that constitute the main circuit of the inverter are turned on and off.
A first circulation mode in which an off state is input and only the switching elements belonging to the upper arm are turned on and the current circulates between the load and the bridge; and a first circulation mode in which only the switching elements belonging to the lower arm are turned on. Among the second freewheeling modes in which the current circulates between the load and the bridge, which freewheeling mode can be transitioned to by changing the state of the minimum number of switching elements from OFF to ON? a decoding circuit that outputs a state change command from off to on to a switching element that needs to change its state from an off state to an on state in order to shift to the free circulation mode; activating the decoding circuit when the amplitude of the output current exceeds a certain limit while monitoring the output current;
A PWM inverter with a current limiting function, characterized in that it is equipped with a startup recovery circuit that restores the power when it returns to within a limit;
JP62326753A 1987-12-25 1987-12-25 Pwm inverter with current limiting function Pending JPH01170376A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62326753A JPH01170376A (en) 1987-12-25 1987-12-25 Pwm inverter with current limiting function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62326753A JPH01170376A (en) 1987-12-25 1987-12-25 Pwm inverter with current limiting function

Publications (1)

Publication Number Publication Date
JPH01170376A true JPH01170376A (en) 1989-07-05

Family

ID=18191300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62326753A Pending JPH01170376A (en) 1987-12-25 1987-12-25 Pwm inverter with current limiting function

Country Status (1)

Country Link
JP (1) JPH01170376A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967877A (en) * 1982-10-08 1984-04-17 Fuji Electric Co Ltd Current limiting system for inverter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967877A (en) * 1982-10-08 1984-04-17 Fuji Electric Co Ltd Current limiting system for inverter

Similar Documents

Publication Publication Date Title
US5710698A (en) Delta connected resonant snubber circuit
Bode et al. Implementation of three level hysteresis current control for a single phase voltage source inverter
US5642273A (en) Resonant snubber inverter
KR100663719B1 (en) Power inverter
JPS622867A (en) Switching time correction circuit
US12095386B1 (en) Multi-level inverter with mixed device types
JPH05211776A (en) Inverter
JP2006340410A (en) Ac direct converter unit
JPS62181679A (en) Protective device for current type converter
US6366064B1 (en) Dual mode controller for switching circuirty
JPH01170376A (en) Pwm inverter with current limiting function
US11757374B2 (en) Method and apparatus for generating a three-phase voltage
EP0588388B1 (en) Current-limiting system for voltage-type inverter
US4366531A (en) Phase control for a multiple phase SCR chopper
JP4491718B2 (en) 3-level converter
JP2001016857A (en) Power converter
KR100213457B1 (en) A 3-level auxiliary resonant commutated pole inverter with zero-voltage switching
US4264952A (en) Inverter apparatus
EP0062348B1 (en) Method of halting a pulse width modulation inverter
JP3108444B2 (en) GTO inverter device
JP2005143212A (en) Three-phase step-down type rectifier
JPH07194137A (en) Power converter
JP3416065B2 (en) Driver circuit for semiconductor device
EP0007920B1 (en) Auxiliary commutation circuit for an inverter
JPH08322291A (en) Inverter