JPH01136377A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH01136377A
JPH01136377A JP62295687A JP29568787A JPH01136377A JP H01136377 A JPH01136377 A JP H01136377A JP 62295687 A JP62295687 A JP 62295687A JP 29568787 A JP29568787 A JP 29568787A JP H01136377 A JPH01136377 A JP H01136377A
Authority
JP
Japan
Prior art keywords
semiconductor
control electrode
electrode
semiconductor device
oxide superconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62295687A
Other languages
Japanese (ja)
Inventor
Hitoshi Abe
仁志 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62295687A priority Critical patent/JPH01136377A/en
Publication of JPH01136377A publication Critical patent/JPH01136377A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a semiconductor device operating at ultra-high speed by composing a control electrode buried in a semiconductor of an oxide superconductor in order to control currents flowing between two electrodes oppositely faced, holding the semiconductor and forming an insulating layer onto the surface oppositely faced to the current path of at least currents in the oxide superconductor. CONSTITUTION:Trenches 21a are shaped to a silicon substrate 21, and annealed and treated. Insulating layers 29 are formed into the trenches 21a. An oxide superconductor 27 is shaped so as to bury the trenches 21a. The superconductor 27 is removed until sections except the trenches 21a are exposed. An insulating layer 29c is shaped onto the whole surface. Sections except sections corresponding to the superconductors 27 are gotten rid of. A semiconductor layer 21b having an impurity profile is grown onto the silicon substrate 21, and the superconductors 27 are buried with the semiconductor layer 21b and the silicon substrate 21. An N-type impurity is doped, and electrodes are shaped. Accordingly, a distance between a control electrode and an electrode on the side where electrons reach in a first or second electrode can be shortened.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、パーミアブル・ベース・トランジスタ等の
縦型構造の半導体装置に関するもので、特に電流制御用
の電極に特徴を有する半導体装1に間するものである。
Detailed Description of the Invention (Industrial Application Field) The present invention relates to a semiconductor device with a vertical structure such as a permable base transistor, and particularly relates to a semiconductor device 1 having a feature of a current control electrode. It is something to do.

(従来の技術) 超高速コンピュータ、高周波素子、又高速サイリスタ等
の実現を図るためには、超高速でスイッチング動作する
半導体装置が必要になる。このため、このような半導体
装置の開発が一従来がら精力的に行なわれてきている。
(Prior Art) In order to realize ultra-high-speed computers, high-frequency devices, high-speed thyristors, etc., semiconductor devices that perform ultra-high-speed switching operations are required. For this reason, the development of such semiconductor devices has been energetically pursued for some time.

例えば電界効果トランジスタ等の半導体装置の動作を高
速化するための一手段として、これを小型化することが
考えられる。即ち、ソース・トレイン開路Mを極限まで
小さくし、動作速度の向上を図ることである。又、小型
化を図ることによって、高集積化された半導体装置で、
かつ、低消費電力な半導体装Illを得ることも可能に
なる。
For example, one way to speed up the operation of a semiconductor device such as a field effect transistor is to reduce its size. That is, the purpose is to minimize the source train open circuit M to improve the operating speed. In addition, by miniaturizing, highly integrated semiconductor devices,
Moreover, it is also possible to obtain a semiconductor device Ill with low power consumption.

上述のようなメリットを最も得易い半導体装置は、縦形
構造のものであると云え、究極の半導体装置の一つとし
て半導体中に制御電極を埋め込んだ縦型半導体装置が知
られている。そして、このような縦型半導体装置として
は、例えば文献(IEEE(アイ・イー・イー・イー)
 ED−27(1980)P。
It can be said that the semiconductor device that is most likely to obtain the above-mentioned advantages is one having a vertical structure, and a vertical semiconductor device in which a control electrode is embedded in a semiconductor is known as one of the ultimate semiconductor devices. As such a vertical semiconductor device, for example, there is a document (IEEE)
ED-27 (1980) P.

+128)に開示されでいるパーミアブル・ベース・ト
ランジスタ(P、B、T ”) 、又、文献CIEEE
(アイ・イー・イー・イー) ED−25(+978)
P、761)に開示されている静電誘導トランジスタ(
S、1.T、)等がある。
Permeable base transistors (P, B, T”) disclosed in
(I.E.E.E.) ED-25 (+978)
P, 761), a static induction transistor (
S, 1. T, ) etc.

第4図は、従来のパーミアブル・ベース・トランジスタ
の構造を概略的に示した断面図である。
FIG. 4 is a cross-sectional view schematically showing the structure of a conventional permeable base transistor.

第4図において、11は半導体を示し、13及び15は
半導体11ヲ挟んで対向するように半導体11にそれぞ
れ形成された第−電極及び第二電極を示す、この場合の
第一電極13及び第二電極15は、半導体11にそれぞ
れオーミックに接触しているソース電極13及びトレイ
ン電極15になる。
In FIG. 4, 11 indicates a semiconductor, and 13 and 15 indicate a first electrode and a second electrode formed on the semiconductor 11, respectively, so as to face each other with the semiconductor 11 in between. The two electrodes 15 become a source electrode 13 and a train electrode 15 that are in ohmic contact with the semiconductor 11, respectively.

又、17a及び+7bは、半導体11のソース電極13
及びトレイン電極15間を流れる電流を制御する制御電
極を示す。
Further, 17a and +7b are the source electrodes 13 of the semiconductor 11.
and a control electrode that controls the current flowing between the train electrodes 15.

このような半導体装置の動作原理については、上述の文
献をはじめとして種々の文献に開示されているから、そ
の説明は省略するが、17a及び+7bで示される制御
電極を構成する材料としては、従来は、タングステン等
の金属が用いられていた。
The operating principle of such a semiconductor device is disclosed in various documents including the above-mentioned document, so its explanation will be omitted, but conventional materials for forming the control electrodes 17a and +7b metals such as tungsten were used.

ところで、上述したような金属は抵抗が大きいことから
、制御電極の抵抗成分R6が大きなものとなり、この結
果、制御電極の電位を上げ下げしてスイッチングを行な
う半導体装置の場合、制御電極を充・放電するために要
する時間が長くかかることになる。
By the way, since the metals mentioned above have a large resistance, the resistance component R6 of the control electrode becomes large, and as a result, in the case of a semiconductor device that performs switching by raising and lowering the potential of the control electrode, the control electrode cannot be charged or discharged. It will take a long time to do so.

充・放電に要するこの時間は、半導体装置のスイッチン
グ速度を決定する一要因ζこなる。しかし、上述の文献
に述べられているような半導体装置においては、半導体
装置自体の大きざが非常に大きなものであることから制
御電極の大きさも大きく出来、このため、制御電極の抵
抗分Raは小さく出来、よって、充・放電時間は無視出
来るほど小さなものとすることが出来た。
The time required for charging and discharging is one factor that determines the switching speed of the semiconductor device. However, in the semiconductor device described in the above-mentioned literature, since the size of the semiconductor device itself is very large, the size of the control electrode can also be made large, and therefore the resistance Ra of the control electrode is It can be made small, and therefore the charging and discharging time can be made negligible.

又、半導体装置のスイッチング速度を決定する他の要因
として、制御電極・トレイン電極間の電子の走行時nが
ある。制御電極の中心点とトレイン電極との間の距離を
り、。(第4図参照)とし、電子の平均速度Qvとした
場合、この走行時間τは、 τ=L co/ V で示すことが出来る。従って、超高速動作が可能な半導
体装Its得ようとする場合には、制御電極及びトレイ
ン電極間の距離を小さくする必要が生じる。
Another factor that determines the switching speed of a semiconductor device is the time n during which electrons travel between the control electrode and the train electrode. Calculate the distance between the center point of the control electrode and the train electrode. (see FIG. 4), and when the average velocity of electrons is Qv, this traveling time τ can be expressed as τ=L co/V. Therefore, in order to obtain a semiconductor device Its capable of ultra-high-speed operation, it is necessary to reduce the distance between the control electrode and the train electrode.

(発明が解決しようとする問題点) しかしながら、超高速動作が可能な半導体装置を得る目
的でり、。の値を小さなものにすると、電子の走行時間
τについては所望の4mを得ることが出来るが、反面、
制御電極自体の大きさは必然的に小型なものにしなけれ
ばならなくなる。従って、制御電極をタングステン等の
金属で構成した従来の半導体装置では、制御電極の抵抗
分RGは無視出来なくなり、半導体装置の動作速度の限
界は、結果的には、この抵抗分RGによって決定されて
しまうという問題点が生じる。
(Problems to be Solved by the Invention) However, the purpose is to obtain a semiconductor device capable of ultra-high-speed operation. If the value of is made small, the desired electron transit time τ of 4 m can be obtained, but on the other hand,
The size of the control electrode itself must necessarily be made small. Therefore, in conventional semiconductor devices in which the control electrode is made of metal such as tungsten, the resistance RG of the control electrode cannot be ignored, and the operating speed limit of the semiconductor device is ultimately determined by this resistance RG. The problem arises that the

又、第3因に示したようなパーミアブル・ペース・トラ
ンジスタにおいては、制御電極が半導体と直Wi接触す
るため、多くの表面順位を形成したり、制御電極及び半
導体の界面に欠陥を誘起させたりという製造上の問題点
を有していた。又、このような表面順位や欠陥はリーク
電流発生の原因lこなり、このようなリーク電流は、制
御電極の充電時間を遅らせ、結果的に、半導体装置の高
速動作の障害になる。
In addition, in the permeable paste transistor shown in the third cause, since the control electrode is in direct contact with the semiconductor, many surface layers may be formed and defects may be induced at the interface between the control electrode and the semiconductor. There were manufacturing problems. Moreover, such surface order and defects are a cause of leakage current generation, and such leakage current delays the charging time of the control electrode, resulting in an obstacle to high-speed operation of the semiconductor device.

この発明は、このような点に鑑みなされたものであり、
従ってこの発明の目的は、上述の問題点を解決し、超高
速で動作する半導体装Mを提供することにある。
This invention was made in view of these points,
Therefore, an object of the present invention is to solve the above-mentioned problems and provide a semiconductor device M that operates at ultra high speed.

(問題点を解決するための手段) この目的の達成を図るため、この発明によれば、半導体
を挟み対向する第一及び第二電極とい前述の第一及び第
二電極間に流れる電流を制御するため前述の半導体中に
埋設させた制御電極とを具える半導体装置において、 前述の制御電極を酸化物超電導体を以って構成し、かつ
、この酸化物超電導体の少なくとも前述の電流の電流路
と対向する面に絶線層を具えたことを特徴とする。
(Means for Solving the Problems) In order to achieve this object, according to the present invention, the current flowing between the first and second electrodes that face each other with the semiconductor sandwiched therebetween is controlled. In order to achieve this, in a semiconductor device comprising a control electrode embedded in the semiconductor, the control electrode is made of an oxide superconductor, and the oxide superconductor has at least the above-mentioned current. It is characterized by having an absolute wire layer on the surface facing the road.

(作用) このような構成によれば、この発明に係る半導体装置を
、制御電極を構成する酸化物超電導体の臨界温度以下の
温度で動作させることによって、制御電極の抵抗分R0
は、無視出来る値になる。
(Function) According to such a configuration, by operating the semiconductor device according to the present invention at a temperature below the critical temperature of the oxide superconductor constituting the control electrode, the resistance R0 of the control electrode can be reduced.
becomes a negligible value.

従って、制御電極を非常に小型なものとしても、制御電
極の抵抗分に起因するスイッチング速度の低下は起こら
なくなる。このため、制御電極と、第−又は第二電極の
うちの電子が到達する側の電極との距離、即ち上述した
Lo。に相当する距離を非常に小ざくすることが可能に
なる。
Therefore, even if the control electrode is made very small, the switching speed will not be reduced due to the resistance of the control electrode. Therefore, the distance between the control electrode and the electrode on the side where electrons reach out of the first or second electrode, that is, the above-mentioned Lo. It becomes possible to make the distance corresponding to the distance very small.

ざらに、酸化物超電導体の臨界電流値は、大きいことが
知られており、これがため、制御電極の電位を非常に短
時間で実用的な値に昇圧させることが可能になる。
In general, it is known that the critical current value of oxide superconductors is large, which makes it possible to increase the potential of the control electrode to a practical value in a very short time.

又、この発明によれば、制御電極の少なくとも電流路と
対向する面に絶縁層を設けて、制御電極と半導体とが直
接接触することを防止する。従って、表面順位を大きく
低減させることが出来るから、リーク電流及び浮遊容量
を共に低減出来る。
Further, according to the present invention, an insulating layer is provided on at least the surface of the control electrode facing the current path to prevent direct contact between the control electrode and the semiconductor. Therefore, since the surface order can be greatly reduced, both leakage current and stray capacitance can be reduced.

さらに、酸化物超電導体に接する絶縁層を例えば熱酸化
膜等で構成しておけば、酸化物超電導体中の最適組成特
に酸素の最適組成が確保されることにもなる。
Furthermore, if the insulating layer in contact with the oxide superconductor is made of, for example, a thermal oxide film, the optimum composition, particularly the optimum composition of oxygen, in the oxide superconductor can be ensured.

(実施例) 以下、図面ヲ参照してこの発明の半導体装置の実施例に
つき説明する。尚、説明に用いる各図は、この発明が理
解出来る程度に概略的に示しであるにすぎず、従って、
各構成成分の寸法、形状及び配WIrIA係は図示例の
みに限定されるものではなく、種々の変形又は変更を行
ない得ることは明らかである。
(Embodiments) Hereinafter, embodiments of the semiconductor device of the present invention will be described with reference to the drawings. It should be noted that each figure used in the explanation is only a schematic illustration to the extent that the present invention can be understood, and therefore,
It is clear that the dimensions, shapes, and arrangement of each component are not limited to the illustrated example, and that various modifications or changes can be made.

覆1脱朋 第1図は、実施例の半導体装置の構造を概略的に示す断
面図である。
FIG. 1 is a sectional view schematically showing the structure of a semiconductor device according to an embodiment.

第1図において、21は半導体を示す、この半導体は、
例えば、Si、又はGaAs等の6a系化合物半導体、
若しくはInP等のIn系化合物半導体等で構成するこ
とが出来る。
In FIG. 1, 21 indicates a semiconductor, and this semiconductor is
For example, 6a-based compound semiconductors such as Si or GaAs,
Alternatively, it can be made of an In-based compound semiconductor such as InP.

23及び25は、半導体21を挾み対向する第一及び第
二電極をそれぞれ示す、この実施例の場合の第一電極2
3は、半導体21とオーミックに接触しているソース電
極としてあり、第二電極25は、半導体21とオーミッ
クに接触しでいるドレイン電極としである。
Reference numerals 23 and 25 indicate first and second electrodes facing each other with the semiconductor 21 in between, which are the first electrodes 2 in this embodiment.
3 is a source electrode in ohmic contact with the semiconductor 21, and the second electrode 25 is a drain electrode in ohmic contact with the semiconductor 21.

27a及び27bは、トレイン電極25及びソース電極
23門に流れる電流を制御するため、半導体21中に埋
設させた制御電極をそれぞれ示し、これら制御電極27
a及び27bは酸化物超電導体で構成しである。この酸
化物超電導体としては、例えばYBa2CuaO7−s
(6< 0.3)で示されるものを挙げることが出来る
が、これに限られるものではなく他の酸化物超電導体で
あっても勿論良い。
27a and 27b indicate control electrodes buried in the semiconductor 21 in order to control the current flowing through the train electrode 25 and the source electrode 23, and these control electrodes 27
a and 27b are made of oxide superconductor. As this oxide superconductor, for example, YBa2CuaO7-s
(6<0.3), but the present invention is not limited thereto, and of course other oxide superconductors may be used.

この構造においては、従来と同様、27a及び27bで
示す制御電極間に印加する電圧を変化させることにより
、トレイン電極25及びソース電極23間の電流路に流
れる電流を制御することが出来る。
In this structure, the current flowing in the current path between the train electrode 25 and the source electrode 23 can be controlled by changing the voltage applied between the control electrodes 27a and 27b, as in the conventional case.

又、29aは、酸化物超電導体で構成された制御電極2
7aと、半導体21とがM接に接触する面積を低減する
ために設けた絶縁層を示し、29bは、酸化物超電導体
で構成された制御電極27bと、半導体21とがM接に
接触する面積を低減するために設けた絶縁層を示す、尚
、この実施例の絶縁層29a。
Further, 29a is a control electrode 2 made of an oxide superconductor.
7a indicates an insulating layer provided to reduce the area where the semiconductor 21 contacts with the M contact, and 29b shows the control electrode 27b formed of an oxide superconductor and the semiconductor 21 with the M contact. Insulating layer 29a of this example shows an insulating layer provided to reduce the area.

29bは、いずれも制御電極表面の全面を覆うようなも
のとしであるが、これら絶縁層の設は方はこれに限られ
るものではない、絶縁層は、制御電極の少なくともトレ
イン・ソース電極間の電流路と対向する面、即ち制御電
極27a及び制御電極27bの互いが対向する面倒にそ
れぞれ設けてあれば良く、例えば第2図に示すような構
造であっても勿論良い。
29b is such that it covers the entire surface of the control electrode, but the arrangement of these insulating layers is not limited to this.The insulating layer covers at least the area between the train and source electrodes of the control electrode. It is sufficient that they are provided on the surfaces facing the current path, that is, the control electrodes 27a and 27b facing each other, and it is of course possible to have a structure as shown in FIG. 2, for example.

又、この実施例の制御電極の形状は、断面が矩形のもの
としているが、これは、このような形状であると製造が
容易となること及び電界効率等を考慮したためである。
Further, the shape of the control electrode in this embodiment is rectangular in cross section because such a shape facilitates manufacturing and takes into consideration electric field efficiency and the like.

しかしながら、制御電極の形状は半導体装置の設計に応
じ変更出来ること明らかであ・る。
However, it is clear that the shape of the control electrode can be changed depending on the design of the semiconductor device.

ここで、実施例の半導体装置について、制御電極・トレ
イン電極間の電子の走行時間てと、制御電極の充・放電
時間とにつき考える。
Here, regarding the semiconductor device of the example, the transit time of electrons between the control electrode and the train electrode, and the charging/discharging time of the control electrode will be considered.

先ず、走行時間τについては、制御電極の中心点と、ト
レイン電極との間の距離Lao(第1図参照)を例えば
2000人とし、電子の平均速度Vを2x lo7cm
/秒とすると、τ= L ao/ Vから、τ=IQ−
12秒となる。従って、Lo。を2000人程度とする
ことにより、1ピコ秒程度の速度で動作する超高速な半
導体装置を実現出来ることになる。
First, regarding the transit time τ, let us assume that the distance Lao (see Figure 1) between the center point of the control electrode and the train electrode is 2000 people, and the average velocity V of the electrons is 2x lo7cm.
/second, then from τ= L ao/V, τ=IQ−
It will be 12 seconds. Therefore, Lo. By having about 2,000 people, it is possible to realize an ultra-high-speed semiconductor device that operates at a speed of about 1 picosecond.

又、制御電極の充・放電時間について考えると以下のよ
うになる。
Also, considering the charging/discharging time of the control electrode, it is as follows.

制御電極の形状を、断面積が例えば400λ×800人
=3.2 X 10−”cm2で、長さが例えば4um
のものとする。このような場合、制御電極が従来のよう
なタングステンであると、その比抵抗は約4 X 10
−’Ω・cl’であるから、上述の形状では抵抗分日。
The shape of the control electrode is such that the cross-sectional area is, for example, 400λ x 800 people = 3.2 x 10-” cm2, and the length is, for example, 4 um.
shall belong to. In such a case, if the control electrode is made of conventional tungsten, its resistivity will be approximately 4 x 10
-'Ω・cl', so in the above shape, the resistance is minute.

は500Ωになる。又、この形状での制御電極の容量C
6はおおよそ3フエムトフアラツド(fF)となるから
、C6・Ra積は1.5 X 10−”秒となってしま
う、このため、co”Ra積で決定される時間τ。のほ
うが、電子の走行時間τより長くなり、タングステンを
用いた従来の半導体装置のスイッチング速度は、この充
・放電時間τ。によって律速されるようになる。ところ
が、制御電極を酸化物超電導体を以って構成しているこ
の発明の半導体装置によれば、制御電極の抵抗弁Raは
、無視出来る程小さくなり、この結果、充・放電時間τ
。、は電子の走行時間Tより充分に小さな値となる。ざ
らに、制御電極に流せる電流工。は、酸化物超電導体の
臨界電流と度をJ。とじ、制御電極の断面積をSとする
と、■。= J a×Sで示されるから、J a = 
IO’A/cm2及びS=3.2X10−目cm2とす
ると、Ia =320 LIAとなる。又、制御電極の
電位’Fr V cとすると、VoはVG =Q/C=
Ia −t/Cで決定2nるから、3fFの容量の制御
電極に320LIAの電流を1ピコ秒間流すことにより
、制御電極の電位Vは、100mV以上になる。
becomes 500Ω. Also, the capacitance C of the control electrode in this shape
6 is approximately 3 femtofarads (fF), so the C6.Ra product is 1.5 x 10-" seconds, so the time τ determined by the co"Ra product. is longer than the electron transit time τ, and the switching speed of conventional semiconductor devices using tungsten is this charging/discharging time τ. The speed will be controlled by However, according to the semiconductor device of the present invention in which the control electrode is composed of an oxide superconductor, the resistance valve Ra of the control electrode becomes negligibly small, and as a result, the charging/discharging time τ
. , is a value sufficiently smaller than the transit time T of electrons. Roughly speaking, electric current can be applied to the control electrode. is the critical current and degree of the oxide superconductor. If the cross-sectional area of the control electrode is S, then ■. = J a × S, so J a =
If IO'A/cm2 and S=3.2×10-th cm2, then Ia=320 LIA. Also, if the potential of the control electrode is 'Fr V c, then Vo is VG =Q/C=
Since 2n is determined by Ia - t/C, the potential V of the control electrode becomes 100 mV or more by flowing a current of 320 LIA for 1 pico second through the control electrode with a capacitance of 3 fF.

このように、この発明の半導体装置によれば、これの動
作速度が制御電極の充・放電時間によって影響されるこ
とがないため、テラヘルツ(THz)の発振周波数での
動作も可能になる。
As described above, according to the semiconductor device of the present invention, since its operating speed is not affected by the charging/discharging time of the control electrode, it is also possible to operate at the oscillation frequency of terahertz (THz).

尚、制御電極を酸化物超電導を以って構成したことは、
半導体装置の構造にかかわらず、制御電極の充・放電時
間の短縮に寄与することになるが、半導体装置の動作速
度への寄与という点では、電子の走行時間が制御電極の
充・放電時間よりも短くなるような素子構造、即ち、L
aOが約3000λ゛よりも薄くなったときに顕著な効
果を示すと云える。
Furthermore, the fact that the control electrode is made of oxide superconductor is because
Regardless of the structure of the semiconductor device, it will contribute to shortening the charging/discharging time of the control electrode, but in terms of contributing to the operating speed of the semiconductor device, the electron travel time is greater than the charging/discharging time of the control electrode. An element structure in which L is also shortened, that is, L
It can be said that a remarkable effect is exhibited when aO becomes thinner than about 3000λ.

設遣方天辺鳳J 次に、この発明の理解を深めるため、第1図及び第2図
に示した実施例の半導体装置の製造方法の一例につきそ
れぞれ説明する。
Next, in order to deepen the understanding of the present invention, an example of a method for manufacturing the semiconductor device of the embodiment shown in FIGS. 1 and 2 will be described.

第3図(A)〜(G)は、第1図に示した半導体装置の
製造方法の一例を断面図を用いて概略的に示した工程図
である。
3A to 3G are process diagrams schematically showing an example of a method for manufacturing the semiconductor device shown in FIG. 1 using cross-sectional views.

半導体としての、例えばシリコン(Si)基板を用意す
る。このシリコン基板21に、制御電極27a。
A silicon (Si) substrate, for example, as a semiconductor is prepared. A control electrode 27a is provided on this silicon substrate 21.

27bを埋設するための21aで示す溝を、例えばイオ
ンミリング法又はECR(Electron Cycl
otronResonanse)プラズマエツチング法
等を用いて形成する。尚、この実施例の場合の溝21a
は、その幅が1000人、その長さが4um、その深さ
が600λのものとしである。そして、この実施例の場
合、シリコン基板21に、このような溝21aを所定の
間隔で多数形成する(第3図(A))。
A trench 21a for burying 27b is formed by, for example, ion milling or ECR (Electron Cycling).
It is formed using a plasma etching method or the like. Note that the groove 21a in this embodiment
is 1000 people wide, 4um long, and 600λ deep. In this embodiment, a large number of such grooves 21a are formed at predetermined intervals in the silicon substrate 21 (FIG. 3(A)).

次に、溝2 taの形成されたシリコン基板21のエツ
チングダメージを除去するため、この基板21に対し例
えばアニール処理を施す。
Next, in order to remove etching damage from the silicon substrate 21 in which the grooves 2ta are formed, the substrate 21 is subjected to, for example, annealing treatment.

次に、溝21a内に熱酸化等の好適な方法によって厚さ
が例えば50〜100λ程度の29で示す絶縁層を、形
成する(第3図(8))。
Next, an insulating layer 29 having a thickness of, for example, about 50 to 100 λ is formed in the groove 21a by a suitable method such as thermal oxidation (FIG. 3 (8)).

次に、溝21aを含む基板21上に、制御電極を構成す
る材料としての27で示す酸化物超電導体を少なくとも
溝21aは埋め込むように形成する(第3図(C))、
この酸化物超電導体の形成は、例えばこの出願人に係る
特願昭62−181655号に提案されているCVD法
等の好適な方法によって行なうことが出来る。
Next, on the substrate 21 including the groove 21a, an oxide superconductor indicated by 27 as a material constituting the control electrode is formed so as to fill at least the groove 21a (FIG. 3(C)).
This oxide superconductor can be formed by a suitable method such as the CVD method proposed in Japanese Patent Application No. 62-181655 filed by the same applicant.

次に、シリコン基板21の溝21a以外の部分が露出す
るまで、酸化物超電導体21を除去する(第3図(D)
 ) 。
Next, the oxide superconductor 21 is removed until the portion of the silicon substrate 21 other than the groove 21a is exposed (FIG. 3(D)).
).

次いで、酸化物超電導体27を含むシリコン基板21上
にCVD法等の好適な方法によって、29cで示す絶縁
層を所定の膜厚、例えば絶縁層29の膜厚程度に形成す
る(第3図(E))、この実施例の場合の絶縁層29c
は、絶縁層29と同じ材質である5in2としである。
Next, on the silicon substrate 21 including the oxide superconductor 27, an insulating layer 29c is formed to a predetermined thickness, for example, about the thickness of the insulating layer 29, by a suitable method such as CVD (see FIG. 3). E)), insulating layer 29c in this embodiment
is made of the same material as the insulating layer 29, 5in2.

次に、絶縁層29cの、酸化物超電導体27に対応する
部分のみを残存させそれ以外の部分は除去する(第3図
(F)’)、この結果、酸化物超電導体27は絶縁層2
9及び29c(以下、絶縁層29として示す、)によっ
て覆われる。
Next, only the part of the insulating layer 29c corresponding to the oxide superconductor 27 is left and the other part is removed (FIG. 3(F)'). As a result, the oxide superconductor 27 is removed from the insulating layer 27.
9 and 29c (hereinafter referred to as an insulating layer 29).

次に、絶縁層29で覆われた酸化物超電導体27を具え
るシリコン基板21上に、エピタキシャル成長法を用い
て、半導体装置の構造に必要な不純物プロファイルを゛
もつ21bで示す半導体層を成長させる。この結果、酸
化物超電導体27は半導体層21b及びシリコン基板2
1によって埋め込まれた構造になる。
Next, on the silicon substrate 21 having the oxide superconductor 27 covered with the insulating layer 29, a semiconductor layer 21b having an impurity profile necessary for the structure of the semiconductor device is grown using an epitaxial growth method. . As a result, the oxide superconductor 27 is connected to the semiconductor layer 21b and the silicon substrate 2.
1 results in an embedded structure.

次に、シリコン基板21の下側から、及び半導体層21
bの上側から、例えばn型不純物をn++にそれぞれド
ープし、その後その表面にA9膜等の金属を被着させざ
らにこの基板を熱処理して、トレイン電極及びソース電
極を形成する。
Next, from below the silicon substrate 21 and the semiconductor layer 21
For example, an n-type impurity is doped into n++ from above the substrate b, and then a metal such as an A9 film is deposited on the surface and the substrate is heat-treated to form a train electrode and a source electrode.

このようにして、第1図に示した構造が得られる(第3
図(G))。
In this way, the structure shown in Fig. 1 is obtained (Fig. 3).
Figure (G)).

又、第2図に示した半導体装置の製造は、先ず、第3図
(A)〜(D)を用いて説明した製造工程に従って加工
を行ない、その後、半導体装置の構造に必要な不純物プ
ロファイルをもつ21bで示す半導体層を成長させるこ
とによって行なうことが出来る。
Furthermore, in manufacturing the semiconductor device shown in FIG. 2, processing is first performed according to the manufacturing process explained using FIGS. This can be done by growing a semiconductor layer shown as 21b.

(発明の効果) 上述した説明からも明らかなように、この発明の半導体
装置によれば、半導体中に埋設させる制御電極を酸化物
超電導体を以って構成しである。
(Effects of the Invention) As is clear from the above description, according to the semiconductor device of the present invention, the control electrode embedded in the semiconductor is composed of an oxide superconductor.

このため、この酸化物超電導体の臨界温度以下の温度で
半導体装Wを動作させることによって、制御電極の抵抗
分R,は、無視出来る値になるから、制御電極を非常に
小型なものとしても、制御電極の抵抗分に起因するスイ
ッチング速度の低下は起こらなくなる。従って、制御電
極と、第−又は第二電極のうちの電子が到達する側の電
極との距離、即ち上述したし。。に相当する距離を非常
に小さくすることが出来る。
Therefore, by operating the semiconductor device W at a temperature below the critical temperature of this oxide superconductor, the resistance R, of the control electrode becomes a negligible value, so even if the control electrode is made very small. , the switching speed is no longer reduced due to the resistance of the control electrode. Therefore, the distance between the control electrode and the one of the first or second electrodes that the electrons reach, that is, as described above. . The distance corresponding to can be made very small.

又、この発明によれば、制御電極の少なくとも電流路と
対向する面に絶縁層を設ゆたことで、表面順位を大きく
低減させることが出来、よって、半導体装置のリーク電
流及び浮遊容量に起因する動作速度の低下を防止出来る
Further, according to the present invention, by providing an insulating layer on at least the surface facing the current path of the control electrode, it is possible to greatly reduce the surface roughness, thereby reducing the leakage current and stray capacitance of the semiconductor device. This can prevent a decrease in operating speed.

これがため、半導体装置の電子の走行時間を高めるよう
な素子構造を採用した超高速な半導体装置を得ることが
出来る。
Therefore, it is possible to obtain an ultra-high-speed semiconductor device that employs an element structure that increases the transit time of electrons in the semiconductor device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、実施例の半導体装置の構造を概略的に示す断
面図、 第2図は、他の実施例の半導体装置の構造を概略的に示
す断面図、 第3図(A)〜(G)は、実施例の半導体装置の製造方
法の説明に供する製造工程図、第4図は、従来技術の説
明に供する図である。 21・・・半導体、     21b・・・半導体層2
3・・・第一電極(ソース電極) 25・・・第二電極(トレイン電極) 27・・・酸化物超電導体 27a、27b −制御電極 29、29a、 29b、 29c・・・絶縁層。 特許出願人   沖電気工業株式会社 21:半導体           27a、 27b
:制御電極23:M−電極(ンース電極)     2
9a、 29b:絶縁層25:第二電極(トレイン電極
) 第1図 第28 従来技術の説明に供する図 第4図
FIG. 1 is a cross-sectional view schematically showing the structure of a semiconductor device of an example, FIG. 2 is a cross-sectional view schematically showing the structure of a semiconductor device of another example, and FIGS. G) is a manufacturing process diagram for explaining the method of manufacturing the semiconductor device of the embodiment, and FIG. 4 is a diagram for explaining the conventional technique. 21...Semiconductor, 21b...Semiconductor layer 2
3... First electrode (source electrode) 25... Second electrode (train electrode) 27... Oxide superconductor 27a, 27b - Control electrode 29, 29a, 29b, 29c... Insulating layer. Patent applicant Oki Electric Industry Co., Ltd. 21: Semiconductor 27a, 27b
: Control electrode 23: M-electrode (first electrode) 2
9a, 29b: Insulating layer 25: Second electrode (train electrode) Fig. 1 Fig. 28 Fig. 4 for explaining the prior art

Claims (1)

【特許請求の範囲】[Claims] (1)半導体を挟み対向する第一及び第二電極と、前記
第一及び第二電極間に流れる電流を制御するため前記半
導体中に埋設させた制御電極とを具える半導体装置にお
いて、 前記制御電極を酸化物超電導体を以って構成し、かつ、
該酸化物超電導体の少なくとも前記電流の電流路と対向
する面に絶縁層を具えたことを特徴とする半導体装置。
(1) A semiconductor device comprising first and second electrodes facing each other with a semiconductor interposed therebetween, and a control electrode buried in the semiconductor for controlling the current flowing between the first and second electrodes, wherein the control The electrode is made of an oxide superconductor, and
A semiconductor device characterized in that an insulating layer is provided on at least a surface of the oxide superconductor that faces the current path of the current.
JP62295687A 1987-11-24 1987-11-24 Semiconductor device Pending JPH01136377A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62295687A JPH01136377A (en) 1987-11-24 1987-11-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62295687A JPH01136377A (en) 1987-11-24 1987-11-24 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH01136377A true JPH01136377A (en) 1989-05-29

Family

ID=17823878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62295687A Pending JPH01136377A (en) 1987-11-24 1987-11-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH01136377A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212404A (en) * 1990-04-09 1993-05-18 Fujitsu Limited Semiconductor device having a vertical channel of carriers
US5644143A (en) * 1994-04-22 1997-07-01 Lsi Logic Corporation Method for protecting a semiconductor device with a superconductive line

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212404A (en) * 1990-04-09 1993-05-18 Fujitsu Limited Semiconductor device having a vertical channel of carriers
US5644143A (en) * 1994-04-22 1997-07-01 Lsi Logic Corporation Method for protecting a semiconductor device with a superconductive line

Similar Documents

Publication Publication Date Title
US9490338B2 (en) Silicon carbide semiconductor apparatus and method of manufacturing same
US5528068A (en) Semiconductor device
JP3447927B2 (en) Semiconductor device and manufacturing method thereof
JP5325198B2 (en) Field effect transistor
JP3217690B2 (en) Method for manufacturing semiconductor device
EP1705712B1 (en) Method for manufacturing junction semiconductor device
US3514676A (en) Insulated gate complementary field effect transistors gate structure
US4786958A (en) Lateral dual gate thyristor and method of fabricating same
US5360746A (en) Method of fabricating a semiconductor device
US5705830A (en) Static induction transistors
JPH07131007A (en) Semiconductor device
US4861731A (en) Method of fabricating a lateral dual gate thyristor
JPH0444328A (en) Semiconductor device and manufacture thereof
KR20040054479A (en) Semiconductor device
JPH01136377A (en) Semiconductor device
JPH05343686A (en) Semiconductor device and manufacture thereof
JPS61150280A (en) Vertical mos transistor
US5107314A (en) Gallium antimonide field-effect transistor
EP0690513B1 (en) Step-cut insulated gate static induction transistors and method of manufacturing the same
JPS61208268A (en) Conductance modulation type semiconductor device
JPH09199721A (en) Field effect transistor
JPH07193232A (en) Conductivity modulation type transistor
JP2688678B2 (en) Field effect transistor and method of manufacturing the same
JPS6344769A (en) Field effect transistor and manufacture of the same
JP3503094B2 (en) Insulated gate type static induction transistor