JPH01119991A - マスクｒｏｍ - Google Patents
マスクｒｏｍInfo
- Publication number
- JPH01119991A JPH01119991A JP62278592A JP27859287A JPH01119991A JP H01119991 A JPH01119991 A JP H01119991A JP 62278592 A JP62278592 A JP 62278592A JP 27859287 A JP27859287 A JP 27859287A JP H01119991 A JPH01119991 A JP H01119991A
- Authority
- JP
- Japan
- Prior art keywords
- data
- mask
- programmed
- mask rom
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005468 ion implantation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000609 electron-beam lithography Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- LLPOLZWFYMWNKH-CMKMFDCUSA-N hydrocodone Chemical compound C([C@H]1[C@H](N(CC[C@@]112)C)C3)CC(=O)[C@@H]1OC1=C2C3=CC=C1OC LLPOLZWFYMWNKH-CMKMFDCUSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 102100033595 Dynein axonemal intermediate chain 1 Human genes 0.000 description 1
- 101000872267 Homo sapiens Dynein axonemal intermediate chain 1 Proteins 0.000 description 1
- 241000276498 Pollachius virens Species 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マスクＲＯＭ （Ｒｅａｄ ０ｎｌｙ Ｍｅ
ｍｏｒｙ）に関し、特に、大容量のマスクＲＯＭに適用
して好適なものである。
ｍｏｒｙ）に関し、特に、大容量のマスクＲＯＭに適用
して好適なものである。
［発明の概要］
本発明のマスクＲＯＭは、データをプログラムする際に
はプログラムすべき２値データのうちのマスクデータ発
生数の多い方のデータの少なくとも一部を反転させてプ
ログラムし、かつデータを出力する際にはこの反転させ
てプログラムしたデータをデータ反転回路により再び反
転させるように構成され、これによってマスクデータの
処理時間の短縮を図ることができるようにしたものであ
る。
はプログラムすべき２値データのうちのマスクデータ発
生数の多い方のデータの少なくとも一部を反転させてプ
ログラムし、かつデータを出力する際にはこの反転させ
てプログラムしたデータをデータ反転回路により再び反
転させるように構成され、これによってマスクデータの
処理時間の短縮を図ることができるようにしたものであ
る。
マスクＲＯＭは、製造工程においてデータをプログラム
する読出し専用半導体記憶装置であり、データをプログ
ラムするためにはプログラムデータに応じたマスクパタ
ーンを有するマスクが用いられる。
する読出し専用半導体記憶装置であり、データをプログ
ラムするためにはプログラムデータに応じたマスクパタ
ーンを有するマスクが用いられる。
従来のマスクＲＯＭの一例を第６図に示す。このマスク
ＲＯＭは、１ワードが２ビツトで構成される例である。
ＲＯＭは、１ワードが２ビツトで構成される例である。
第６図に示すように、このマスクＲＯＭにおいては、ワ
ード線ＷＯ−Ｗｍとデータ線ＤＯ〜Ｄｎとの各交点にそ
れぞれメモリセルを９構成するＭ０５ＦＥＴＱｐｑ （
ｐ＝ｏ、 １． ２．−−−、ｍ ； ｑ＝０゜１，
２．・・・、ｎ）が設けられ、これらのＭＯ３ＦＥＴＱ
□から成るメモリセルによりメモリアレイＭ−ＡＲＹが
構成されている。各データ線ＤＯ〜ＤｎにはそれぞれＭ
Ｏ３ＦＥＴＴＯ−Ｔｎが接続され、これらのＭＯ３ＦＥ
ＴＴＯ〜Ｔｎのゲート電極を構成するセレクト線ＳＯ〜
Ｓｔによりこれらのデータ線ＤＯ〜Ｄｎのうちの２本が
選択されるようになっている。そして、このデータ線Ｄ
Ｏ〜Ｄｎの選択とワード線ＷＯ〜Ｗｍの選択とにより、
データを読み出すべきメモリセルの選択が行われるよう
になっている。
ード線ＷＯ−Ｗｍとデータ線ＤＯ〜Ｄｎとの各交点にそ
れぞれメモリセルを９構成するＭ０５ＦＥＴＱｐｑ （
ｐ＝ｏ、 １． ２．−−−、ｍ ； ｑ＝０゜１，
２．・・・、ｎ）が設けられ、これらのＭＯ３ＦＥＴＱ
□から成るメモリセルによりメモリアレイＭ−ＡＲＹが
構成されている。各データ線ＤＯ〜ＤｎにはそれぞれＭ
Ｏ３ＦＥＴＴＯ−Ｔｎが接続され、これらのＭＯ３ＦＥ
ＴＴＯ〜Ｔｎのゲート電極を構成するセレクト線ＳＯ〜
Ｓｔによりこれらのデータ線ＤＯ〜Ｄｎのうちの２本が
選択されるようになっている。そして、このデータ線Ｄ
Ｏ〜Ｄｎの選択とワード線ＷＯ〜Ｗｍの選択とにより、
データを読み出すべきメモリセルの選択が行われるよう
になっている。
このマスクＲＯＭにおいては、データ線Ｄｏ〜Ｄｉに接
続されているメモリセルのデータは、抵抗Ｒ３を介して
電源電位■。、に設定されている共通データ線ＣＤＯの
出力からデータ読出し回路ＤＲＣＯのセンスアンプＳＡ
Ｏの子端子に供給され、一端子に印加された基準電圧Ｖ
ＩＥＦとの差に応じたデータが０ＵＴＯに出力される
。同様に、データ線Ｄｊ〜Ｄｎに接続されているメモリ
セルのデータは、抵抗Ｒ２を介して電源電位ＶＣＣに設
定されている共通データ線ＣＤＩの出力からデータ読出
し回路ＤＲＣＩのセンスアンプＳＡＩの子端子に供給さ
れ、一端子に印加された基準電圧Ｖ ＩＩＥＦとの差に
応じたデータが０ＵＴＩに出力される。
続されているメモリセルのデータは、抵抗Ｒ３を介して
電源電位■。、に設定されている共通データ線ＣＤＯの
出力からデータ読出し回路ＤＲＣＯのセンスアンプＳＡ
Ｏの子端子に供給され、一端子に印加された基準電圧Ｖ
ＩＥＦとの差に応じたデータが０ＵＴＯに出力される
。同様に、データ線Ｄｊ〜Ｄｎに接続されているメモリ
セルのデータは、抵抗Ｒ２を介して電源電位ＶＣＣに設
定されている共通データ線ＣＤＩの出力からデータ読出
し回路ＤＲＣＩのセンスアンプＳＡＩの子端子に供給さ
れ、一端子に印加された基準電圧Ｖ ＩＩＥＦとの差に
応じたデータが０ＵＴＩに出力される。
上述のマスクＲＯＭにデータをプログラムする際には、
プログラムすべきデータのうちのデータ′１゛ は、例
えば、あらかじめエンハンスメント型に構成されたＭＯ
３ＦＥＴＱ、９にチャネルドーピングを行ってデイプリ
ージョン型化することにより書き込まれる。このチャネ
ルドーピングを行わないＭＯ３ＦＥＴＱｐｑはデータ
′０°に対応する。この場合、データ “１°を書き込
むべきメモリセルを構成するＭＯＳＦＥＴにのみチャネ
ルドーピングを行うためには、これらのメモリセルに対
応する部分が開口したフォトレジストがイオン注入のマ
スクとして用いられる。このフォトレジストをフォトリ
ソグラフィー技術により形成する際に用いられるマスク
は、通常、電子ビーム描画装置により形成される。従来
、プログラムデータの′１°、 ′０°に対して、この
マスクのマスクパターンを形成するための電子ビーム描
画の有無は１対１に対応していた。すなわち、データ゛
１″を書き込むべきメモリセルに対応する部分にはイオ
ン注入領域を決定する上記開口に対応する形状に電子ビ
ーム描画が行われ、デーダ０′を書き込むべきメモリセ
ルに対応する部分には電子ビーム描画は行われない。
プログラムすべきデータのうちのデータ′１゛ は、例
えば、あらかじめエンハンスメント型に構成されたＭＯ
３ＦＥＴＱ、９にチャネルドーピングを行ってデイプリ
ージョン型化することにより書き込まれる。このチャネ
ルドーピングを行わないＭＯ３ＦＥＴＱｐｑはデータ
′０°に対応する。この場合、データ “１°を書き込
むべきメモリセルを構成するＭＯＳＦＥＴにのみチャネ
ルドーピングを行うためには、これらのメモリセルに対
応する部分が開口したフォトレジストがイオン注入のマ
スクとして用いられる。このフォトレジストをフォトリ
ソグラフィー技術により形成する際に用いられるマスク
は、通常、電子ビーム描画装置により形成される。従来
、プログラムデータの′１°、 ′０°に対して、この
マスクのマスクパターンを形成するための電子ビーム描
画の有無は１対１に対応していた。すなわち、データ゛
１″を書き込むべきメモリセルに対応する部分にはイオ
ン注入領域を決定する上記開口に対応する形状に電子ビ
ーム描画が行われ、デーダ０′を書き込むべきメモリセ
ルに対応する部分には電子ビーム描画は行われない。
ところで、電子ビーム描画装置には、マスクを形成する
ためのマスクデータは磁気テープ等により供給される。
ためのマスクデータは磁気テープ等により供給される。
このマスクデータは、プログラムデータをデータ処理装
置で処理することにより作られる。
置で処理することにより作られる。
上述のように、従来のマスクＲＯＭにデータをプログラ
ムする場合には、データ“１′に対してマスクデータが
有りというように決まっているため、例えばＮビットの
マスクＲＯＭの場合には、第７図に示すように、全デー
タ中の“１″の割合に比例してマスクデータ数が増大す
る。従って、データ処理装置では最大Ｎ個のマスクデー
タが発生するが、マスクＲＯＭの大容量化に伴い、デー
タ処理装置によるこのマスクデータの処理時間は増大す
る。このデータ処理時間の増大は、マスクＲＯＭの容量
が例えば１Ｍビット、４Ｍビット、１６Ｍビットと増大
していくと極めて深刻になり、データ処理時間が著しく
長くなってしまう。このようにデータ処理時間が長くな
ると、所望のデータがプログラムされたマスクＲＯＭを
完成させるのに要する時間、すなわちターンアラウンド
タイム（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）が著しく
長くなってしまう。
ムする場合には、データ“１′に対してマスクデータが
有りというように決まっているため、例えばＮビットの
マスクＲＯＭの場合には、第７図に示すように、全デー
タ中の“１″の割合に比例してマスクデータ数が増大す
る。従って、データ処理装置では最大Ｎ個のマスクデー
タが発生するが、マスクＲＯＭの大容量化に伴い、デー
タ処理装置によるこのマスクデータの処理時間は増大す
る。このデータ処理時間の増大は、マスクＲＯＭの容量
が例えば１Ｍビット、４Ｍビット、１６Ｍビットと増大
していくと極めて深刻になり、データ処理時間が著しく
長くなってしまう。このようにデータ処理時間が長くな
ると、所望のデータがプログラムされたマスクＲＯＭを
完成させるのに要する時間、すなわちターンアラウンド
タイム（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）が著しく
長くなってしまう。
従って本発明の目的は、マスクデータの処理時間の短縮
を図ることのできるマスクＲＯＭを提供することにある
。
を図ることのできるマスクＲＯＭを提供することにある
。
〔問題点を解決するための手段］
上述の従来のマスクＲＯＭは、プログラムデータ中のデ
ータ゛１”に対してマスクデータが有りというように決
まっているが、このようにプログラムデータとマスクデ
ータとの対応関係を一律に決めるのではなく、メモリア
レイＭ−ＡＲＹの任意の区画毎にデータ“１°の数とデ
ータ °０゛の数とを調べ、データ“１′の数がデータ
“０゛の数に比べて多い場合には、“１°、 “Ｏｏ
のデータを反転させてプログラムすれば、その分だけマ
スクデータ発生数が少なくなる。しかし、このようにデ
ータを反転させた場合、マスクＲＯＭから出力されるデ
ータも反転したデータであり、プログラムデータとは異
なる。これを防止するためには、この反転させてプログ
ラムしたデータを再び反転するためのデータ反転回路を
マスクＲＯＭに設ければよい。
ータ゛１”に対してマスクデータが有りというように決
まっているが、このようにプログラムデータとマスクデ
ータとの対応関係を一律に決めるのではなく、メモリア
レイＭ−ＡＲＹの任意の区画毎にデータ“１°の数とデ
ータ °０゛の数とを調べ、データ“１′の数がデータ
“０゛の数に比べて多い場合には、“１°、 “Ｏｏ
のデータを反転させてプログラムすれば、その分だけマ
スクデータ発生数が少なくなる。しかし、このようにデ
ータを反転させた場合、マスクＲＯＭから出力されるデ
ータも反転したデータであり、プログラムデータとは異
なる。これを防止するためには、この反転させてプログ
ラムしたデータを再び反転するためのデータ反転回路を
マスクＲＯＭに設ければよい。
本発明は、上述のような検討に基づいて案出されたもの
である。
である。
すなわち、本発明は、データをプログラムする際にはプ
ログラムすべき２値データのうちのマスクデータ、発生
数の多い方のデータの少なくとも一部を反転させてプロ
グラムし、かつデータを出力する際にはこの反転させて
プログラムしたデータをデータ反転回路により再び反転
させるように構成されているマスクＲＯＭである。
ログラムすべき２値データのうちのマスクデータ、発生
数の多い方のデータの少なくとも一部を反転させてプロ
グラムし、かつデータを出力する際にはこの反転させて
プログラムしたデータをデータ反転回路により再び反転
させるように構成されているマスクＲＯＭである。
上記した手段によれば、マスクデータ数を少なくするこ
とができるので、この分だけマスクデータの処理時間の
短縮を図ることができる。
とができるので、この分だけマスクデータの処理時間の
短縮を図ることができる。
以下、本発明を４ＭビットのマスクＲＯＭに適用した一
実施例について図面を参照して説明する。
実施例について図面を参照して説明する。
このマスクＲＯＭは、２ビツトＸ２Ｍワード構成の例で
ある。
ある。
第１図に示すように、本実施例によるマスクＲＯＭは、
メモリアレイＭ−ＡＲＹと、データ反転回路ＤＩＣＯ１
ＤＩＣＩと、データ読出し回路ＤＲＣＯ１ＤＲＣＩとに
より主として構成されている。
メモリアレイＭ−ＡＲＹと、データ反転回路ＤＩＣＯ１
ＤＩＣＩと、データ読出し回路ＤＲＣＯ１ＤＲＣＩとに
より主として構成されている。
上記メモリアレイＭ−ＡＲＹにおいて、符号Ｗｏ−ｗｍ
はワード線であり、符号ＤＯ−Ｄｎはデータ線である。
はワード線であり、符号ＤＯ−Ｄｎはデータ線である。
このワード線ＷＯ−Ｗｍとデータ線Ｄｏ〜Ｄｎとの各交
点にはそれぞれメモリセルを構成するＭＯ３ＦＥＴＱｐ
、（ｐ＝ｏ、１，２゜・−、ｍ；ｑ＝０．１，２．・・
−、ｎ）が設けられ、これらのＭＯ３ＦＥＴＱ□から成
るメモリセルにより上記メモリアレイＭ−ＡＲＹが構成
されている。各データ線ＤＯ〜ＤｎにはそれぞれＭＯ３
ＦＥＴＴＯ−Ｔｎが接続され、これらのＭＯ３ＦＥＴＴ
Ｏ〜Ｔｎのゲート電橋を構成するセレクト線Ｓ（］−３
ｉによりこれらのデータ線ＤＯ〜Ｄｎのうちの２本が選
択されるようになっている。そして、このデータ線Ｄ
Ｏ−Ｄ ｎの選択とワード線ＷＯ〜Ｗｍの選択とにより
データを読み出すべきメモリセルの選択が行われ、２ビ
ツトのワード単位でデータが読み出されるようになって
いる。
点にはそれぞれメモリセルを構成するＭＯ３ＦＥＴＱｐ
、（ｐ＝ｏ、１，２゜・−、ｍ；ｑ＝０．１，２．・・
−、ｎ）が設けられ、これらのＭＯ３ＦＥＴＱ□から成
るメモリセルにより上記メモリアレイＭ−ＡＲＹが構成
されている。各データ線ＤＯ〜ＤｎにはそれぞれＭＯ３
ＦＥＴＴＯ−Ｔｎが接続され、これらのＭＯ３ＦＥＴＴ
Ｏ〜Ｔｎのゲート電橋を構成するセレクト線Ｓ（］−３
ｉによりこれらのデータ線ＤＯ〜Ｄｎのうちの２本が選
択されるようになっている。そして、このデータ線Ｄ
Ｏ−Ｄ ｎの選択とワード線ＷＯ〜Ｗｍの選択とにより
データを読み出すべきメモリセルの選択が行われ、２ビ
ツトのワード単位でデータが読み出されるようになって
いる。
データ線ＤＯ〜Ｄｉの一端は共通データ線ＣＤＯに接続
され、この共通データ線ＣＤＯは抵抗Ｒ１を介して電源
電位ＶＣＣに設定されている。また、データ線Ｄｊ−Ｄ
ｎの一端は共通データ線ＣＤＩに接続され、この共通デ
ータ１ｉｃＤｌは抵抗Ｒ２を介して電源電位ＶＣＣに設
定されている。一方、これらのデータ線Ｄｏ−Ｄｎの他
端は接地されている。
され、この共通データ線ＣＤＯは抵抗Ｒ１を介して電源
電位ＶＣＣに設定されている。また、データ線Ｄｊ−Ｄ
ｎの一端は共通データ線ＣＤＩに接続され、この共通デ
ータ１ｉｃＤｌは抵抗Ｒ２を介して電源電位ＶＣＣに設
定されている。一方、これらのデータ線Ｄｏ−Ｄｎの他
端は接地されている。
上記データ線ＤＯ−Ｄｉに接続されているメモリセルか
ら読み出されたデータは上記共通データ線ＣＤＯの出力
からデータ反転回路ＤＩＣＯに供給され、上記データ線
Ｄｊ−Ｄｎに接続されているメモリセルから読み出され
たデータは上記共通データ線ＣＤＩの出力からデータ反
転回路ＤＩＣ１に供給されるようになっている。上記デ
ータ反転回路ＤＩＣＯは、例えば４個のＭＯ３ＦＥＴＭ
１〜Ｍ４から成る。これらのＭＯ３ＦＥＴＭＩ〜Ｍ４の
うちＭＯＳＦＥＴＭＩ、Ｍ２のソースは上記共通データ
線ＣＤＯの出力に接続されている。
ら読み出されたデータは上記共通データ線ＣＤＯの出力
からデータ反転回路ＤＩＣＯに供給され、上記データ線
Ｄｊ−Ｄｎに接続されているメモリセルから読み出され
たデータは上記共通データ線ＣＤＩの出力からデータ反
転回路ＤＩＣ１に供給されるようになっている。上記デ
ータ反転回路ＤＩＣＯは、例えば４個のＭＯ３ＦＥＴＭ
１〜Ｍ４から成る。これらのＭＯ３ＦＥＴＭＩ〜Ｍ４の
うちＭＯＳＦＥＴＭＩ、Ｍ２のソースは上記共通データ
線ＣＤＯの出力に接続されている。
このＭＯＳＦＥＴＭＩのドレインは上記データ読出し回
路ＤＲＣＯのセンスアンプＳＡＯの一端子に接続され、
ＭＯ３ＦＥＴＭ２のドレインは上記センスアンプＳＡＯ
の十端子に接続されている。
路ＤＲＣＯのセンスアンプＳＡＯの一端子に接続され、
ＭＯ３ＦＥＴＭ２のドレインは上記センスアンプＳＡＯ
の十端子に接続されている。
一方、ＭＯ３ＦＥＴＭ３、Ｍ４のソースには基準電圧■
■ｒが印加されている。このＭＯ３ＦＥＴＭ３のドレイ
ンは上記センスアンプＳＡＯの一端子に接続され、ＭＯ
３ＦＥＴＭ４のドレインは上記センスアンプＳＡＯの十
端子に接続されている。
■ｒが印加されている。このＭＯ３ＦＥＴＭ３のドレイ
ンは上記センスアンプＳＡＯの一端子に接続され、ＭＯ
３ＦＥＴＭ４のドレインは上記センスアンプＳＡＯの十
端子に接続されている。
上記データ反転回路ＤＩＣＩは、４個のＭＯ３ＦＥＴＭ
５〜Ｍ８から成ることを除いて、上記データ反転回路Ｄ
ＴＣＯと同様な構成を有するので説明を省略する。なお
、上記ＭＯ３ＦＥＴＭＩ〜Ｍ８の共通のゲート電極は接
地されている。
５〜Ｍ８から成ることを除いて、上記データ反転回路Ｄ
ＴＣＯと同様な構成を有するので説明を省略する。なお
、上記ＭＯ３ＦＥＴＭＩ〜Ｍ８の共通のゲート電極は接
地されている。
次に、上述のように構成された本実施例によるマスクＲ
ＯＭにデータをプログラムする方法及びデータを読み出
す方法について説明する。
ＯＭにデータをプログラムする方法及びデータを読み出
す方法について説明する。
今、第１図に示すメモリアレイＭ−ＡＲＹを構成する各
メモリセルに第２図に示すようなデータをプログラムし
たマスクＲＯＭを製造する場合を考える。第２図に示す
プログラムデータのうち、データ線ＤＯ〜Ｄｉに接続さ
れているメモリセルにプログラムするデータは“０°よ
りも“１′の方が多いと仮定し、データ線ＤｊｘＤｎに
接続されているメモリセルにプログラムするデータは°
１″よりも０“の方が多いと仮定する。この場合、′１
”よりも０′の方が多いデータ線Ｄｊ −Ｄ ｎに接続
されているメモリセルには第２図に示すデータをそのま
まプログラムするが、“０°よりも°１′の方が多いデ
ータ線ＤＯ〜Ｄｉに接続されているメモリセルには第２
図に示すデータを反転させたデータをプログラムする。
メモリセルに第２図に示すようなデータをプログラムし
たマスクＲＯＭを製造する場合を考える。第２図に示す
プログラムデータのうち、データ線ＤＯ〜Ｄｉに接続さ
れているメモリセルにプログラムするデータは“０°よ
りも“１′の方が多いと仮定し、データ線ＤｊｘＤｎに
接続されているメモリセルにプログラムするデータは°
１″よりも０“の方が多いと仮定する。この場合、′１
”よりも０′の方が多いデータ線Ｄｊ −Ｄ ｎに接続
されているメモリセルには第２図に示すデータをそのま
まプログラムするが、“０°よりも°１′の方が多いデ
ータ線ＤＯ〜Ｄｉに接続されているメモリセルには第２
図に示すデータを反転させたデータをプログラムする。
すなわち、メモリアレイＭ−ＡＲＹにプログラムされる
データは第３図に示すようになる。この結果、データＩ
Ｄ０−Ｄｉに接続されているメモリセルにプログラムす
るデータも、１′よりも０′の方が多くなる。
データは第３図に示すようになる。この結果、データＩ
Ｄ０−Ｄｉに接続されているメモリセルにプログラムす
るデータも、１′よりも０′の方が多くなる。
そこで、第３図に示すデータに基づいてデータ処理装置
でデータ処理を行うことによりマスクデータを作り、こ
れを磁気テープ等に記録する。この磁気テープ等に記録
されたマスクデータに基づいて電子ビーム描画装置を制
御することにより電子ビーム描画を行い、これによって
プログラム用のマスクを形成する。そして、このマスク
を用いてフォトリソグラフィー技術により所定形状のフ
ォトレジストを形成し、このフォトレジストをマスクと
してイオン注入を行うことにより、第３図のデータ “
１″に対応するメモリセルを構成するＭＯＳ Ｆ ＥＴ
をデイプリージョン型化する。これによって、メモリア
レイＭ−ＡＲＹには、第３図に示すようにデータがプロ
グラムされる。
でデータ処理を行うことによりマスクデータを作り、こ
れを磁気テープ等に記録する。この磁気テープ等に記録
されたマスクデータに基づいて電子ビーム描画装置を制
御することにより電子ビーム描画を行い、これによって
プログラム用のマスクを形成する。そして、このマスク
を用いてフォトリソグラフィー技術により所定形状のフ
ォトレジストを形成し、このフォトレジストをマスクと
してイオン注入を行うことにより、第３図のデータ “
１″に対応するメモリセルを構成するＭＯＳ Ｆ ＥＴ
をデイプリージョン型化する。これによって、メモリア
レイＭ−ＡＲＹには、第３図に示すようにデータがプロ
グラムされる。
メモリセルへのデータのプログラムは上述のようにして
行われるが、マスクＲＯＭからデータを出力する際には
、反転させてプログラムしたデータを再び反転させる必
要がある。この場合、データ＆９１ＤＯ−Ｄｉに接続さ
れているメモリセルにプログラムするデータを反転させ
たので、これらのデータを再び反転させるために、これ
らのデータ線ＤＯ〜Ｄｉの共通データ線ＣＤＯの出力に
接続されているＭＯ３ＦＥＴＭＩ、Ｍ２のうちＭＯ３Ｆ
ＥＴＭＩと、基準電圧Ｖ ＩＥＦが印加されているＭＯ
３ＦＥＴＭ３、Ｍ４のうちＭＯ３ＦＥＴＭ４とを上部イ
オン注入の際に同時にデイプリージョン型化する。従っ
て、共通データ線ＣＤＯの出力は常時導通状態にあるデ
イプリージョン型ＭＯ３ＦＥＴＭ１を通ってセンスアン
プＳＡＯの一端子に供給されるとともに、基準電圧Ｖ
ＲｔＦは常時導通状態にあるデイプリージョン型ＭＯＳ
Ｆ ２７Ｍ４を通ってセンスアンプ５ＡＯＯ十端子に
供給される。一方、データを反転させないでプログラム
するメモリセルが接続されているデータ線Ｄｊ〜Ｄｎの
共通データ線ＣＤＩの出力に接続されているＭＯ３ＦＥ
ＴＭ５、ＭＯのうちＭＯＳ Ｆ ＥＴＭ６と、基準電圧
Ｖ 、Ｅ、が印加されているＭＯ３ＦＥＴＭ７、Ｍ８の
うちＭＯ３ＦＥＴＭ７とを上述と同様に上記イオン注入
の際にデイプリージョン型化する。従って、共通データ
線ＣＤＩの出力は常時導通状態にあるＭＯ３ＦＥＴＭ６
を通ってセンスアンプＳＡＩの十端子に供給され、基準
電圧Ｖ ＩＩＩＥＦは常時導通状態にあるＭＯ３ＦＥＴ
Ｍ７を通ってセンスアンプＳＡＩの一端子に供給される
。
行われるが、マスクＲＯＭからデータを出力する際には
、反転させてプログラムしたデータを再び反転させる必
要がある。この場合、データ＆９１ＤＯ−Ｄｉに接続さ
れているメモリセルにプログラムするデータを反転させ
たので、これらのデータを再び反転させるために、これ
らのデータ線ＤＯ〜Ｄｉの共通データ線ＣＤＯの出力に
接続されているＭＯ３ＦＥＴＭＩ、Ｍ２のうちＭＯ３Ｆ
ＥＴＭＩと、基準電圧Ｖ ＩＥＦが印加されているＭＯ
３ＦＥＴＭ３、Ｍ４のうちＭＯ３ＦＥＴＭ４とを上部イ
オン注入の際に同時にデイプリージョン型化する。従っ
て、共通データ線ＣＤＯの出力は常時導通状態にあるデ
イプリージョン型ＭＯ３ＦＥＴＭ１を通ってセンスアン
プＳＡＯの一端子に供給されるとともに、基準電圧Ｖ
ＲｔＦは常時導通状態にあるデイプリージョン型ＭＯＳ
Ｆ ２７Ｍ４を通ってセンスアンプ５ＡＯＯ十端子に
供給される。一方、データを反転させないでプログラム
するメモリセルが接続されているデータ線Ｄｊ〜Ｄｎの
共通データ線ＣＤＩの出力に接続されているＭＯ３ＦＥ
ＴＭ５、ＭＯのうちＭＯＳ Ｆ ＥＴＭ６と、基準電圧
Ｖ 、Ｅ、が印加されているＭＯ３ＦＥＴＭ７、Ｍ８の
うちＭＯ３ＦＥＴＭ７とを上述と同様に上記イオン注入
の際にデイプリージョン型化する。従って、共通データ
線ＣＤＩの出力は常時導通状態にあるＭＯ３ＦＥＴＭ６
を通ってセンスアンプＳＡＩの十端子に供給され、基準
電圧Ｖ ＩＩＩＥＦは常時導通状態にあるＭＯ３ＦＥＴ
Ｍ７を通ってセンスアンプＳＡＩの一端子に供給される
。
すなわち、共通データ線ＣＤＩの出力はセンスアンプＳ
ＡＩの十端子に供給されるのに対し、共通データ線ＣＤ
Ｏの出力はセンスアンプＳＡＯの一端子に供給されるよ
うになっている。つまり、センスアンプＳＡＯとセンス
アンプＳＡＩとでは、データの入力端子の極性が互いに
逆になっている。
ＡＩの十端子に供給されるのに対し、共通データ線ＣＤ
Ｏの出力はセンスアンプＳＡＯの一端子に供給されるよ
うになっている。つまり、センスアンプＳＡＯとセンス
アンプＳＡＩとでは、データの入力端子の極性が互いに
逆になっている。
従って、センスアンプＳＡＩの出力データは共通データ
線ＣＤＩの出力データと同一（すなわち、共通データ線
ＣＤＩの出力データがｌ゛であればセンスアンプＳＡＩ
の出力データも“１’）となるのに対して、センスアン
プＳＡＯの出力データは共通データ線ＣＤＯの出力デー
タと逆（すなわち、共通データ線ＣＤＯの出力データが
１゜であればセンスアンプＳＡＯの出力データは。
線ＣＤＩの出力データと同一（すなわち、共通データ線
ＣＤＩの出力データがｌ゛であればセンスアンプＳＡＩ
の出力データも“１’）となるのに対して、センスアン
プＳＡＯの出力データは共通データ線ＣＤＯの出力デー
タと逆（すなわち、共通データ線ＣＤＯの出力データが
１゜であればセンスアンプＳＡＯの出力データは。
０°）となる。これによって、データ読出し回路ＤＲＣ
Ｏ１ＤＲＣＩの出力０ＵＴＯ，０ＵＴＩは、第２図に示
すプログラムデータと同一になることがわかる。なお、
これらの出力０ＵＴＯ，０ＵＴ１は図示省略した出力回
路（バッファアンプ）に供給され、この出力回路から最
終的にデータが出力される。
Ｏ１ＤＲＣＩの出力０ＵＴＯ，０ＵＴＩは、第２図に示
すプログラムデータと同一になることがわかる。なお、
これらの出力０ＵＴＯ，０ＵＴ１は図示省略した出力回
路（バッファアンプ）に供給され、この出力回路から最
終的にデータが出力される。
上述のように、本実施例によれば、マスクＲＯＭにデー
タをプログラムする際に、データ “１゜の数がデータ
°０゛よりも多い、メモリアレイＭ−ＡＲＹの片側半
分のメモリセルにデータを反転させてプログラムしてい
るので、この半分のメモリセルにプログラムされるデー
タのうちのデーダ１°の数とデータ “Ｏ”の数との差
に相当する数だけ、マスクデータの発生数を少なくする
ことができる。従って、この分だけデータ処理装置によ
るマスクデータの処理時間の短縮を図ることができる。
タをプログラムする際に、データ “１゜の数がデータ
°０゛よりも多い、メモリアレイＭ−ＡＲＹの片側半
分のメモリセルにデータを反転させてプログラムしてい
るので、この半分のメモリセルにプログラムされるデー
タのうちのデーダ１°の数とデータ “Ｏ”の数との差
に相当する数だけ、マスクデータの発生数を少なくする
ことができる。従って、この分だけデータ処理装置によ
るマスクデータの処理時間の短縮を図ることができる。
これによって、所望のデータがプログラムされたマスク
ＲＯＭのターンアラウンドタイムの短縮を図ることがで
きる。また、これによって、マスクＲＯＭの大容量化に
対応することができる。
ＲＯＭのターンアラウンドタイムの短縮を図ることがで
きる。また、これによって、マスクＲＯＭの大容量化に
対応することができる。
以上、本発明を実施例につき具体的に説明したが、本発
明は上述の実施例に限定されるものではな（、本発明の
技術的思想に基づく各種の変形が可能である。
明は上述の実施例に限定されるものではな（、本発明の
技術的思想に基づく各種の変形が可能である。
例えば、第４図に示すように、センスアンプＳＡの前段
にブリセンスアンプＰＳＡを設ける場合には、これらの
間にデータ反転回路ＤＩＣを設けてもよい。また、第５
図に示すように、データ反転回路ＤＩＣをインバータＩ
Ｖ及びＭＯ３ＦＥＴＭ９、ＭＩＯにより構成し、データ
を反転させる場合にはＭＯ３ＦＥＴＭ９をデイプリージ
ョン型化し、反転させない場合にはＭＯ３ＦＥＴＭＩＯ
をデイプリージョン型化する。これによって、データを
反転させた場合にはインバータ、ＩＶ及びＭＯ３ＦＥＴ
Ｍ９を通ってデータが出力されるので、インバータＩＶ
により再び反転されたデータが出力される。さらに、デ
ータ反転回路は、出力回路内に設けることも可能である
。
にブリセンスアンプＰＳＡを設ける場合には、これらの
間にデータ反転回路ＤＩＣを設けてもよい。また、第５
図に示すように、データ反転回路ＤＩＣをインバータＩ
Ｖ及びＭＯ３ＦＥＴＭ９、ＭＩＯにより構成し、データ
を反転させる場合にはＭＯ３ＦＥＴＭ９をデイプリージ
ョン型化し、反転させない場合にはＭＯ３ＦＥＴＭＩＯ
をデイプリージョン型化する。これによって、データを
反転させた場合にはインバータ、ＩＶ及びＭＯ３ＦＥＴ
Ｍ９を通ってデータが出力されるので、インバータＩＶ
により再び反転されたデータが出力される。さらに、デ
ータ反転回路は、出力回路内に設けることも可能である
。
また、上述の実施例においては、メモリアレイＭ−ＡＲ
Ｙの一部のみデータを反転させてプログラムしたが、例
えばメモリアレイＭ−ＡＲＹの全データを反転させてプ
ログラムすることも可能である。さらに、メモリアレイ
Ｍ−ＡＲＹを例えば１にビットの区画に分割し、この１
にビットの区画単位でデータ反転を行うか否かを決めて
もよい。
Ｙの一部のみデータを反転させてプログラムしたが、例
えばメモリアレイＭ−ＡＲＹの全データを反転させてプ
ログラムすることも可能である。さらに、メモリアレイ
Ｍ−ＡＲＹを例えば１にビットの区画に分割し、この１
にビットの区画単位でデータ反転を行うか否かを決めて
もよい。
さらにまた、これらを複合させた構成とすることも可能
である。一般に、複合化によってデータの反転を行う単
位を小さくすることにより、データの反転によるマスク
データ数低減の効果は増大するが、反面回路構成が複雑
となる。
である。一般に、複合化によってデータの反転を行う単
位を小さくすることにより、データの反転によるマスク
データ数低減の効果は増大するが、反面回路構成が複雑
となる。
さらに、上述の実施例においては、イオン注入によりデ
ータをプログラムするマスクＲＯＭについて説明したが
、イオン注入以外の方法によりデータをプログラムする
マスクＲＯＭに本発明を適用することも可能である。ま
た、上述の実施例のマスクＲＯＭはいわゆる直列式のマ
スクＲＯＭであるが、その他の形式のマスクＲＯＭに本
発明を適用することも可能である。なお、４Ｍビット以
外のマスクＲＯＭに本発明を通用することが可能である
ことは言うまでもない。
ータをプログラムするマスクＲＯＭについて説明したが
、イオン注入以外の方法によりデータをプログラムする
マスクＲＯＭに本発明を適用することも可能である。ま
た、上述の実施例のマスクＲＯＭはいわゆる直列式のマ
スクＲＯＭであるが、その他の形式のマスクＲＯＭに本
発明を適用することも可能である。なお、４Ｍビット以
外のマスクＲＯＭに本発明を通用することが可能である
ことは言うまでもない。
〔発明の効果〕。
本発明によれば、データをプログラムする際にはプログ
ラムすべき２値データのうちのマスクデータ発生数の多
い方のデータの少なくとも一部を反転させてプログラム
し、かつデータを出力する際にはこの反転させてプログ
ラムしたデータをデータ反転回路により再び反転させる
ように構成されているので、マスクデータの処理時間の
短縮を図ることができる。これによって、所望のデータ
がプログラムされたマスクＲＯＭのターンアラウンドタ
イムの短縮を図ることができる。
ラムすべき２値データのうちのマスクデータ発生数の多
い方のデータの少なくとも一部を反転させてプログラム
し、かつデータを出力する際にはこの反転させてプログ
ラムしたデータをデータ反転回路により再び反転させる
ように構成されているので、マスクデータの処理時間の
短縮を図ることができる。これによって、所望のデータ
がプログラムされたマスクＲＯＭのターンアラウンドタ
イムの短縮を図ることができる。
第１図は本発明の一実施例によるマスクＲＯＭの構成を
示す回路図、第２図は本発明の一実施例によるマスクＲ
ＯＭのプログラムデータを示す図、第３図は実際にメモ
リアレイにプログラムされるデータを示す図、第４図及
び第５図はそれぞれ本発明の詳細な説明するための回路
図、第６図は従来のマスクＲＯＭの構成を示す回路図、
第７図は従来のマスクＲＯＭにプログラムされる全デー
タ中のデータ“１°の割合によるマスクデータ数の変化
を示すグラフである。 図面における主要な符号の説明 Ｍ−ＡＲＹ：メモリアレイ、 Ｑ□：ＭＯＳＦＥＴ、Ｗ
Ｏ〜Ｗｍ：ワード線、 ＤＯ〜Ｄｎ＝データ線、
ＳＯ〜Ｓｎ：セレクト線、 ＤＩＣＯｌＤＩＣＩ ：
データ反転回路、 ＤＲＣＯ，ＤＲＣｌ：データ読出し
回路、 ５ＡＯ１ＳＡＩ：センスアンプ。 代理人 弁理士 杉 浦 正 知 プＯヂうムデータ 第２図 ノモリアしイにプログラムづＩＫ５データ第３図 ・友勇例 変州介１ 第５図
示す回路図、第２図は本発明の一実施例によるマスクＲ
ＯＭのプログラムデータを示す図、第３図は実際にメモ
リアレイにプログラムされるデータを示す図、第４図及
び第５図はそれぞれ本発明の詳細な説明するための回路
図、第６図は従来のマスクＲＯＭの構成を示す回路図、
第７図は従来のマスクＲＯＭにプログラムされる全デー
タ中のデータ“１°の割合によるマスクデータ数の変化
を示すグラフである。 図面における主要な符号の説明 Ｍ−ＡＲＹ：メモリアレイ、 Ｑ□：ＭＯＳＦＥＴ、Ｗ
Ｏ〜Ｗｍ：ワード線、 ＤＯ〜Ｄｎ＝データ線、
ＳＯ〜Ｓｎ：セレクト線、 ＤＩＣＯｌＤＩＣＩ ：
データ反転回路、 ＤＲＣＯ，ＤＲＣｌ：データ読出し
回路、 ５ＡＯ１ＳＡＩ：センスアンプ。 代理人 弁理士 杉 浦 正 知 プＯヂうムデータ 第２図 ノモリアしイにプログラムづＩＫ５データ第３図 ・友勇例 変州介１ 第５図
Claims (1)
- データをプログラムする際にはプログラムすべき２値
データのうちのマスクデータ発生数の多い方のデータの
少なくとも一部を反転させてプログラムし、かつデータ
を出力する際にはこの反転させてプログラムしたデータ
をデータ反転回路により再び反転させるように構成され
ていることを特徴とするマスクＲＯＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278592A JPH01119991A (ja) | 1987-11-04 | 1987-11-04 | マスクｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278592A JPH01119991A (ja) | 1987-11-04 | 1987-11-04 | マスクｒｏｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01119991A true JPH01119991A (ja) | 1989-05-12 |
Family
ID=17599412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62278592A Pending JPH01119991A (ja) | 1987-11-04 | 1987-11-04 | マスクｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01119991A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091005A (ja) * | 2006-09-05 | 2008-04-17 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011253592A (ja) * | 2010-06-02 | 2011-12-15 | Fujitsu Semiconductor Ltd | 半導体記憶装置の製造方法及び半導体記憶装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159297A (ja) * | 1982-03-18 | 1983-09-21 | Sharp Corp | 読出し専用半導体メモリ |
| JPS61222092A (ja) * | 1985-03-27 | 1986-10-02 | Sharp Corp | マスクｒｏｍ |
-
1987
- 1987-11-04 JP JP62278592A patent/JPH01119991A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159297A (ja) * | 1982-03-18 | 1983-09-21 | Sharp Corp | 読出し専用半導体メモリ |
| JPS61222092A (ja) * | 1985-03-27 | 1986-10-02 | Sharp Corp | マスクｒｏｍ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091005A (ja) * | 2006-09-05 | 2008-04-17 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011253592A (ja) * | 2010-06-02 | 2011-12-15 | Fujitsu Semiconductor Ltd | 半導体記憶装置の製造方法及び半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03162800A (ja) | 半導体メモリ装置 | |
| JPS595497A (ja) | 半導体ｒｏｍ | |
| JPS626494A (ja) | 半導体記憶装置 | |
| US5436865A (en) | Output circuit for semiconductor memory device realizing extended data output upon inactivation of CAS signal | |
| JP3636738B2 (ja) | リードオンリメモリ装置の欠陥救済回路及び欠陥救済方法 | |
| JP3799197B2 (ja) | 半導体記憶装置 | |
| JPH0271559A (ja) | スタティック型メモリ | |
| JP2002288997A (ja) | 半導体記憶装置 | |
| EP0488425B1 (en) | Semiconductor memory device | |
| JPH01119991A (ja) | マスクｒｏｍ | |
| US20230361100A1 (en) | Memory circuits | |
| CN113314171B (zh) | 具有对称裕量的数据相关感测放大器 | |
| JP2980038B2 (ja) | 半導体記憶装置 | |
| RU2084972C1 (ru) | Способ записи данных при тестировании устройства памяти и устройство для проверки памяти | |
| JP2000090678A (ja) | 不揮発性メモリ及びシステム | |
| JPS58200571A (ja) | 半導体記憶装置 | |
| JPS5883392A (ja) | 読出し専用メモリおよびその製造方法 | |
| KR100269288B1 (ko) | 메모리테스트용데이터발생회로 | |
| JPH02177099A (ja) | 半導体記憶装置 | |
| JP2534308B2 (ja) | 半導体メモリ | |
| JPH02237063A (ja) | 半導体メモリ | |
| JPH0357559B2 (ja) | ||
| KR20010063184A (ko) | 멀티비트 테스트 모드 비교기를 가지는 반도체 메모리 장치 | |
| KR0150051B1 (ko) | 플래쉬 메모리 장치용 리던던시 회로 | |
| JPH02161691A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040220 |
|
| A711 | Notification of change in applicant |
Effective date: 20040309 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040309 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040608 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20040720 |
|
| A977 | Report on retrieval |
Effective date: 20050421 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050517 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100616 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120616 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130616 |