JPH01107552A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH01107552A
JPH01107552A JP26513287A JP26513287A JPH01107552A JP H01107552 A JPH01107552 A JP H01107552A JP 26513287 A JP26513287 A JP 26513287A JP 26513287 A JP26513287 A JP 26513287A JP H01107552 A JPH01107552 A JP H01107552A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
single crystal
substrate
oxygen ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26513287A
Other languages
Japanese (ja)
Inventor
Akihiko Nara
明彦 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP26513287A priority Critical patent/JPH01107552A/en
Publication of JPH01107552A publication Critical patent/JPH01107552A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

PURPOSE:To form an element isolating region without considering a conversion difference and to highly integrate a semiconductor element by supplying oxygen ions to a section to be as the element isolating region of a single-crystal substrate for forming a semiconductor device. CONSTITUTION:Oxygen ions are supplied to a section 35a to be formed as the element isolating region of a single-crystal substrate 31 for forming a semiconductor device, thereby converting the region into polycrystalline and/or amorphous state. Then, an element forming region 45 (active region) and an element isolating region 43 are respectively fored by selective growth. A region 37 to be converted into polycrystalline or amorphous state can be accurately specified, for example, as the size of a resist pattern. Thus, the element isolating region and the active region are formed without conversion difference, thereby highly integrating a semiconductor element.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置の製造方法に関するもので、特
に、半導体装置の素子量分M領域の形成方法に特徴を有
する半導体装置の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a semiconductor device characterized by a method for forming a region M corresponding to the amount of elements of the semiconductor device. It is something.

(従来の技術) IC,LSI等の半導体装置においでは、基板に形成さ
れた各素子を互いに電気的に分離する必要があり、この
ため、基板の各素子間には素子分離技術が設けられてい
る。そして、半導体装置の集積度向上を図るためには、
素子の小型化は勿論のこと、この素子分離領域の面積を
いかに小ざくするかが重要になる。
(Prior Art) In semiconductor devices such as ICs and LSIs, it is necessary to electrically isolate each element formed on a substrate from each other, and for this reason, element isolation technology is provided between each element on the substrate. There is. In order to improve the degree of integration of semiconductor devices,
In addition to reducing the size of the device, it is also important to reduce the area of the device isolation region.

従来から知られている素子分離技術の一つに、し0(:
O3(フィリップス社の技術)と称されるものがある。
One of the conventionally known element isolation technologies is Shi0(:
There is something called O3 (a technology from Philips).

以下、第2図(A)〜(G)を讐照してこの技術につき
簡単に説明する。尚、第2図(A)〜(G)は、LOに
O3ニJ: ッT:素子’y[IWIFftを形成する
工程図であり、工程中の主な工程毎での半導体装置の様
子をその一素子部分に着目して断面図を用いて概略的に
示したものである。
This technique will be briefly explained below with reference to FIGS. 2(A) to 2(G). Note that FIGS. 2(A) to 2(G) are process diagrams for forming an O3 element in LO, and show the state of the semiconductor device at each main step in the process. This is a schematic diagram using a cross-sectional view focusing on one element portion.

先ず、11で示す単結晶シリコン基板に、常法によって
13で示す熱酸化膜を例えば360大の膜厚に形成する
(第2図(A))、次に、この熱酸化膜13上に、減圧
CVD法によって15で示す窒化膜を成長させる(第2
図(B))、次に、基板11の、トランジスタの活性領
域形成予定領域に対応する部分の窒化膜部分上に、17
で示すレジスト膜を形成しく第2図(C)) 、次いで
、異方性プラズマエツチング法を用いレジスト膜17ヲ
マスクとして窒化膜15及び熱酸化膜13のマスクから
露出している部分をそれぞれ除去し、基板11の一部を
露出させる(第2図(D))。
First, a thermal oxide film 13 with a thickness of, for example, 360 mm is formed on a single crystal silicon substrate 11 by a conventional method (FIG. 2(A)).Next, on this thermal oxide film 13, A nitride film indicated by 15 is grown by low pressure CVD method (second
(B)), next, 17
A resist film is formed as shown in FIG. 2(C)), and then the resist film 17 is used as a mask and the exposed portions of the nitride film 15 and the thermal oxide film 13 are removed using an anisotropic plasma etching method. , a part of the substrate 11 is exposed (FIG. 2(D)).

次に、レジスト膜17ヲ好適な薬剤によって除去し、窒
化膜の残存部分15aの表面を露出させる(第2図(E
)。
Next, the resist film 17 is removed using a suitable chemical to expose the surface of the remaining portion 15a of the nitride film (see FIG.
).

次に、この窒化膜の残存部分15a @マスクとして、
基板11の露出部分に対し熱酸化処理を施し、19で示
すフィールド酸化膜を形成する。ここで、この熱酸化処
理の工程においては、窒化膜の残存部15aの周囲から
この窒化膜の残存部15aの下側に、フィールド酸化膜
19の一部が入り込み、いわゆるバーズビーク(Bir
d’s beak)が形成される(第2図(F))。
Next, the remaining portion 15a of this nitride film @as a mask,
A thermal oxidation process is performed on the exposed portion of the substrate 11 to form a field oxide film 19. In this thermal oxidation process, a part of the field oxide film 19 enters from around the nitride film remaining part 15a to the lower side of the nitride film remaining part 15a, creating a so-called bird's beak (Bird's beak).
d's beak) is formed (FIG. 2(F)).

次に、フィールド酸化膜の形成中に窒化膜の残存部15
a上に生じた+5bで示す薄い酸化膜を希フッ酸を用い
て除去し、窒化膜の残存部15a %約170℃の温度
に熱したリン酸中に入れて除去し、次いで、この基板を
希フッ酸中に窒化膜の残存部15a下の酸化膜が除去出
来る程度の時間浸漬し、よって、基板11の活性領域に
対応する領域21を露出させる。このような方法によっ
て、活性領域21が得られ、換言すれば、この活性領域
の周囲に素子分離領域が形成される。
Next, during the formation of the field oxide film, the remaining portion 15 of the nitride film is
The thin oxide film indicated by +5b formed on the substrate a is removed using dilute hydrofluoric acid, and the remaining portion of the nitride film 15a is removed by placing it in phosphoric acid heated to a temperature of about 170°C. The substrate is immersed in dilute hydrofluoric acid for a time long enough to remove the oxide film under the remaining portion 15a of the nitride film, thereby exposing the region 21 of the substrate 11 corresponding to the active region. By such a method, the active region 21 is obtained, in other words, an element isolation region is formed around this active region.

(発明が解決しようとする問題点) しかしながら、上述した従来の製造方法では、窒化膜の
残存部15aの周囲からこの窒化膜の残存部15aの下
側に、フィールド酸化膜19の一部が入り込み、この部
分が、活性領域を狭くしてしまうという問題点があった
。即ち、出来上がった活性領域の幅は、当初のレジスト
膜17の幅よりも多少狭くなってしまう。この狭くなる
寸法値は、窒化膜の残存部15aの両側下への入り込み
分(第2図CG)中b1及びb2を付した部分)を足し
たものであり、一般には約0.7um程度である。従っ
て、レジストパターン寸法と、活性領域(逆に考えれば
、素子分離領域)の出来あがり寸法との差(これを変換
差と称することにする)は、従来方法では0.7um程
度ということになる。
(Problems to be Solved by the Invention) However, in the conventional manufacturing method described above, a portion of the field oxide film 19 enters from around the remaining portion 15a of the nitride film to the underside of the remaining portion 15a of the nitride film. However, there was a problem in that this portion narrowed the active region. That is, the width of the completed active region is somewhat narrower than the original width of the resist film 17. This narrowing dimension value is the sum of the intrusion of the nitride film under both sides of the remaining portion 15a (the portions marked b1 and b2 in Fig. 2 CG), and is generally about 0.7 um. be. Therefore, the difference between the resist pattern dimension and the completed dimension of the active region (or conversely, the element isolation region) (this will be referred to as a conversion difference) is approximately 0.7 um using the conventional method. .

このような変換差があるため、レジスト膜の寸法をこの
変換差分だけ予め余裕をもたせておかなければならなく
なるから、レジストパターン上でのセル面積は大きなも
のになり、従って、半導体装置の高集積化の際に問題と
なってくる。
Due to this difference in conversion, it is necessary to prepare the dimensions of the resist film with an allowance in advance for this difference in conversion, and the cell area on the resist pattern becomes large. This becomes a problem when converting.

この発明は、このような点に鑑みなされたものであり、
従って、この発明の目的は、変換差を考慮することなく
素子分離領域の形成を可能とし、よって、半導体素子の
高集積化が図れる半導体装置の製造方法を提供すること
にある。
This invention was made in view of these points,
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device, which enables the formation of element isolation regions without considering conversion differences, thereby achieving higher integration of semiconductor elements.

(問題点を解決するための手段) この目的の達成を図るため、この発明の半導体装置の製
造方法によれば、半導体装置形成用単結晶基板の素子分
離領域形成予定領域に対し酸素イオンを供給する工程と
、酸素イオン供給済み前記単結晶基板上に半導体層をエ
ピタキシャル成長させる工程とを含むことを特徴とする
(Means for solving the problem) In order to achieve this object, according to the method for manufacturing a semiconductor device of the present invention, oxygen ions are supplied to a region where an element isolation region is to be formed in a single crystal substrate for forming a semiconductor device. and epitaxially growing a semiconductor layer on the single crystal substrate to which oxygen ions have been supplied.

この発明の実施に当り、前述の酸素イオンの供給を酸素
イオン打込み、又は、酸素イオンビーム照射によって行
うのが好適である。
In carrying out the present invention, it is preferable that the aforementioned oxygen ions be supplied by oxygen ion implantation or oxygen ion beam irradiation.

又、この発明の実施に当り前述の単結晶基板を単結晶シ
リコン基板とするのが好適である。
Further, in carrying out the present invention, it is preferable that the aforementioned single crystal substrate be a single crystal silicon substrate.

(作用) この発明の半導体装置の製造方法によれば、半導体装置
形成用単結晶基板の素子分離領域としたい部分に酸素イ
オンを供給することによって、この領域の多結晶化及び
又は非晶質化を図る。そして、このような多結晶化或は
非晶質化した部分を含む単結晶基板上に、半導体層をエ
ピタキシャル成長させた場合、多結晶化或は非晶質化し
た部分上には半導体層は成長しないことを利用して、素
子形成領域(活性領域)と、素子分離領域との区分けが
なされる。
(Function) According to the method for manufacturing a semiconductor device of the present invention, by supplying oxygen ions to a portion of a single crystal substrate for forming a semiconductor device that is desired to be an element isolation region, this region becomes polycrystalline and/or amorphous. We aim to When a semiconductor layer is epitaxially grown on a single crystal substrate including such a polycrystalline or amorphous portion, the semiconductor layer will not grow on the polycrystalline or amorphous portion. Taking advantage of this fact that the active region is not formed, the device formation region (active region) and the device isolation region are separated.

(実施例) 以下、第1図(A)〜(H)を譬照してこの発明の半導
体装置の製造方法の一実施例につき説明する。尚、第1
図(A)〜(H)は、実施例による素子分離領域の形成
工程図であり、工程中の主な工程毎での素子分離領域形
成の様子を半導体装置の一素子部分についで着目して断
面図を用いて示したものである。しかしながら、これら
図は、この発明が理解出来る程度に概略的に示しである
にすぎず、従って、各構成成分の寸法、形状及び配置関
係は、これら図に限定されるものではないことは理解さ
れたい、又、以下の説明中の数値的条件、使用薬品、使
用装置等は単なる例示にすぎず、この発明がこれら条件
にのみ限定されるものでないことは理解されたい。
(Embodiment) An embodiment of the method for manufacturing a semiconductor device of the present invention will be described below with reference to FIGS. 1(A) to 1(H). Furthermore, the first
Figures (A) to (H) are process diagrams for forming an element isolation region according to an example, and show how the element isolation region is formed in each main step in the process, focusing on one element part of a semiconductor device. This is shown using a cross-sectional view. However, it is understood that these drawings are only schematic representations to the extent that the present invention can be understood, and therefore, the dimensions, shapes, and arrangement relationships of each component are not limited to these drawings. Furthermore, it should be understood that the numerical conditions, chemicals used, equipment used, etc. in the following description are merely illustrative, and the present invention is not limited only to these conditions.

先ず、半導体装置形成用単結晶基板を用意する。この実
施例の場合、この半導体装置形成用単結晶基板を単結晶
シリコン基板としており、第1図中において、31を付
しで示したものがこれに相当する。尚、この場合のシリ
コン基板とは、下地上に単結晶シリコン層をエピタキシ
ャル成長させたものも含む。
First, a single crystal substrate for forming a semiconductor device is prepared. In this embodiment, the single crystal substrate for forming a semiconductor device is a single crystal silicon substrate, which corresponds to the one indicated by 31 in FIG. Note that the silicon substrate in this case also includes a substrate on which a single crystal silicon layer is epitaxially grown.

このシリコン基板31上に、33で示す熱酸化膜を例え
ば250〜600人の膜厚で形成する(第1図(A))
On this silicon substrate 31, a thermal oxide film indicated by 33 is formed to a thickness of, for example, 250 to 600 layers (FIG. 1(A)).
.

次に、シリコン基板31上に、トランジスタ等の半導体
素子形成用の活性領域及びこれら素子間を電気的に分離
する領域を形成するため、この実施例では、以下のよう
な手順をとる。
Next, in order to form on the silicon substrate 31 an active region for forming semiconductor elements such as transistors and a region for electrically isolating these elements, the following steps are taken in this embodiment.

先ず、基板31上に、35で示すレジストパターンを形
成する(第1図(B))、この実施例の場合のレジスト
はポジ型レジストを用い、その膜厚を8000〜100
00人としている。ここで、基板31のレジスト膜35
で覆われでも)る部分が、活性領域形成予定領域に相当
し、レジスト膜35で覆われていない部分が素子分離領
域形成予定領域(第1図CB)中、35aで示す領域)
に相当することになる。
First, a resist pattern 35 is formed on the substrate 31 (FIG. 1(B)). In this example, a positive resist is used, and the film thickness is 8000 to 100.
00 people. Here, the resist film 35 of the substrate 31
The portion covered by the resist film 35 corresponds to the active region formation region, and the portion not covered with the resist film 35 corresponds to the region 35a in the element isolation region formation region (FIG. 1 CB).
It will be equivalent to .

次に、素子分離領域形成予定領域35aに対し酸素イオ
ン(第1図(C)中、Pを付して示す、)を供給する。
Next, oxygen ions (indicated by P in FIG. 1C) are supplied to the region 35a where the element isolation region is to be formed.

この実施例においでは、酸素イオン打込み(インプラン
テーション)によって行う。
In this embodiment, oxygen ion implantation is used.

このイオン打込み条件は、加速電圧を30 KeVとし
、イオン濃度を3 x l Q I 3イオン/cm2
とし熱酸化膜33I!介して打込むことによって行う、
この酸素イオン供給によって、基板31の素子分離予定
領域35aの部分は、多結晶又は非晶質状態、即ちS 
iOxで示されるものになる(図中、37で示す領域)
。レジスト膜35を、好適な薬剤例えば、硫酸と過酸化
水素水との混合液を用いて除去する(第1図(D))。
The ion implantation conditions are an acceleration voltage of 30 KeV and an ion concentration of 3 x l Q I 3 ions/cm2.
Thermal oxide film 33I! Do it by typing through,
By this supply of oxygen ions, the portion of the substrate 31 in the intended element isolation region 35a is brought into a polycrystalline or amorphous state, that is, S
It will be as shown by iOx (area indicated by 37 in the figure)
. The resist film 35 is removed using a suitable chemical, such as a mixture of sulfuric acid and hydrogen peroxide (FIG. 1(D)).

次に、希フッ酸を用い熱酸化膜33を除去し、酸素イオ
ンが供給された部分を含む基板31の表面を露出させる
(第1図(E))。
Next, the thermal oxide film 33 is removed using dilute hydrofluoric acid to expose the surface of the substrate 31 including the portion to which oxygen ions have been supplied (FIG. 1(E)).

次に、酸素イオンが供給された部分を含む基板31上に
、例えばN十型のシリコンエピタキシャル層等のような
、活性領域となる半導体層をエピタキシャル成長させる
Next, a semiconductor layer that will become an active region, such as an N0-type silicon epitaxial layer, is epitaxially grown on the substrate 31 including the portion to which oxygen ions have been supplied.

このエピタキシャル成長の手法としては、CVD法、分
子線エピタキシー層、或は液相エピタキシャル法等が考
えられるが、この実施例の場合、例えば文献(月刊セミ
コンダクク・ワールド。
Possible methods for this epitaxial growth include CVD, molecular beam epitaxy, or liquid phase epitaxial method, but in the case of this embodiment, for example, the literature (Monthly Semiconductor World).

1986年12月号、 PP、62〜67 r光CVO
低温Siエヒ’;Jキシャル成長」)に開示されている
方法を用いてシリコン層をエピタキシャル成長させてい
る。そして、具体的には、原料ガスを5i2He 、 
5jH2F2/H2とし、用いる光源を低圧H9とし、
主成温度を約200℃とした条件で半導体層の成長を行
った。
December 1986 issue, PP, 62-67 r-optical CVO
The silicon layer is epitaxially grown using the method disclosed in ``Low Temperature Si Ehi'; Specifically, the raw material gas is 5i2He,
5jH2F2/H2, and the light source used is low pressure H9,
The semiconductor layer was grown under conditions where the main growth temperature was about 200°C.

エピタキシャル成長工程においては、酸素イオンが打込
まれた領域即ち素子分離領域予定領域は単結晶状態を失
しているため、又、低温成長であるためこの領域部分の
再結晶化が起こらないため、半導体層は、この領域上に
は成長せず、活性領域となる領域上にのみ成長する。こ
の性質を利用して、基板31の活性領域となる領域部分
にのみ、例えばフォスフインをドープした39で示すシ
リコシエピタキシャル層を例えば3μm程度の厚さに成
長させる(第1図(F))。
In the epitaxial growth process, the region into which oxygen ions are implanted, that is, the region intended for element isolation region, has lost its single crystal state, and recrystallization in this region does not occur due to low-temperature growth, so the semiconductor The layer does not grow on this area, but only on the area that will become the active area. Taking advantage of this property, a silicone epitaxial layer 39 doped with phosphine, for example, is grown to a thickness of, for example, about 3 μm only in the region that will become the active region of the substrate 31 (FIG. 1(F)).

次に、例えば減圧CVD法を用い基板31表面上に41
で示す絶縁層例えばSiO□膜を5〜6umの膜厚に成
長させる(第1図(G)’)。
Next, using, for example, a low pressure CVD method, 41
An insulating layer shown by, for example, a SiO□ film is grown to a thickness of 5 to 6 um (FIG. 1(G)').

次に、例えばフロン系ガスを用いた異方性プラズマエツ
チングによってSiO□1141!平坦化しながら、シ
リコンエピタキシャル層39が露出するまで除去する。
Next, by anisotropic plasma etching using, for example, a fluorocarbon gas, SiO□1141! While planarizing, the silicon epitaxial layer 39 is removed until it is exposed.

上述した方法によれば、43で示す素子分離領域と、4
5で示す活性領域とを変換差なしに共に形成することが
出来る(第1図(H)’)。
According to the method described above, the element isolation region indicated by 43;
5 can be formed together with the active region without any difference in conversion (FIG. 1(H)').

尚、上述した実施例においては、半導体装置形成用単結
晶基板の素子分jIl領域形成予定領域への酸素イオン
供給を、イオン打込み技術を用いて行っている。これは
、半導体装置の製造ラインで使用されているイオン打込
み装置の利用を図ったためであるが、酸素イオン供給の
方法は、これに限定されるものではなく他の方法を用い
ても勿論良い、他の方法としては、例えば、酸素イオン
ビーム照射による方法が考えられる。尚、酸素イオンビ
ーム照射による方法の場合、ビームの制御を高精度に行
なうこととすれば、レジストsi用いなくとも良いこと
にもなる。
In the above-described embodiment, oxygen ions are supplied to the region where the element jIl region of the single crystal substrate for forming a semiconductor device is to be formed, using an ion implantation technique. This is to utilize the ion implantation equipment used in semiconductor device manufacturing lines; however, the method of supplying oxygen ions is not limited to this, and other methods may of course be used. Another possible method is, for example, a method using oxygen ion beam irradiation. Note that in the case of the method using oxygen ion beam irradiation, if the beam is controlled with high precision, it is not necessary to use resist Si.

又、上述の実施例においては、単結晶基板をシリコン単
結晶基板とした例で説明しているが、半導体装置形成用
単結晶基板であって酸素イオンによって多結晶化又は非
晶質化される単結晶基板であれば、その基板を用いた半
導体装置の製造工程の素子分離領域形成にこの発明を適
用出来ること明らかである。
Furthermore, in the above embodiments, the single crystal substrate is a silicon single crystal substrate, but the single crystal substrate is for forming a semiconductor device and is made polycrystalline or amorphous by oxygen ions. It is clear that the present invention can be applied to the formation of element isolation regions in the manufacturing process of semiconductor devices using single crystal substrates.

(発明の効果) 上述した説明からも明らかなように、この発明の半導体
装置の製造方法によれば、半導体装置形成用単結晶基板
の素子分離領域としたい部分に酸素イオンを供給するこ
とによって、この領域の多結晶化及び又は非晶質化を図
り、その後、選択成長によって素子形成領域(活性′#
域)と、素子分離領域とをそれぞれ形成する。この多結
晶化及び又は非晶質化を図る領域は、例えばレジストパ
ターンの寸法通りに精度良く規定することが可能である
から、この結果、変換差なしに素子分離領域及び活性領
域の形成が行なえる。
(Effects of the Invention) As is clear from the above description, according to the method for manufacturing a semiconductor device of the present invention, by supplying oxygen ions to a portion of a single crystal substrate for forming a semiconductor device that is desired to be an element isolation region, This region is made polycrystalline and/or amorphous, and then selectively grown to form an element forming region (active
(area) and an element isolation region are respectively formed. This region to be made polycrystalline and/or amorphous can be precisely defined according to the dimensions of the resist pattern, for example, so that element isolation regions and active regions can be formed without conversion differences. Ru.

これがため、半導体素子の高集積化が図れる半導体装置
の製造方法を提供することが出来る。
Therefore, it is possible to provide a method for manufacturing a semiconductor device that allows highly integrated semiconductor elements.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)〜(H)は、この発明の実施例の半導体装
置の製造方法の説明に供する製造工程図、 第2図(A)〜(G)は、半導体装置の従来の製造方法
の説明に供する製造工程図である。 31・・・半導体装置形成用単結晶基板33・・・熱酸
化膜、   35−・・レジストパターン35a・・・
素子分離領域形成予定領域37・・・多結晶化及び又は
非晶質化した領域39・・・半導体層(エピタキシャル
成長層)41・・・絶縁層(SiO2層) 43・・・素子分離領域、 45−・・活性領域。 31、半導体装置形成用単結晶基板 33、熱酸化膜 35;レジストパターン 35a・素子弁MM域形成予定領域 37:多結晶化及び又は非晶質化した領域この発明の製
造方法の説明に供する図 第1図 この発明の製造方法の説明に供する因 45:活性ll域 この発明の製造方法の説明に供する図 第1図 第2図 、t5a /3& 7/ 第2図
FIGS. 1(A) to (H) are manufacturing process diagrams for explaining the method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS. 2(A) to (G) are diagrams of a conventional manufacturing method for a semiconductor device. It is a manufacturing process diagram provided for explanation. 31...Single crystal substrate for semiconductor device formation 33...Thermal oxide film, 35-...Resist pattern 35a...
Element isolation region formation planned region 37... Polycrystalline and/or amorphous region 39... Semiconductor layer (epitaxial growth layer) 41... Insulating layer (SiO2 layer) 43... Element isolation region, 45 -...Active region. 31. Single crystal substrate 33 for forming a semiconductor device, thermal oxide film 35; resist pattern 35a/element valve MM region formation planned region 37: polycrystalline and/or amorphous region Diagram for explaining the manufacturing method of the present invention Figure 1 Provides an explanation of the manufacturing method of the present invention Factor 45: Active II region Figure 1 Provides an explanation of the manufacturing method of the present invention Figure 2, t5a /3 & 7/ Figure 2

Claims (4)

【特許請求の範囲】[Claims] (1)半導体装置形成用単結晶基板の素子分離領域形成
予定領域に対し酸素イオンを供給する工程と、 酸素イオン供給済み前記単結晶基板上に半導体層をエピ
タキシャル成長させる工程と を含むことを特徴とする半導体装置の製造方法。
(1) A method comprising the steps of supplying oxygen ions to a region where an element isolation region is to be formed in a single crystal substrate for forming a semiconductor device, and epitaxially growing a semiconductor layer on the single crystal substrate to which oxygen ions have been supplied. A method for manufacturing a semiconductor device.
(2)前記酸素イオンの供給を、酸素イオン打込みによ
って行うことを特徴とする特許請求の範囲第1項記載の
半導体装置の製造方法。
(2) The method for manufacturing a semiconductor device according to claim 1, wherein the oxygen ions are supplied by oxygen ion implantation.
(3)前記酸素イオンの供給を、酸素イオンビーム照射
によって行うことを特徴とする特許請求の範囲第1項記
載の半導体装置の製造方法。
(3) The method for manufacturing a semiconductor device according to claim 1, wherein the oxygen ions are supplied by oxygen ion beam irradiation.
(4)前記単結晶基板を単結晶シリコン基板としたこと
を特徴とする特許請求の範囲第1項記載の半導体装置の
製造方法。
(4) The method of manufacturing a semiconductor device according to claim 1, wherein the single crystal substrate is a single crystal silicon substrate.
JP26513287A 1987-10-20 1987-10-20 Manufacture of semiconductor device Pending JPH01107552A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26513287A JPH01107552A (en) 1987-10-20 1987-10-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26513287A JPH01107552A (en) 1987-10-20 1987-10-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH01107552A true JPH01107552A (en) 1989-04-25

Family

ID=17413062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26513287A Pending JPH01107552A (en) 1987-10-20 1987-10-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH01107552A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086004A (en) * 1988-03-14 1992-02-04 Polaroid Corporation Isolation of layered P-N junctions by diffusion to semi-insulating substrate and implantation of top layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086004A (en) * 1988-03-14 1992-02-04 Polaroid Corporation Isolation of layered P-N junctions by diffusion to semi-insulating substrate and implantation of top layer

Similar Documents

Publication Publication Date Title
JPH0582439A (en) Manufacture of semiconductor device with grown layer on insulating layer and mos semiconductor device
JPH01106466A (en) Manufacture of semiconductor device
JPH02222161A (en) Manufacture of semiconductor device
JPH0536601A (en) Manufacture of semiconductor device having growth layer on insulating layer
JP2989051B2 (en) Silicon carbide bipolar semiconductor device and method of manufacturing the same
JPH02222160A (en) Manufacture of semiconductor device
JPH01107552A (en) Manufacture of semiconductor device
JPH05304202A (en) Fabrication of semiconductor device
JPS5885520A (en) Manufacture of semiconductor device
JPH0684938A (en) Manufacture of semiconductor device
JPH01179431A (en) Manufacture of semiconductor device
JPS6358921A (en) Manufacture of semiconductor device
JPS5968949A (en) Manufacture of semiconductor device
JPH07183372A (en) Forming method for semiconductor substrate
JPS62104136A (en) Manufacture of semiconductor device
JPS58177A (en) Semiconductor device
JPS6281040A (en) Formation of element isolation region
JPS5852340B2 (en) Manufacturing method of semiconductor device
JPS6098640A (en) Manufacture of semiconductor device
JPS58204553A (en) Manufacture of complementary dielectric isolating substrate
JPH01208858A (en) Manufacture of complementary integrated circuit
JPH0256925A (en) Manufacture of semiconductor device
JPS594048A (en) Fabrication of semiconductor device
JPH0223631A (en) Manufacture of integrated circuit
JPS60127741A (en) Manufacture of semiconductor device