JP7518249B1 - BUS USE RIGHTS ARBITRATION SYSTEM, BUS USE RIGHTS ARBITRATION METHOD, AND BUS USE RIGHTS ARBITRATION PROGRAM - Google Patents
BUS USE RIGHTS ARBITRATION SYSTEM, BUS USE RIGHTS ARBITRATION METHOD, AND BUS USE RIGHTS ARBITRATION PROGRAM Download PDFInfo
- Publication number
- JP7518249B1 JP7518249B1 JP2023111999A JP2023111999A JP7518249B1 JP 7518249 B1 JP7518249 B1 JP 7518249B1 JP 2023111999 A JP2023111999 A JP 2023111999A JP 2023111999 A JP2023111999 A JP 2023111999A JP 7518249 B1 JP7518249 B1 JP 7518249B1
- Authority
- JP
- Japan
- Prior art keywords
- bus
- arbitration
- priority
- devices
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 45
- PWPJGUXAGUPAHP-UHFFFAOYSA-N lufenuron Chemical compound C1=C(Cl)C(OC(F)(F)C(C(F)(F)F)F)=CC(Cl)=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F PWPJGUXAGUPAHP-UHFFFAOYSA-N 0.000 title 1
- 230000006854 communication Effects 0.000 claims abstract description 93
- 230000010365 information processing Effects 0.000 claims description 20
- 230000006870 function Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- 238000004590 computer program Methods 0.000 description 6
- 238000005457 optimization Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
Abstract
【課題】シリアルバスを介して接続された複数のデバイスに関する通信処理が適切な順番で実行されるように、シリアルバスを制御する。【解決手段】バス使用権調停システム40は、シリアルバス400を介して接続された複数のデバイス50の個々に関する通信優先度410を取得する取得部41と、デバイス50の個々に対して通信優先度410に応じたアドレス420を設定する設定部42と、デバイス50の個々に関する、アドレス420と、シリアルバス400の使用優先度を表す調停制御情報440とによって示される優先順位が最も高いデバイス50に、シリアルバス400のバス使用権430を付与する付与部43と、バス使用権430を付与された実績があるデバイス50よりも、バス使用権430を付与された実績がないデバイス50の方が、使用優先度が高くなるように、調停制御情報440を更新する更新部44と、を備える。【選択図】 図5[Problem] A serial bus is controlled so that communication processes for a plurality of devices connected via the serial bus are executed in an appropriate order. [Solution] A bus access arbitration system 40 includes an acquisition unit 41 that acquires communication priorities 410 for each of a plurality of devices 50 connected via a serial bus 400, a setting unit 42 that sets addresses 420 for each of the devices 50 according to the communication priorities 410, an assignment unit 43 that assigns bus access 430 for the serial bus 400 to a device 50 having the highest priority indicated by the addresses 420 for each of the devices 50 and arbitration control information 440 that indicates the use priority of the serial bus 400, and an update unit 44 that updates the arbitration control information 440 so that a device 50 that has not been assigned the bus access 430 in the past is assigned a higher priority than a device 50 that has been assigned the bus access 430 in the past. [Selected Figure] Figure 5
Description
本発明は、バス使用権調停システム、バス使用権調停方法、及び、バス使用権調停プログラムに関する。 The present invention relates to a bus arbitration system, a bus arbitration method, and a bus arbitration program.
様々なコンピュータシステムにおいて、例えば、I2C(Inter Integrated Circuits:登録商標)あるいはその後継規格であるI3C(Improved Inter Integrated Circuits:登録商標)のようなシリアルバスに複数のデバイスが接続されている。このようなシリアルバスでは、バスのコントローラとバスに接続された複数のデバイスとの間において通信を行う際に、バスの使用権を制御するための調停を行う必要がある。 In various computer systems, multiple devices are connected to a serial bus, such as I2C (Inter Integrated Circuits: registered trademark) or its successor, I3C (Improved Inter Integrated Circuits: registered trademark). In such a serial bus, when communication takes place between the bus controller and multiple devices connected to the bus, arbitration is required to control the right to use the bus.
例えば、I2C及びI3Cは、SDA(Serial Data)ライン及びSCL(Serial Clock)ラインを用いて動作する。I2C及びI3Cにおける上述した調停において、通信を行うコントローラ及びデバイスは、1ビット毎にSDAの信号レベルが、自分が送信した信号レベルと一致しているか否かを判定する。そして、自分が「1」を送信しているのにもかかわらずSDAの信号レベルが「0」であることを検出したデバイスは、調停に負けたことを認識し、SDAに対する出力をオフにする。コントローラ及びデバイスは、前述の処理を繰り返すことによって、最後まで残ったデバイスが調停に勝ったことになり、バスの使用権を獲得することができる。調停に負けたデバイスは、次のスタートコンディション(コントローラ側からの通信開始の合図)の開始時に、再度バス使用権の要求を行う。 For example, I2C and I3C operate using the SDA (Serial Data) line and the SCL (Serial Clock) line. In the above-mentioned arbitration in I2C and I3C, the controller and device communicating determine for each bit whether the SDA signal level matches the signal level they sent. If a device detects that the SDA signal level is "0" even though it has sent "1", it recognizes that it has lost the arbitration and turns off the output to SDA. The controller and devices repeat the above process, and the device that remains until the end wins the arbitration and can obtain the right to use the bus. The device that loses the arbitration requests the right to use the bus again at the start of the next start condition (a signal from the controller to start communication).
バス使用権に関する要求の優先度は、シリアルバスの使用に関して各デバイスに付与されたアドレスの値に依存する。そして、値の小さなアドレスを付与されたデバイスほど、バスの使用権に関する優先順位は高くなる。したがって、例えば、値が大きいアドレスを付与されたデバイスと値が小さいアドレスが付与されたデバイスとの間におけるバス使用権に関する調停が続いた場合、値が大きいアドレスが付与されたデバイスがバス使用権を獲得できるまでに時間を要するという問題がある。 The priority of requests for bus use depends on the address value assigned to each device for use of the serial bus. The lower the address value assigned to a device, the higher the priority for bus use. Therefore, for example, if arbitration for bus use continues between a device assigned a high address value and a device assigned a low address value, there is a problem that it takes a long time for the device assigned the high address value to obtain bus use.
上述した問題を解決するための技術に関連して、特許文献1には、他のデバイスとデータラインを介してI2Cバス通信を行うI2Cバス通信用デバイスが開示されている。このデバイスは、スレーブアドレスと、当該スレーブアドレスより1ビット上位のビットである調停ビットと、の値を少なくとも記憶し、他のデバイスとのI2Cバス通信を制御する。このデバイスは、記憶した調停ビットの値とデータラインの信号レベルとが一致するか否かを判定する第1の判定を行う。このデバイスは、続いて、記憶した前記スレーブアドレスの値とデータラインの信号レベルとが一致するか否かを判定する第2の判定を行う。そしてこのデバイスは、他のデバイスに含まれるマスタデバイスとの調停における勝敗を、第1の判定の結果または第2の判定の結果に応じて判定し、判定結果が勝ちの場合、データラインの使用権を獲得する。
In relation to a technique for solving the above-mentioned problem,
上述したように、複数のデバイスが接続されているシリアルバスの使用権に関する上述した調停において、例えば割り込み処理などを含む要求機能からシリアルバスの使用権を要求するデバイスに対しては、当該使用権を優先的に与える必要性が高い。一方、そのような要求機能に関連せずにシリアルバスの使用権を要求するデバイスに対しては、当該使用権を優先的に与える必要性は低い。そして、複数のデバイスが接続されているシリアルバスを有するシステムにおいては、個々のデバイスに関して、バスを使用する優先順位をふまえた上で、あるデバイスが長時間にわたってバスの使用権を獲得できないことが発生しないように調停を行うことが求められる。即ち、シリアルバスを介して接続された複数のデバイスに関する通信処理が適切な順番で実行されるように、シリアルバスを制御することが課題である。上述した特許文献1は、このような課題を解決するのに十分であるとは言えない。
As described above, in the above-mentioned arbitration regarding the right to use a serial bus to which multiple devices are connected, there is a high need to give priority to devices that request the right to use the serial bus from a request function including, for example, interrupt processing. On the other hand, there is a low need to give priority to devices that request the right to use the serial bus without being related to such a request function. In a system having a serial bus to which multiple devices are connected, it is required to perform arbitration for each device, taking into account the priority of using the bus, so that a device does not fail to obtain the right to use the bus for a long period of time. In other words, the challenge is to control the serial bus so that communication processes related to multiple devices connected via the serial bus are executed in the appropriate order. It cannot be said that the above-mentioned
本発明の主たる目的は、シリアルバスを介して接続された複数のデバイスに関する通信処理が適切な順番で実行されるように、シリアルバスを制御することである。 The main objective of the present invention is to control a serial bus so that communication processes related to multiple devices connected via the serial bus are executed in the appropriate order.
本発明の一態様に係るバス使用権調停システムは、シリアルバスを介して接続された複数のデバイスの個々に関する通信優先度を取得する取得手段と、前記デバイスの個々に対して前記通信優先度に応じたアドレスを設定する設定手段と、前記デバイスの個々に関する、前記アドレスと、前記シリアルバスの使用優先度を表す調停制御情報とによって示される優先順位が最も高い前記デバイスに、前記シリアルバスのバス使用権を付与する付与手段と、バス使用権を付与された実績がある前記デバイスよりも、バス使用権を付与された実績がない前記デバイスの方が、前記使用優先度が高くなるように、前記調停制御情報を更新する更新手段と、を備える。 A bus arbitration system according to one aspect of the present invention includes an acquisition means for acquiring communication priorities for each of a plurality of devices connected via a serial bus, a setting means for setting an address for each of the devices according to the communication priority, a granting means for granting bus usage rights for the serial bus to the device having the highest priority indicated by the address for each of the devices and arbitration control information indicating the usage priority of the serial bus, and an update means for updating the arbitration control information so that the usage priority is higher for the device that has not been granted bus usage rights in the past than for the device that has been granted bus usage rights in the past.
上記目的を達成する他の見地において、本発明の一態様に係るバス使用権調停方法は、情報処理装置によって、シリアルバスを介して接続された複数のデバイスの個々に関する通信優先度を取得し、前記デバイスの個々に対して前記通信優先度に応じたアドレスを設定し、前記デバイスの個々に関する、前記アドレスと、前記シリアルバスの使用優先度を表す調停制御情報とによって示される優先順位が最も高い前記デバイスに、前記シリアルバスのバス使用権を付与し、バス使用権を付与された実績がある前記デバイスよりも、バス使用権を付与された実績がない前記デバイスの方が、前記使用優先度が高くなるように、前記調停制御情報を更新する。 In another aspect of achieving the above object, a bus arbitration method according to one aspect of the present invention includes, by an information processing device, acquiring communication priorities for each of a plurality of devices connected via a serial bus, setting addresses for each of the devices according to the communication priorities, granting bus usage rights for the serial bus to the device having the highest priority indicated by the address for each of the devices and arbitration control information indicating the usage priority of the serial bus, and updating the arbitration control information so that the usage priority is higher for devices that have not been granted bus usage rights in the past than for devices that have been granted bus usage rights in the past.
また、上記目的を達成する更なる見地において、本発明の一態様に係るバス使用権調停プログラムは、シリアルバスを介して接続された複数のデバイスの個々に関する通信優先度を取得する取得処理と、前記デバイスの個々に対して前記通信優先度に応じたアドレスを設定する設定処理と、前記デバイスの個々に関する、前記アドレスと、前記シリアルバスの使用優先度を表す調停制御情報とによって示される優先順位が最も高い前記デバイスに、前記シリアルバスのバス使用権を付与する付与処理と、バス使用権を付与された実績がある前記デバイスよりも、バス使用権を付与された実績がない前記デバイスの方が、前記使用優先度が高くなるように、前記調停制御情報を更新する更新処理と、をコンピュータに実行させる。 In a further aspect of achieving the above object, a bus use right arbitration program according to one aspect of the present invention causes a computer to execute an acquisition process for acquiring a communication priority for each of a plurality of devices connected via a serial bus, a setting process for setting an address for each of the devices according to the communication priority, a granting process for granting bus use right for the serial bus to the device having the highest priority indicated by the address for each of the devices and arbitration control information indicating the use priority of the serial bus, and an update process for updating the arbitration control information so that the use priority is higher for the device that has not been granted the bus use right in the past than for the device that has been granted the bus use right in the past.
更に、本発明は、係るバス使用権調停プログラム(コンピュータプログラム)が格納された、コンピュータ読み取り可能な、不揮発性の記録媒体によっても実現可能である。 Furthermore, the present invention can also be realized by a computer-readable, non-volatile recording medium on which such a bus arbitration program (computer program) is stored.
本発明は、シリアルバスを介して接続された複数のデバイスに関する通信処理が適切な順番で実行されるように、シリアルバスを制御することができる。 The present invention can control a serial bus so that communication processes related to multiple devices connected via the serial bus are executed in the appropriate order.
以下、本発明の実施の形態について図面を参照して詳細に説明する。 The following describes in detail the embodiments of the present invention with reference to the drawings.
<第1の実施形態>
図1は、本開示に係るバス使用権調停システム1の構成を示すブロック図である。バス使用権調停システム1は、シリアルバスであるI3Cに接続されたバス使用権調停装置10(コントローラ)及び複数のデバイス20-1乃至20-3を備え、バス使用権調停装置10とデバイス20-1乃至20-3の個々との間の通信において、デバイス20-1乃至20-3との間に関するバス使用権の調停を行うシステムである。尚、本実施形態では、デバイス20-1乃至20-3の何れかを、あるいはそれらをまとめてデバイス20と称する場合がある。バス使用権調停装置10は、I3Cに対する制御を行うコントローラとして、サーバ等の情報処理装置に実装されている。
First Embodiment
FIG. 1 is a block diagram showing a configuration of a
I3Cは、クロックに関するバスであるSCLとデータに関するバスであるSDAを含み、デバイス20-1乃至20-3はSCL及びSDAと接続されている。尚、図1に例示するバス使用権調停システム1において、I3Cに接続されるデバイス20の個数は3個に限定されず、その個数は3個以外でもよい。
I3C includes SCL, a bus related to the clock, and SDA, a bus related to data, and devices 20-1 to 20-3 are connected to SCL and SDA. Note that in the bus use
尚、SCLは、I2Cを使用するシステムでは、オープンドレイン方式による接続であったが、I3Cを使用するシステムでは通信処理の高速化のためにプッシュプル方式による接続に変更されている。また、I3Cシステムでは、SDLは必要に応じてオープンドレインとプッシュプルとの切り替えが可能となっており、バス使用権の調停の際は、オープンドレインが使用される。 In systems that use I2C, the SCL is connected using the open-drain method, but in systems that use I3C, this has been changed to a push-pull connection to speed up communication processing. Also, in I3C systems, the SDL can be switched between open-drain and push-pull as necessary, and open-drain is used when arbitrating for bus usage rights.
また、オープンドレインはLow駆動であるので、デバイス20による信号が駆動していない場合、SDL(信号線)はプルアップ抵抗によって自動的に1の状態となる。よって、デバイス20が信号線に1の値を送信したい場合は駆動を行わず、デバイス20が0の値を送信したい場合にはLow駆動を行う。これにより、例えば、デバイス20のうち1つが1の値を、他の1つが0の値を送信したい場合、SDLはLow駆動を行ったデバイス20によって0の状態になるので、0の値を送信するデバイス20が、バスの使用権を得ることが出来る。 In addition, since the open drain is driven low, when the signal from device 20 is not driven, the SDL (signal line) is automatically set to 1 by the pull-up resistor. Therefore, if device 20 wants to send a value of 1 to the signal line, it does not drive it, and if device 20 wants to send a value of 0, it drives it low. As a result, for example, if one of devices 20 wants to send a value of 1 and the other wants to send a value of 0, the SDL will be set to 0 by the device 20 that has driven it low, so the device 20 that sends the value of 0 can obtain the right to use the bus.
管理端末30は、バス使用権調停装置10の利用者が使用する、例えばパーソナルコンピュータ、タブレット端末、スマートフォン等の情報処理装置であり、表示装置の一例である。管理端末30は、利用者による入力操作を受け付け、利用者によって入力された情報をバス使用権調停装置10が実装された情報処理装置に対して入力する。管理端末30は、表示画面300を備え、当該情報処理装置から出力された情報を表示画面300に表示する。
The
バス使用権調停装置10は、取得部11、設定部12、付与部13、更新部14、出力部15、受付部16、記憶部17を備える。取得部11、設定部12、付与部13、更新部14、出力部15、受付部16は、順に、取得手段、設定手段、付与手段、更新手段、出力手段、受付手段の一例である。尚、上述した構成要素によって実現される機能の少なくとも一部は、デバイス20が備えるようにしてもよい。
The bus use
記憶部17は、例えば、図7を参照して後述するRAM(Random Access Memory)903あるいはハードディスク904のような記憶デバイスである。記憶部17の少なくとも一部は、デバイス20、あるいは、バス使用権調停装置10と通信可能な1以上の外部の装置に備えられてもよい。記憶部17は、通信優先度171、デバイス20の個々に関するデバイス制御情報172、指示情報173を記憶している。記憶部17に記憶されたこれらの情報については後述する。
The
取得部11は、デバイス20の個々に関するI3Cを介した通信の通信優先度171を、例えばバス使用権調停装置10が実装された情報処理装置から取得し、取得した通信優先度171を記憶部17に格納する。通信優先度171は、デバイス20の個々とバス使用権調停装置10との間の通信に関する優先度を表す情報であり、例えば、割り込み要求の有無を表してもよい。通信優先度171は、この場合、バス使用権調停装置10が実装された情報処理装置の動作中において発生した割り込み処理などを含む要求機能により発生した通信の場合は高く設定され、当該要求機能により発生した通信でない場合は低く設定される。
The acquisition unit 11 acquires the
図2は、本開示に係るバス使用権調停装置10が、スタートコンディションの後にI3Cに送信し、デバイス20の個々に関するバス使用権の調停に使用するデバイス制御情報172の構成(バイトフォーマット)を示す。
Figure 2 shows the structure (byte format) of
一般的なI3Cバス通信システムでは、通常、デバイス制御情報172の上位側の7ビットをデバイスアドレスとして使用する。しかしながら、本開示に係るデバイス制御情報172は、図2に例示するように、デバイスアドレス(ビットA6乃至A0)のうちのMSB(Most Significant Bit)ビットA6をI3Cの使用優先度を表す調停制御ビットとして含み、調停制御ビットA6より下位のビットA5乃至A0を、デバイス20のデバイスアドレスとして含む。また、デバイス制御情報172は、LSB(Least Significant Bit)を、デバイス20に対するアクセス命令がリード命令であるのかあるいはライト命令であるのかを示すR/W決定ビットとして含む。
In a typical I3C bus communication system, the upper 7 bits of the
設定部12は、デバイス20の個々に関して、取得部11により取得された通信優先度171に応じたデバイスアドレスを、図2に例示するデバイス制御情報172のビットA5乃至A0に設定する。
The setting
付与部13は、デバイス20の個々に関するデバイス制御情報172によって示される、デバイスアドレスA5乃至A0と調停制御ビットA6とによって示される優先順位が最も高いデバイスに20に、I3Cのバス使用権を付与する。
The granting
更新部14は、バス使用権を付与された(即ち調停に勝った)実績があるデバイス20よりも、バス使用権を付与された実績がないデバイス20の方が、I3Cの使用優先度が高くなるように、デバイス制御情報172の調停制御ビットA6を更新する。
The
図3は、本開示に係るバス使用権調停システム1が、デバイス20に関するI3Cの使用権を調停する具体例を例示する図である。図3は、バス使用権調停システム1が、デバイス20に関するI3Cのバス使用権の調停を進めるのに伴って推移するデバイス制御情報172に含まれる調停制御ビットA6及びデバイスアドレスA5乃至A0の値を表す。
Figure 3 illustrates a specific example of how the
図3に示す例では、設定部12は、取得部11により取得された通信優先度171に基づいて、デバイス20-1乃至20-3に関するデバイスアドレスA5乃至A0を、それぞれ、「00XXXX」、「10XXXX」、「11XXXX」に設定する。尚、「X」は「0」あるいは「1」の任意の値を表す。設定部12は、通信優先度171が高いデバイス20ほど、デバイスアドレスA5乃至A0の値を小さく設定する。したがって、図3に示す例の場合、バスの使用権に関する優先順位は、デバイス20-1、デバイス20-2、デバイス20-3の順となっている。
In the example shown in FIG. 3, the setting
更新部14は、デバイス20に関するI3Cの使用権の調停が開始されるのにあたり、デバイス制御情報172の調停制御ビットA6に、初期値である「1」を設定する。
When arbitration for I3C usage rights for device 20 begins,
付与部13は、デバイス制御情報172のA6乃至A1の値が最小であるデバイス20を特定する。
The
図3に例示する1回目の調停では、全てのデバイス20に関して調停制御ビットA6の値が「1」であるので、付与部13は、デバイス20に関するデバイスアドレスA5乃至A0を比較する。そして付与部13は、デバイスアドレスの上位側のビットA5及びA4が最も小さい「00」であるデバイス20-1を、調停に勝ったデバイス20として特定し、デバイス20-1にI3Cのバス使用権を付与する。これにより、I3Cのバス使用権が付与されたデバイス20-1とバス使用権調停装置10との間の通信が行われる。更新部14は、1回目の調停に勝ったデバイス20-1に関する調停制御ビットA6の値は、「1」のまま更新せず、1回目の調停に負けたデバイス20-2及び20-3に関する調停制御ビットA6の値を、「1」から「0」に更新する。
3, the value of the arbitration control bit A6 for all devices 20 is "1", so the granting
図3に例示する2回目の調停では、デバイス20-1に関する調停制御ビットA6の値が「1」であり、デバイス20-2及び20-3に関する調停制御ビットA6の値が「0」であることから、付与部13は、まず、デバイス20-1を、調停に負けたデバイス20として特定する。付与部13は、次に、デバイス20-2及び20-3に関するデバイスアドレスA5乃至A0を比較し、デバイスアドレスの上位側のビットA5及びA4がより小さな値であるデバイス20-2を、調停に勝ったデバイス20として特定し、デバイス20-2にI3Cのバス使用権を付与する。これにより、I3Cのバス使用権が付与されたデバイス20-2とバス使用権調停装置10との間の通信が行われる。更新部14は、2回目の調停に勝ったデバイス20-2に関する調停制御ビットA6の値を、「0」から「1」に更新し、デバイス20-1及び20-3に関する調停制御ビットA6の値を、それぞれ、「1」、「0」のまま維持する。
3, in the second arbitration, the arbitration control bit A6 for device 20-1 has a value of "1" and the arbitration control bit A6 for devices 20-2 and 20-3 have a value of "0", so the granting
図3に例示する3回目の調停では、デバイス20-1及び20-2に関する調停制御ビットA6の値が「1」であり、デバイス20-3に関する調停制御ビットA6の値が「0」であることから、付与部13は、デバイス20-3を、調停に勝ったデバイス20として特定し、デバイス20-3にI3Cのバス使用権を付与する。これにより、I3Cのバス使用権が付与されたデバイス20-3とバス使用権調停装置10との間の通信が行われる。更新部14は、3回目の調停に勝ったデバイス20-3に関する調停制御ビットA6の値を、「0」から「1」に更新し、デバイス20-1及び20-2に関する調停制御ビットA6の値を、「1」のまま維持する。
In the third arbitration illustrated in FIG. 3, the value of the arbitration control bit A6 for devices 20-1 and 20-2 is "1", and the value of the arbitration control bit A6 for device 20-3 is "0", so the granting
図3に例示する3回目の調停が終了した時点で、デバイス20の個々に関するデバイス制御情報172の値は、1回目の調停が行われる前の値に戻っている。したがって、付与部13及び更新部14は、4回目の調停を1回目の調停と同様に行い、以降、上述した1回目から3回目の調停に関する動作を繰り返し実行する。
When the third arbitration illustrated in FIG. 3 is completed, the values of the
出力部15は、例えば、個々のデバイス20に関する、デバイス制御情報172によって表される調停制御ビットA6及びデバイスアドレスA5乃至A0、及び、通信優先度171の少なくともいずれかの値を、管理端末30の表示画面300に表示する。これにより、バス使用権調停システム1は、バス使用権調停システム1の動作の解析に必要な情報を、バス使用権調停システム1の利用者に提供することができる。
The
受付部16は、例えば、管理端末30に対する利用者による入力操作を介して入力された、更新部14よるI3Cの使用優先度を高める度合い(即ち、更新部14よる調停制御ビットA6を更新する度合い)を指示する指示情報173を、管理端末30から受け付ける。そして、更新部14は、受付部16によって受け付けられた指示情報173が表す使用優先度を高める度合いで、調停制御ビットA6を更新してもよい。
The
より具体的には、例えば、更新部14は、通常は1回調停に勝つと、調停に勝ったデバイス20に関する調停制御ビットA6の値を「0」から「1」に更新するところを、指示情報173による指示に基づいて、デバイス20-1のみ、2回調停に勝った時に初めて調停制御ビットの値を「0」から「1」に更新するようにしてもよい。この場合、付与部13は、デバイス20-2及び20-3が1回のバス使用権を得る間に、デバイス20-1に対して2回のバス使用権を付与することになる。これにより、バス使用権調停システム1は、ある特定のデバイス20のI3Cの使用頻度が、他のデバイス20より高くなるように制御することができる。
More specifically, for example, the updating
次に図4のフローチャートを参照して、本開示に係るバス使用権調停システム1の動作(処理)について詳細に説明する。
Next, the operation (processing) of the
取得部11は、デバイス20の個々に関する通信優先度171を、例えば、バス使用権調停装置10が実装された情報処理装置から取得する(ステップS101)。設定部12は、デバイス20の個々に対して通信優先度171に応じたデバイスアドレスを、デバイス制御情報172のA5乃至A0に設定する(ステップS102)。更新部14は、デバイス20の個々に関するデバイス制御情報172の調停制御ビットA6に初期値である「1」を設定する(ステップS103)。
The acquisition unit 11 acquires the
付与部13は、通信を未実行であるデバイス20のうち、デバイス制御情報172のA6乃至A1の値が最小であるデバイス20を特定する(ステップS104)。付与部13は、特定した調停に勝ったデバイス20に対して、I3Cのバス使用権を付与し、I3Cのバス使用権が付与されたデバイス20-1とバス使用権調停装置10との間の通信が行われる(ステップS105)。
The granting
更新部14は、調停に勝ったデバイス20に関するデバイス制御情報172の調停制御ビットを「1」に設定し、通信を未実行である調停に負けたデバイス20に関するデバイス制御情報172の調停制御ビットを「0」に設定する(ステップS106)。通信を未実行であるデバイス20が存在する場合(ステップS107でYes)、処理はステップS104へ戻る。通信を未実行であるデバイス20が存在しない場合(ステップS107でNo)、全体の処理は終了する。
The
本開示に係るバス使用権調停システム1は、シリアルバスを介して接続された複数のデバイスに関する通信処理が適切な順番で実行されるように、シリアルバスを制御することができる。その理由は、バス使用権調停システム1は、デバイス20の個々に関して取得した通信優先度171に応じたデバイスアドレスを設定し、そのデバイスアドレスと調停制御ビットとによって示される優先順位が最も高いデバイス20にバス使用権を付与し、バス使用権を付与された実績があるデバイス20よりも付与された実績がないデバイス20の方が、バスの使用優先度が高くなるように、調停制御ビットを更新するからである。
The
以下に、本開示に係るバス使用権調停システム1によって実現される効果について、詳細に説明する。
The following provides a detailed explanation of the effects achieved by the bus
複数のデバイスが接続されているシリアルバスの使用権に関する調停において、例えば割り込み処理などを含む要求機能からシリアルバスの使用権を要求するデバイスに対しては、当該使用権を優先的に与える必要性が高い。一方、そのような要求機能に関連せずにシリアルバスの使用権を要求するデバイスに対しては、当該使用権を優先的に与える必要性は低い。そして、複数のデバイスが接続されているシリアルバスを有するシステムにおいては、個々のデバイスに関して、バスを使用する優先順位をふまえた上で、あるデバイスが長時間にわたってバスの使用権を獲得できないことが発生しないように調停を行うことが求められる。即ち、シリアルバスを介して接続された複数のデバイスに関する通信処理が適切な順番で実行されるように、シリアルバスを制御することが課題である。 In arbitration regarding the right to use a serial bus to which multiple devices are connected, there is a high need to give priority to devices that request the right to use the serial bus from a request function, such as interrupt processing. On the other hand, there is little need to give priority to devices that request the right to use the serial bus without being related to such a request function. In a system having a serial bus to which multiple devices are connected, arbitration is required to be performed for each device, taking into account the priority of bus use, so that a device is not unable to obtain the right to use the bus for a long period of time. In other words, the challenge is to control the serial bus so that communication processes for multiple devices connected via the serial bus are executed in the appropriate order.
このような課題に対して、本開示に係るバス使用権調停システム1は、I3Cを介して接続された複数のデバイス20の個々に関する通信優先度171を取得する。バス使用権調停システム1は、デバイス20の個々に対して通信優先度171に応じたデバイスアドレスを設定する。バス使用権調停システム1は、デバイス20の個々に関する、デバイスアドレスと、I3Cの使用優先度を表す調停制御ビットとによって示される優先順位が最も高いデバイス20に、I3Cのバス使用権を付与する。そしてバス使用権調停システム1は、バス使用権を付与された実績があるデバイス20よりも、バス使用権を付与された実績がないデバイス20の方が、I3Cの使用優先度が高くなるように、調停制御ビットを更新する。即ち、バス使用権調停システム1は、通信優先度171をふまえてデバイス20の個々のデバイスアドレスを設定するとともに、デバイス20に関して調停に負ける度に、そのデバイス20のバスの使用優先度が上がるように制御する。これにより、バス使用権調停システム1は、シリアルバスを介して接続された複数のデバイスに関する通信処理が適切な順番で実行されるように、シリアルバスを制御することができる。
In response to such a problem, the
また、本開示に係るバス使用権調停システム1は、個々のデバイス20に関する、デバイス制御情報172によって表されるデバイスアドレス及び調停制御ビット、及び、通信優先度171を表す情報の少なくともいずれかを、管理端末30の表示画面300に出力する。これにより、バス使用権調停システム1は、バス使用権調停システム1の動作の解析に必要な情報を、バス使用権調停システム1の利用者に提供するので、利用者によるバス使用権調停システム1の動作の解析作業を支援することができる。
The
また、本開示に係るバス使用権調停システム1は、更新部14によるI3Cの使用優先度を高める度合いを指示する指示情報173を受け付け、指示情報173が表す当該使用優先度を高める度合いで、デバイス制御情報172の調停制御ビットを更新する。これにより、バス使用権調停システム1は、利用者の所望に応じて、各デバイス20がI3Cのバス使用権の調停に勝つ割合を柔軟に調整できるので、各デバイス20へのアクセス頻度等を調整することができる。
The
また、本開示に係るバス使用権調停システム1は、例えば、割り込み要求の有無を表す通信優先度171を取得する。これにより、バス使用権調停システム1は、割り込み要求により発生したデバイス20との通信が優先的に処理されるように、シリアルバスを制御することができる。
The
また、本開示に係るバス使用権調停システム1の設定部12は、デバイス制御情報172におけるデバイスアドレスを表す複数のビットにおける所定の上位側のビットを、通信優先度171に応じた値に設定する。そして、設定部12は、当該上位側のビットが所定の値を示す場合、デバイスアドレスを表す複数のビットにおける当該上位側のビットを除くビットを、オープンドレイン方式からプッシュプル方式に切り替える機能を備えてもよい。より具体的には、バス使用権調停システム1において、例えば、通信優先度171が割り込み要求の有無を表す場合において、設定部12は、割り込み要求が有る場合はデバイス制御情報172におけるビットA5に「0」を設定し、割り込み要求が無い場合はビットA5に「1」を設定する。そして、設定部12は、デバイス制御情報172におけるビットA5が「1」である割り込み要求が無い場合、A4乃至A0の下位側のビットをオープンドレイン方式からプッシュプル方式に切り替えることによって、I3Cにおける通信速度を向上させることができる。
The setting
尚、I3Cでは、デバイス制御情報172におけるビットA6を使用した調停の最適化機能がI2Cから追加されている。当該最適化機能では、I3Cのコントローラは、各デバイスに03H(00000011)から7BH(1111011)のいずれかの動的アドレスを割り当てる際に、通信の優先度が高いデバイスに関してビットA6が「0」であるアドレスを割り当て、通信の優先度が低いデバイスに関してビットA6が「1」であるアドレスを割り当てる。そして、I3Cのコントローラは、ビットA6のみによってバス使用権の調停を制御する。本開示に係るバス使用権調停システム1は、このような調停の最適化機能も合わせて実装可能である。
In addition, in I3C, an optimization function for arbitration using bit A6 in
また、上述した本開示に係るバス使用権調停システム1の構成は、I3CあるいはI2Cとは異なるシリアルバスを備えるシステムに適用してもよい。
The configuration of the
<第2の実施形態>
図5は、本開示に係るバス使用権調停システム40の構成を示すブロック図である。
Second Embodiment
FIG. 5 is a block diagram showing a configuration of a
本開示に係るバス使用権調停システム40は、取得部41、設定部42、付与部43、更新部44を備えている。取得部41、設定部42、付与部43、更新部44は、順に、取得手段、設定手段、付与手段、更新手段の一例である。
The bus use
取得部41は、シリアルバス400を介して接続された複数のデバイス50の個々に関する通信優先度410を取得する。シリアルバス400は、例えば、バス使用権調停システム1に係るI3Cと同様なバスである。デバイス50は、例えば、バス使用権調停システム1に係るデバイス20と同様なデバイスである。通信優先度410は、例えば、バス使用権調停システム1に係る通信優先度171と同様な情報である。取得部41は、例えば、バス使用権調停システム1に係る取得部11と同様に動作する。
The
設定部42は、デバイス50の個々に対して通信優先度410に応じたアドレス420を設定する。アドレス420は、例えば、バス使用権調停システム1に係るデバイス制御情報172によって示されるデバイスアドレスと同様なアドレスである。設定部42は、例えば、設定部12と同様に動作する。
The setting
付与部43は、デバイス50の個々に関する、アドレス420と、シリアルバス400の使用優先度を表す調停制御情報440とによって示される優先順位が最も高いデバイス50に、シリアルバス400のバス使用権430を付与する。調停制御情報440は、例えば、バス使用権調停システム1に係るデバイス制御情報172に含まれる調停制御ビットA6と同様な情報である。バス使用権320は、例えば、バス使用権調停システム1に係る付与部13によって与えられるバス使用権と同様な情報である。付与部43は、例えば、バス使用権調停システム1に係る付与部13と同様に動作する。
The granting
更新部44は、バス使用権430を付与された実績があるデバイス50よりも、バス使用権430を付与された実績がないデバイス50の方が、当該使用優先度が高くなるように、調停制御情報440を更新する。更新部44は、例えば、バス使用権調停システム1に係る更新部14と同様に動作する。
The
次に図6のフローチャートを参照して、本開示に係るバス使用権調停システム40の動作(処理)について詳細に説明する。
Next, the operation (processing) of the
取得部41は、複数のデバイス50の個々に関する通信優先度410を取得する(ステップS201)。設定部42は、デバイス50の個々に対して通信優先度410に応じたアドレス420を設定する(ステップS202)。付与部43は、デバイス50の個々に関する、アドレス420と、調停制御情報440とによって示される優先順位が最も高いデバイス50に、バス使用権430を付与する(ステップS203)。更新部44は、バス使用権430を付与された実績があるデバイス50よりも、バス使用権430を付与された実績がないデバイス50の方が、使用優先度が高くなるように、調停制御情報440を更新し(ステップS204)、全体の処理は終了する。
The
本開示に係るバス使用権調停システム40は、シリアルバスを介して接続された複数のデバイスに関する通信処理が適切な順番で実行されるように、シリアルバスを制御することができる。その理由は、バス使用権調停システム40は、デバイス50の個々に関して取得した通信優先度410に応じたアドレス420を設定し、そのアドレス420と調停制御情報440とによって示される優先順位が最も高いデバイス50にバス使用権430を付与し、バス使用権430を付与された実績があるデバイス50よりも付与された実績がないデバイス50の方が、シリアルバス400の使用優先度が高くなるように、調停制御情報440を更新するからである。
The
<ハードウェア構成例>
上述した各実施形態において図1、及び、図5に示したバス使用権調停システムにおける各部は、専用のHW(HardWare)(電子回路)によって実現することができる。また、図1、及び、図5において、少なくとも、下記構成は、プロセッサによって実行される命令を含むソフトウェアプログラムの機能(処理)単位(ソフトウェアモジュール)と捉えることができる。
・取得部11及び41、
・設定部12及び42、
・付与部13及び43、
・更新部14及び44、
・出力部15、
・受付部16、
・記憶部17における記憶制御機能。
<Hardware configuration example>
In the above-mentioned embodiments, each unit in the bus arbitration system shown in Fig. 1 and Fig. 5 can be realized by dedicated HW (Hardware) (electronic circuitry). In Fig. 1 and Fig. 5, at least the following components can be considered as functional (processing) units (software modules) of a software program including instructions executed by a processor.
Setting
- Granting
- Memory control function in the
但し、これらの図面に示した各部の区分けは、説明の便宜上の構成であり、実装に際しては、様々な構成が想定され得る。この場合のハードウェア環境の一例を、図7を参照して説明する。 However, the division of the various parts shown in these drawings is for the convenience of explanation, and various configurations may be assumed when implementing the system. An example of the hardware environment in this case will be described with reference to FIG. 7.
図7は、本開示に係るバス使用権調停システムを実現可能な情報処理装置900(コンピュータ)の構成を例示的に説明する図である。即ち、図7は、図1及び図5に示したバス使用権調停システムを実現可能なコンピュータ(情報処理装置)の構成であって、上述した実施形態における各機能を実現可能なハードウェア環境を表す。但し、上述したバス使用権調停装置における各部は、複数の情報処理装置900に分散して設けられてもよいし、その少なくとも一部の機能がクラウドコンピューティングの環境を構成するサーバ等に設けられてもよい。
Figure 7 is a diagram illustrating an example of the configuration of an information processing device 900 (computer) capable of realizing the bus arbitration system according to the present disclosure. That is, Figure 7 shows the configuration of a computer (information processing device) capable of realizing the bus arbitration system shown in Figures 1 and 5, and represents a hardware environment capable of realizing each function in the above-mentioned embodiment. However, each unit in the above-mentioned bus arbitration device may be provided in a distributed manner in multiple
図7に示した情報処理装置900は、構成要素として下記を備えている。
・CPU(Central_Processing_Unit)901、
・ROM(Read_Only_Memory)902、
・RAM(Random_Access_Memory)903、
・ハードディスク(記憶装置)904、
・通信インタフェース905、
・バス906(通信線)、
・CD-ROM(Compact_Disc_Read_Only_Memory)等の記録媒体907に格納されたデータを読み書き可能なリーダライタ908、
・モニターやスピーカ、キーボード等の入出力インタフェース909。
The
・CPU (Central_Processing_Unit) 901,
・ROM (Read_Only_Memory) 902,
・RAM (Random_Access_Memory) 903,
Hard disk (storage device) 904,
Bus 906 (communication line),
A reader/
Input/
即ち、上記構成要素を備える情報処理装置900は、これらの構成がバス906を介して接続された一般的なコンピュータである。情報処理装置900は、CPU901を複数備える場合もあれば、マルチコアにより構成されたCPU901を備える場合もある。情報処理装置900は、また、上述した構成の一部を備えない場合もある。
That is, the
そして、上述した実施形態を例に説明した本発明は、図7に示した情報処理装置900に対して、次の機能を実現可能なコンピュータプログラムを供給する。その機能とは、その実施形態の説明において参照したブロック構成図(図1及び図5)における上述した構成、或いはフローチャート(図4及び図6)の機能である。本発明は、その後、そのコンピュータプログラムを、当該ハードウェアのCPU901に読み出して解釈し実行することによって達成される。また、当該装置内に供給されたコンピュータプログラムは、読み書き可能な揮発性のメモリ(RAM903)、または、ROM902やハードディスク904等の不揮発性の記憶デバイスに格納すれば良い。
The present invention, explained using the above-mentioned embodiment as an example, supplies a computer program capable of realizing the following functions to the
また、前記の場合において、当該ハードウェア内へのコンピュータプログラムの供給方法は、現在では一般的な手順を採用することができる。その手順としては、例えば、CD-ROM等の各種記録媒体907を介して当該装置内にインストールする方法や、インターネット等の通信回線を介して外部よりダウンロードする方法等がある。そして、このような場合において、本発明は、係るコンピュータプログラムを構成するコード或いは、そのコードが格納された記録媒体907によって構成されると捉えることができる。 In the above case, the method of supplying the computer program to the hardware can be any currently common procedure. For example, the procedure can be installing the program in the device via a recording medium 907 such as a CD-ROM, or downloading the program from an external source via a communication line such as the Internet. In such a case, the present invention can be considered to be configured by the code that constitutes the computer program, or the recording medium 907 on which the code is stored.
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。 The present invention has been described above using the above-mentioned embodiment as an exemplary example. However, the present invention is not limited to the above-mentioned embodiment. In other words, the present invention can be applied in various aspects that can be understood by a person skilled in the art within the scope of the present invention.
尚、上述した各実施形態の一部又は全部は、以下の付記のようにも記載されうる。しかしながら、上述した各実施形態により例示的に説明した本発明は、以下には限られない。 Note that some or all of the above-described embodiments may be described as follows. However, the present invention described by way of example in the above-described embodiments is not limited to the following.
(付記1)
シリアルバスを介して接続された複数のデバイスの個々に関する通信優先度を取得する取得手段と、
前記デバイスの個々に対して前記通信優先度に応じたアドレスを設定する設定手段と、
前記デバイスの個々に関する、前記アドレスと、前記シリアルバスの使用優先度を表す調停制御情報とによって示される優先順位が最も高い前記デバイスに、前記シリアルバスのバス使用権を付与する付与手段と、
バス使用権を付与された実績がある前記デバイスよりも、バス使用権を付与された実績がない前記デバイスの方が、前記使用優先度が高くなるように、前記調停制御情報を更新する更新手段と、
を備えるバス使用権調停システム。
(Appendix 1)
An acquisition means for acquiring a communication priority for each of a plurality of devices connected via a serial bus;
a setting means for setting an address corresponding to the communication priority for each of the devices;
a granting means for granting a bus use right of the serial bus to the device having the highest priority indicated by the address and arbitration control information indicating a use priority of the serial bus for each of the devices;
an updating means for updating the arbitration control information so that the device that has not been granted the bus use right in the past has a higher usage priority than the device that has been granted the bus use right in the past;
A bus arbitration system comprising:
(付記2)
個々の前記デバイスに関する、前記アドレス、前記調停制御情報、及び、前記通信優先度を表す情報の少なくともいずれかを、表示装置に出力する出力手段をさらに備える、
付記1に記載のバス使用権調停システム。
(Appendix 2)
further comprising an output unit configured to output at least one of the address, the arbitration control information, and the information indicating the communication priority for each of the devices to a display device;
2. A bus arbitration system according to
(付記3)
前記更新手段による前記使用優先度を高める度合いを指示する指示情報を受け付ける受付手段をさらに備え、
前記更新手段は、前記指示情報が表す前記使用優先度を高める度合いで、前記調停制御情報を更新する、
付記1または付記2に記載のバス使用権調停システム。
(Appendix 3)
a receiving unit for receiving instruction information instructing a degree to which the update unit is to increase the use priority level,
the updating means updates the arbitration control information with a degree of increasing the use priority level represented by the instruction information.
3. A bus arbitration system according to
(付記4)
前記取得手段は、割り込み要求の有無を表す前記通信優先度を取得する、
付記1または付記2に記載のバス使用権調停システム。
(Appendix 4)
the acquiring means acquires the communication priority level indicating the presence or absence of an interrupt request.
3. A bus arbitration system according to
(付記5)
前記設定手段は、前記アドレスを表す複数のビットにおける所定の上位側のビットを、前記通信優先度に応じた値に設定する、
付記1または付記2に記載のバス使用権調停システム。
(Appendix 5)
the setting means sets a predetermined upper bit of the plurality of bits representing the address to a value corresponding to the communication priority.
3. A bus arbitration system according to
(付記6)
前記設定手段は、前記上位側のビットが所定の値を示す場合、前記アドレスを表す複数のビットにおける前記上位側のビットを除くビットを、オープンドレイン方式からプッシュプル方式に切り替える、
付記5に記載のバス使用権調停システム。
(Appendix 6)
the setting means switches bits other than the most significant bit among the plurality of bits representing the address from an open-drain system to a push-pull system when the most significant bit indicates a predetermined value;
6. A bus arbitration system according to claim 5.
(付記7)
前記上位側のビットは1ビットである、
付記5に記載のバス使用権調停システム。
(Appendix 7)
The most significant bit is 1 bit.
6. A bus arbitration system according to claim 5.
(付記8)
前記シリアルバスは、I2C(Inter Integrated Circuits)あるいはI3C(Improved Inter Integrated Circuits)であり、
前記調停制御情報は1ビットである、
付記1または付記2に記載のバス使用権調停システム。
(Appendix 8)
The serial bus is an I2C (Inter Integrated Circuits) or an I3C (Improved Inter Integrated Circuits),
The arbitration control information is 1 bit.
3. A bus arbitration system according to
(付記9)
情報処理装置によって、
シリアルバスを介して接続された複数のデバイスの個々に関する通信優先度を取得し、
前記デバイスの個々に対して前記通信優先度に応じたアドレスを設定し、
前記デバイスの個々に関する、前記アドレスと、前記シリアルバスの使用優先度を表す調停制御情報とによって示される優先順位が最も高い前記デバイスに、前記シリアルバスのバス使用権を付与し、
バス使用権を付与された実績がある前記デバイスよりも、バス使用権を付与された実績がない前記デバイスの方が、前記使用優先度が高くなるように、前記調停制御情報を更新する、
バス使用権調停方法。
(Appendix 9)
By the information processing device,
Obtaining communication priority for each of a plurality of devices connected via a serial bus;
setting an address for each of the devices according to the communication priority;
granting a bus right to use the serial bus to the device having the highest priority indicated by the address and arbitration control information indicating a priority of use of the serial bus for each of the devices;
updating the arbitration control information so that the use priority of the device that has not been granted the bus use right in the past is set to be higher than that of the device that has been granted the bus use right in the past;
A method for arbitrating bus rights.
(付記10)
個々の前記デバイスに関する、前記アドレス、前記調停制御情報、及び、前記通信優先度を表す情報の少なくともいずれかを、表示装置に出力する、
付記9に記載のバス使用権調停方法。
(Appendix 10)
outputting at least one of the address, the arbitration control information, and the information indicating the communication priority for each of the devices to a display device;
10. The bus arbitration method according to claim 9.
(付記11)
前記使用優先度を高める度合いを指示する指示情報を受け付け、
前記指示情報が表す前記使用優先度を高める度合いで、前記調停制御情報を更新する、
付記9または付記10に記載のバス使用権調停方法。
(Appendix 11)
receiving instruction information instructing a degree of increasing the use priority;
updating the arbitration control information according to a degree of increasing the use priority level represented by the instruction information;
11. The bus arbitration method according to
(付記12)
割り込み要求の有無を表す前記通信優先度を取得する、
付記9または付記10に記載のバス使用権調停方法。
(Appendix 12)
acquiring the communication priority level indicating the presence or absence of an interrupt request;
11. The bus arbitration method according to
(付記13)
前記アドレスを表す複数のビットにおける所定の上位側のビットを、前記通信優先度に応じた値に設定する、
付記9または付記10に記載のバス使用権調停方法。
(Appendix 13)
a predetermined upper bit of the plurality of bits representing the address is set to a value corresponding to the communication priority;
11. The bus arbitration method according to
(付記14)
前記上位側のビットが所定の値を示す場合、前記アドレスを表す複数のビットにおける前記上位側のビットを除くビットを、オープンドレイン方式からプッシュプル方式に切り替える、
付記13に記載のバス使用権調停方法。
(Appendix 14)
when the most significant bit indicates a predetermined value, switching bits other than the most significant bit among the plurality of bits representing the address from an open-drain system to a push-pull system;
14. The bus arbitration method according to
(付記15)
前記上位側のビットは1ビットである、
付記13に記載のバス使用権調停方法。
(Appendix 15)
The most significant bit is 1 bit.
14. The bus arbitration method according to
(付記16)
前記シリアルバスは、I2C(Inter Integrated Circuits)あるいはI3C(Improved Inter Integrated Circuits)であり、
前記調停制御情報は1ビットである、
付記9または付記10に記載のバス使用権調停方法。
(Appendix 16)
The serial bus is an I2C (Inter Integrated Circuits) or an I3C (Improved Inter Integrated Circuits),
The arbitration control information is 1 bit.
11. The bus arbitration method according to
(付記17)
シリアルバスを介して接続された複数のデバイスの個々に関する通信優先度を取得する取得処理と、
前記デバイスの個々に対して前記通信優先度に応じたアドレスを設定する設定処理と、
前記デバイスの個々に関する、前記アドレスと、前記シリアルバスの使用優先度を表す調停制御情報とによって示される優先順位が最も高い前記デバイスに、前記シリアルバスのバス使用権を付与する付与処理と、
バス使用権を付与された実績がある前記デバイスよりも、バス使用権を付与された実績がない前記デバイスの方が、前記使用優先度が高くなるように、前記調停制御情報を更新する更新処理と、
をコンピュータに実行させるためのバス使用権調停プログラム。
(Appendix 17)
An acquisition process for acquiring communication priority for each of a plurality of devices connected via a serial bus;
a setting process for setting an address corresponding to the communication priority for each of the devices;
a granting process for granting the right to use the serial bus to the device having the highest priority indicated by the address and arbitration control information indicating a priority of use of the serial bus for each of the devices;
an updating process for updating the arbitration control information so that the device that has not been granted the bus use right has a higher usage priority than the device that has been granted the bus use right;
A bus arbitration program for causing a computer to execute the above.
(付記18)
個々の前記デバイスに関する、前記アドレス、前記調停制御情報、及び、前記通信優先度を表す情報の少なくともいずれかを、表示装置に出力する出力処理をさらに前記コンピュータに実行させる、
付記17に記載のバス使用権調停プログラム。
(Appendix 18)
and causing the computer to execute an output process of outputting, to a display device, at least one of the address, the arbitration control information, and the information indicating the communication priority for each of the devices.
18. The bus arbitration program according to
(付記19)
前記更新処理による前記使用優先度を高める度合いを指示する指示情報を受け付ける受付処理をさらに前記コンピュータに実行させ、
前記更新処理は、前記指示情報が表す前記使用優先度を高める度合いで、前記調停制御情報を更新する、
付記17または付記18に記載のバス使用権調停プログラム。
(Appendix 19)
a receiving process for receiving instruction information instructing a degree of increasing the use priority by the update process;
the updating process updates the arbitration control information with a degree of increasing the use priority level represented by the instruction information.
19. The bus arbitration program according to claim 17 or 18.
(付記20)
前記取得処理は、割り込み要求の有無を表す前記通信優先度を取得する、
付記17または付記18に記載のバス使用権調停プログラム。
(Appendix 20)
the acquisition process acquires the communication priority level indicating the presence or absence of an interrupt request;
19. The bus arbitration program according to claim 17 or 18.
(付記21)
前記設定処理は、前記アドレスを表す複数のビットにおける所定の上位側のビットを、前記通信優先度に応じた値に設定する、
付記17または付記18に記載のバス使用権調停プログラム。
(Appendix 21)
the setting process sets a predetermined upper bit of the plurality of bits representing the address to a value corresponding to the communication priority.
19. The bus arbitration program according to claim 17 or 18.
(付記22)
前記設定処理は、前記上位側のビットが所定の値を示す場合、前記アドレスを表す複数のビットにおける前記上位側のビットを除くビットを、オープンドレイン方式からプッシュプル方式に切り替える、
付記21に記載のバス使用権調停プログラム。
(Appendix 22)
the setting process switches bits other than the most significant bit among the plurality of bits representing the address from an open-drain system to a push-pull system when the most significant bit indicates a predetermined value;
22. The bus arbitration program according to claim 21 .
(付記23)
前記上位側のビットは1ビットである、
付記21に記載のバス使用権調停プログラム。
(Appendix 23)
The most significant bit is 1 bit.
22. The bus arbitration program according to claim 21 .
(付記24)
前記シリアルバスは、I2C(Inter Integrated Circuits)あるいはI3C(Improved Inter Integrated Circuits)であり、
前記調停制御情報は1ビットである、
付記17または付記18に記載のバス使用権調停プログラム。
(Appendix 24)
The serial bus is an I2C (Inter Integrated Circuits) or an I3C (Improved Inter Integrated Circuits),
The arbitration control information is 1 bit.
19. The bus arbitration program according to claim 17 or 18.
1 バス使用権調停システム
10 バス使用権調停装置
11 取得部
12 設定部
13 付与部
14 更新部
15 出力部
16 受付部
17 記憶部
171 通信優先度
172 デバイス制御情報
173 指示情報
20 デバイス
30 管理端末
300 表示画面
40 バス使用権調停システム
400 シリアルバス
41 取得部
410 通信優先度
42 設定部
420 アドレス
43 付与部
430 バス使用権
44 更新部
440 調停制御情報
50 デバイス
900 情報処理装置
901 CPU
902 ROM
903 RAM
904 ハードディスク(記憶装置)
905 通信インタフェース
906 バス
907 記録媒体
908 リーダライタ
909 入出力インタフェース
REFERENCE SIGNS
902 ROM
903 RAM
904 Hard disk (storage device)
905
Claims (10)
前記デバイスの個々に対して前記通信優先度に応じたアドレスを設定する設定手段と、
前記デバイスの個々に関する、前記アドレスと、前記シリアルバスの使用優先度を表す調停制御情報とによって示される優先順位が最も高い前記デバイスに、前記シリアルバスのバス使用権を付与する付与手段と、
バス使用権を付与された実績がある前記デバイスよりも、バス使用権を付与された実績がない前記デバイスの方が、前記使用優先度が高くなるように、前記調停制御情報を更新する更新手段と、
を備えるバス使用権調停システム。 An acquisition means for acquiring a communication priority for each of a plurality of devices connected via a serial bus;
a setting means for setting an address corresponding to the communication priority for each of the devices;
a granting means for granting a bus use right of the serial bus to the device having the highest priority indicated by the address and arbitration control information indicating a use priority of the serial bus for each of the devices;
an updating means for updating the arbitration control information so that the device that has not been granted the bus use right in the past has a higher usage priority than the device that has been granted the bus use right in the past;
A bus arbitration system comprising:
請求項1に記載のバス使用権調停システム。 further comprising an output unit configured to output at least one of the address, the arbitration control information, and the information indicating the communication priority for each of the devices to a display device;
2. The bus arbitration system according to claim 1.
前記更新手段は、前記指示情報が表す前記使用優先度を高める度合いで、前記調停制御情報を更新する、
請求項1または請求項2に記載のバス使用権調停システム。 a receiving unit for receiving instruction information instructing a degree to which the update unit is to increase the use priority level,
the updating means updates the arbitration control information with a degree of increasing the use priority level represented by the instruction information.
3. The bus arbitration system according to claim 1.
請求項1または請求項2に記載のバス使用権調停システム。 the acquiring means acquires the communication priority level indicating the presence or absence of an interrupt request.
3. The bus arbitration system according to claim 1.
請求項1または請求項2に記載のバス使用権調停システム。 the setting means sets a predetermined upper bit of the plurality of bits representing the address to a value corresponding to the communication priority.
3. The bus arbitration system according to claim 1.
請求項5に記載のバス使用権調停システム。 the setting means switches bits other than the most significant bit among the plurality of bits representing the address from an open-drain system to a push-pull system when the most significant bit indicates a predetermined value;
6. The bus arbitration system according to claim 5.
請求項5に記載のバス使用権調停システム。 The most significant bit is 1 bit.
6. The bus arbitration system according to claim 5.
前記調停制御情報は1ビットである、
請求項1または請求項2に記載のバス使用権調停システム。 The serial bus is an I2C (Inter Integrated Circuits) or an I3C (Improved Inter Integrated Circuits),
The arbitration control information is 1 bit.
3. The bus arbitration system according to claim 1.
シリアルバスを介して接続された複数のデバイスの個々に関する通信優先度を取得し、
前記デバイスの個々に対して前記通信優先度に応じたアドレスを設定し、
前記デバイスの個々に関する、前記アドレスと、前記シリアルバスの使用優先度を表す調停制御情報とによって示される優先順位が最も高い前記デバイスに、前記シリアルバスのバス使用権を付与し、
バス使用権を付与された実績がある前記デバイスよりも、バス使用権を付与された実績がない前記デバイスの方が、前記使用優先度が高くなるように、前記調停制御情報を更新する、
バス使用権調停方法。 By the information processing device,
Obtaining communication priority for each of a plurality of devices connected via a serial bus;
Setting an address for each of the devices according to the communication priority level;
granting a bus right to use the serial bus to the device having the highest priority indicated by the address and arbitration control information indicating a priority of use of the serial bus for each of the devices;
updating the arbitration control information so that the use priority of the device that has not been granted the bus use right in the past is set to be higher than that of the device that has been granted the bus use right in the past;
A method for arbitrating bus rights.
前記デバイスの個々に対して前記通信優先度に応じたアドレスを設定する設定処理と、
前記デバイスの個々に関する、前記アドレスと、前記シリアルバスの使用優先度を表す調停制御情報とによって示される優先順位が最も高い前記デバイスに、前記シリアルバスのバス使用権を付与する付与処理と、
バス使用権を付与された実績がある前記デバイスよりも、バス使用権を付与された実績がない前記デバイスの方が、前記使用優先度が高くなるように、前記調停制御情報を更新する更新処理と、
をコンピュータに実行させるためのバス使用権調停プログラム。 An acquisition process for acquiring communication priority for each of a plurality of devices connected via a serial bus;
a setting process for setting an address corresponding to the communication priority for each of the devices;
a granting process for granting the right to use the serial bus to the device having the highest priority indicated by the address and arbitration control information indicating a priority of use of the serial bus for each of the devices;
an updating process for updating the arbitration control information so that the device that has not been granted the bus use right has a higher usage priority than the device that has been granted the bus use right;
A bus arbitration program for causing a computer to execute the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023111999A JP7518249B1 (en) | 2023-07-07 | 2023-07-07 | BUS USE RIGHTS ARBITRATION SYSTEM, BUS USE RIGHTS ARBITRATION METHOD, AND BUS USE RIGHTS ARBITRATION PROGRAM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023111999A JP7518249B1 (en) | 2023-07-07 | 2023-07-07 | BUS USE RIGHTS ARBITRATION SYSTEM, BUS USE RIGHTS ARBITRATION METHOD, AND BUS USE RIGHTS ARBITRATION PROGRAM |
Publications (1)
Publication Number | Publication Date |
---|---|
JP7518249B1 true JP7518249B1 (en) | 2024-07-17 |
Family
ID=91895941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023111999A Active JP7518249B1 (en) | 2023-07-07 | 2023-07-07 | BUS USE RIGHTS ARBITRATION SYSTEM, BUS USE RIGHTS ARBITRATION METHOD, AND BUS USE RIGHTS ARBITRATION PROGRAM |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7518249B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005056034A (en) | 2003-08-01 | 2005-03-03 | Nec Engineering Ltd | Exclusive right arbiter |
JP2006221611A (en) | 2005-01-12 | 2006-08-24 | Matsushita Electric Ind Co Ltd | Resource management device |
WO2017056917A1 (en) | 2015-10-01 | 2017-04-06 | ソニー株式会社 | Communication system, device, master device, slave device, method for controlling communication system, and program |
US20200089632A1 (en) | 2018-09-18 | 2020-03-19 | Qualcomm Incorporated | Urgent in-band interrupts on an i3c bus |
JP2021105753A (en) | 2019-12-26 | 2021-07-26 | Necプラットフォームズ株式会社 | I2C bus communication device, I2C bus communication system, I2C bus communication method, and I2C bus communication program |
-
2023
- 2023-07-07 JP JP2023111999A patent/JP7518249B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005056034A (en) | 2003-08-01 | 2005-03-03 | Nec Engineering Ltd | Exclusive right arbiter |
JP2006221611A (en) | 2005-01-12 | 2006-08-24 | Matsushita Electric Ind Co Ltd | Resource management device |
WO2017056917A1 (en) | 2015-10-01 | 2017-04-06 | ソニー株式会社 | Communication system, device, master device, slave device, method for controlling communication system, and program |
US20200089632A1 (en) | 2018-09-18 | 2020-03-19 | Qualcomm Incorporated | Urgent in-band interrupts on an i3c bus |
JP2021105753A (en) | 2019-12-26 | 2021-07-26 | Necプラットフォームズ株式会社 | I2C bus communication device, I2C bus communication system, I2C bus communication method, and I2C bus communication program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100368948B1 (en) | Enhanced bus arbiter utilizing variable priority and fairness | |
US20080126643A1 (en) | Semiconductor circuit | |
CN102339267A (en) | I2C address translation | |
US7856635B2 (en) | Dynamic address windowing on a PCI bus | |
KR100285956B1 (en) | Apparatus and method for controlling synchronous and asynchronous devices connected to high speed serial bus | |
KR102568909B1 (en) | PCIe FUNCTION AND OPERATING METHOD THEREOF | |
EP1389761B1 (en) | Data transfer control system, program and data transfer control method | |
US5859987A (en) | Method and apparatus for providing multiple configuration reset modes for an intelligent bridge | |
US5596749A (en) | Arbitration request sequencer | |
JP7518249B1 (en) | BUS USE RIGHTS ARBITRATION SYSTEM, BUS USE RIGHTS ARBITRATION METHOD, AND BUS USE RIGHTS ARBITRATION PROGRAM | |
JPH03196225A (en) | Programmable interrupt controller | |
JP4193746B2 (en) | Matrix bus connection system | |
JP2006018487A (en) | Memory initialization controller | |
JPH07225735A (en) | Method for assigning plurality of addresses to peripheral device coupled with computer system and peripheral controller | |
US20040230734A1 (en) | Data transfer control system, electronic instrument, and data transfer control method | |
CN103106157B (en) | Storage control element | |
JP4610961B2 (en) | Access control device | |
JP2015184935A (en) | I2c bus arbitration system and arbitration method | |
JP2007219925A (en) | Bus controller, bus control program and recording medium | |
JP4642398B2 (en) | Shared bus arbitration system | |
JP2003281075A (en) | Direct memory access controller, direct memory access device and requesting device | |
US7043590B2 (en) | Interface apparatus using single driver, computer system including interface apparatus using single driver, and related method | |
JP2004220309A (en) | Multiprocessor system | |
KR100225531B1 (en) | Apparatus for interfacing between peripheral processor and device in the switching system | |
JP2012168773A (en) | Bus system and access control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7518249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |