JP7415735B2 - Manufacturing method for semiconductor packages - Google Patents

Manufacturing method for semiconductor packages Download PDF

Info

Publication number
JP7415735B2
JP7415735B2 JP2020058788A JP2020058788A JP7415735B2 JP 7415735 B2 JP7415735 B2 JP 7415735B2 JP 2020058788 A JP2020058788 A JP 2020058788A JP 2020058788 A JP2020058788 A JP 2020058788A JP 7415735 B2 JP7415735 B2 JP 7415735B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
semiconductor packages
semiconductor package
stretchable film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020058788A
Other languages
Japanese (ja)
Other versions
JP2021158279A (en
Inventor
志津 福住
直也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2020058788A priority Critical patent/JP7415735B2/en
Publication of JP2021158279A publication Critical patent/JP2021158279A/en
Application granted granted Critical
Publication of JP7415735B2 publication Critical patent/JP7415735B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

本開示は半導体パッケージの製造方法に関し、より詳しくは、表面の少なくとも一部に機能層（例えば、電磁波シールド層）を有する半導体パッケージの製造方法に関する。 The present disclosure relates to a method for manufacturing a semiconductor package, and more particularly, to a method for manufacturing a semiconductor package having a functional layer (eg, an electromagnetic shielding layer) on at least a portion of the surface.

近年、半導体パッケージの小型化、高機能化、高集積化に伴い、半導体チップの多ピン化、高密度化、配線の狭ピッチ化が進展している。その結果、インピーダンスの増加又は信号ライン間の信号干渉に起因して半導体パッケージの本来の性能が阻害される傾向にある。特許文献１は、接着剤層と、電磁波シールド層とを有する半導体装置用接着フィルムを開示している。この半導体装置用接着フィルムは、接着剤層の表面上に、スパッタ法又は蒸着法によって電磁波シールド層を形成する工程を経て作製される。 In recent years, with the miniaturization, higher functionality, and higher integration of semiconductor packages, the number of pins in semiconductor chips has increased, the density has increased, and the pitch of wiring has become narrower. As a result, the inherent performance of the semiconductor package tends to be impaired due to increased impedance or signal interference between signal lines. Patent Document 1 discloses an adhesive film for semiconductor devices that includes an adhesive layer and an electromagnetic shielding layer. This adhesive film for semiconductor devices is produced through a step of forming an electromagnetic shielding layer on the surface of an adhesive layer by sputtering or vapor deposition.

特開２０１２－１２４４６６号公報Japanese Patent Application Publication No. 2012-124466

本発明者らは、半導体パッケージの表面に電磁波シールド層のような機能層を直接的に形成することによって、かかる機能を半導体パッケージに付与することを検討した。本開示は、表面の少なくとも一部が機能層で覆われている半導体パッケージを効率的に製造する方法を提供する。 The present inventors have considered providing such a function to a semiconductor package by directly forming a functional layer such as an electromagnetic shielding layer on the surface of the semiconductor package. The present disclosure provides a method for efficiently manufacturing a semiconductor package in which at least a portion of the surface is covered with a functional layer.

本開示に係る半導体パッケージの製造方法は以下の工程を含む。
（Ａ）延伸性フィルムと、延伸性フィルムの表面上に互いに離間した状態で配置された複数の半導体パッケージとを備える被処理体を準備する工程。
（Ｂ）延伸性フィルムに張力を付与することにより、隣接する二つの半導体パッケージの間隔を拡大する工程。
（Ｃ）延伸性フィルムに張力を付与した状態で、複数の半導体パッケージの回路面を覆うように仮固定フィルムを貼る工程。
（Ｄ）複数の半導体パッケージから延伸性フィルムを剥離する工程。
（Ｅ）延伸性フィルムの剥離によって露出した、複数の半導体パッケージの表面上に機能層を形成する工程。 A method for manufacturing a semiconductor package according to the present disclosure includes the following steps.
(A) A step of preparing a processing object including a stretchable film and a plurality of semiconductor packages arranged on the surface of the stretchable film so as to be spaced apart from each other.
(B) A step of increasing the distance between two adjacent semiconductor packages by applying tension to the stretchable film.
(C) A step of applying a temporary fixing film to cover the circuit surfaces of a plurality of semiconductor packages while applying tension to the stretchable film.
(D) A step of peeling the stretchable film from the plurality of semiconductor packages.
(E) A step of forming a functional layer on the surfaces of the plurality of semiconductor packages exposed by peeling off the stretchable film.

上記製造方法によれば、（Ｃ）工程において、隣接する二つの半導体パッケージの間隔が拡大された状態で複数の半導体パッケージが仮固定フィルムに貼り付けられるため、（Ｅ）工程において、例えば、スパッタリング又は蒸着によって、半導体パッケージの側面にも所望の厚さの機能層を形成することができる。これに加え、（Ｅ）工程において、回路面が仮固定フィルムで覆われている半導体パッケージに対して機能層が形成されるため、機能層を構成する材料が半導体パッケージの回路面に回り込むことを抑制できる。機能層は、例えば、電磁波シールド層（金属層）である。 According to the above manufacturing method, in the step (C), a plurality of semiconductor packages are attached to the temporary fixing film with the gap between two adjacent semiconductor packages expanded, so in the step (E), for example, sputtering Alternatively, a functional layer with a desired thickness can be formed on the side surface of the semiconductor package by vapor deposition. In addition, in step (E), the functional layer is formed on the semiconductor package whose circuit surface is covered with a temporary fixing film, so the material constituting the functional layer is prevented from getting around to the circuit surface of the semiconductor package. It can be suppressed. The functional layer is, for example, an electromagnetic shielding layer (metal layer).

（Ａ）工程は、（ａ１）複数の半導体チップと、複数の半導体チップを封止している封止材とを備えるパネル部材の第一の表面に対して延伸性フィルムを貼ることと、（ａ２）延伸性フィルム上のパネル部材を複数の半導体パッケージに個片化することとを含んでもよい。ここでいうパネル部材は、複数の半導体パッケージが一体化された状態の部材である。（ａ２）工程においてパネル部材が個片化されることで、例えば、ウエハレベルパッケージ又はパネルレベルパッケージが得られる。被処理体は、例えば、延伸性フィルムの表面上においてパネル部材をダイシングすることによって得ることができる。 (A) Step (a1) attaching a stretchable film to the first surface of a panel member including a plurality of semiconductor chips and a sealing material sealing the plurality of semiconductor chips; a2) It may include singulating the panel member on the stretchable film into a plurality of semiconductor packages. The panel member here is a member in which a plurality of semiconductor packages are integrated. In step (a2), the panel member is separated into pieces, thereby obtaining, for example, a wafer level package or a panel level package. The object to be processed can be obtained, for example, by dicing a panel member on the surface of a stretchable film.

（Ｅ）工程後、半導体パッケージを効率的にピックアップできるように、以下の工程を適宜実施してもよい。
（Ｆ）複数の半導体パッケージの表面に形成された機能層を覆うように粘着フィルムを貼る工程。
（Ｇ）粘着フィルム上の複数の半導体パッケージから仮固定フィルムを剥離する工程。 (E) After the step, the following steps may be carried out as appropriate so that the semiconductor package can be picked up efficiently.
(F) A step of applying an adhesive film to cover the functional layers formed on the surfaces of the plurality of semiconductor packages.
(G) Step of peeling off the temporary fixing film from the plurality of semiconductor packages on the adhesive film.

例えば、上記粘着フィルムの粘着力が紫外線照射又は加熱によって低下するものである場合、（Ｇ）工程後に以下の工程を適宜実施してもよい。
（Ｈ）粘着フィルムの半導体パッケージに対する粘着力を低下させる工程。
（Ｉ）粘着フィルムから半導体パッケージをピックアップする工程。 For example, if the adhesive strength of the adhesive film is reduced by ultraviolet irradiation or heating, the following steps may be carried out as appropriate after step (G).
(H) A step of reducing the adhesive strength of the adhesive film to the semiconductor package.
(I) Step of picking up the semiconductor package from the adhesive film.

本開示によれば、表面の少なくとも一部が機能層で覆われている半導体パッケージを効率的に製造する方法が提供される。 According to the present disclosure, a method for efficiently manufacturing a semiconductor package in which at least a portion of the surface is covered with a functional layer is provided.

図１は本開示の製造方法によって製造される半導体パッケージの一例（ファンアウト・ウエハレベルパッケージ）を模式的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing an example of a semiconductor package (fan-out wafer level package) manufactured by the manufacturing method of the present disclosure. 図２はファンアウト・ウエハレベルパッケージ用パネル部材の一例を模式的に示す平面図である。FIG. 2 is a plan view schematically showing an example of a panel member for a fan-out wafer level package. 図３（ａ）及び図３（ｂ）は図２に示すパネル部材を複数の半導体パッケージに個片化する過程を模式的に示す断面図である。3(a) and 3(b) are cross-sectional views schematically showing the process of singulating the panel member shown in FIG. 2 into a plurality of semiconductor packages. 図４は延伸性フィルムに張力を付与することによって隣接する二つの半導体パッケージの間隔を拡大した状態を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing a state in which the distance between two adjacent semiconductor packages is expanded by applying tension to the stretchable film. 図５は図４に示す状態の複数の半導体パッケージの回路面を覆うように仮固定フィルムを貼り付けた状態を模式的に示す断面図である。FIG. 5 is a cross-sectional view schematically showing a state in which a temporary fixing film is attached to cover the circuit surfaces of a plurality of semiconductor packages in the state shown in FIG. 4. 図６は図５に示す状態から延伸性フィルムを剥離した状態を模式的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing a state in which the stretchable film is peeled off from the state shown in FIG. 図７は半導体パッケージの表面に電磁波シールド層（機能層）が形成された状態を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing a state in which an electromagnetic shielding layer (functional layer) is formed on the surface of a semiconductor package. 図８（ａ）～図８（ｃ）は半導体パッケージをピックアップするまでの過程を模式的に示す断面図である。FIGS. 8(a) to 8(c) are cross-sectional views schematically showing the process up to picking up a semiconductor package.

以下、図面を参照しながら本開示の実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。 Embodiments of the present disclosure will be described in detail below with reference to the drawings. In the following description, the same or corresponding parts are given the same reference numerals, and overlapping description will be omitted. In addition, the positional relationships such as top, bottom, left, and right are based on the positional relationships shown in the drawings unless otherwise specified. Furthermore, the dimensional ratios in the drawings are not limited to the illustrated ratios.

本明細書の記載及び請求項において「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。 When terms such as "left", "right", "front", "back", "upper", "lower", "upper", "lower", etc. are used in the description and claims of this specification, These are intended to be illustrative and are not necessarily meant to be in permanent relative positions. Further, the term "layer" includes not only a structure formed on the entire surface but also a structure formed on a part of the layer when observed in a plan view.

（半導体パッケージ）
図１は本実施形態に係る製造方法によって製造される半導体パッケージを模式的に示す断面図である。この図に示す半導体パッケージ１０は、ファンアウト・ウエハレベルパッケージ（Ｆａｎ－ｏｕｔ ＷＬＰ、ＦＯ－ＷＬＰ）と称されるものである。半導体パッケージ１０は、半導体チップ１と、封止層３と、再配線層４と、電磁波シールド層５（機能層）とを備える。なお、パッケージ形態は、ＦＯ－ＷＬＰに限られるものではなく、ウェハレベルパッケージ（ＷＬＰ）、フリップチップ・チップスケールパッケージ（ＦＣ－ＣＳＰ）、フリップチップ・ボールグリッドアレイ（ＦＣ－ＢＧＡ）、メモリーパッケージ等でもよい。 (semiconductor package)
FIG. 1 is a cross-sectional view schematically showing a semiconductor package manufactured by the manufacturing method according to the present embodiment. The semiconductor package 10 shown in this figure is called a fan-out wafer level package (Fan-out WLP, FO-WLP). The semiconductor package 10 includes a semiconductor chip 1, a sealing layer 3, a rewiring layer 4, and an electromagnetic shielding layer 5 (functional layer). Note that the package form is not limited to FO-WLP, but also includes wafer level package (WLP), flip chip chip scale package (FC-CSP), flip chip ball grid array (FC-BGA), memory package, etc. But that's fine.

平面視における半導体パッケージ１０の形状は、例えば正方形又は長方形である。平面視における半導体パッケージ１０の面積は、例えば、１～９００ｍｍ２であり、９～６２５ｍｍ２又は２５～４００ｍｍ２であってもよい。平面視における半導体パッケージ１０の一辺の長さは、例えば、１～３０ｍｍであり、３～２５ｍｍ又５～２０ｍｍであってもよい。半導体パッケージ１０の厚さ（バンプ４ｃの高さを除く。）は、例えば、１００～１５００μｍであり、２００～１０００μｍであってもよい。 The shape of the semiconductor package 10 in plan view is, for example, square or rectangular. The area of the semiconductor package 10 in plan view is, for example, 1 to 900 mm 2 , and may be 9 to 625 mm 2 or 25 to 400 mm 2 . The length of one side of the semiconductor package 10 in plan view is, for example, 1 to 30 mm, and may be 3 to 25 mm or 5 to 20 mm. The thickness of the semiconductor package 10 (excluding the height of the bumps 4c) is, for example, 100 to 1500 μm, and may be 200 to 1000 μm.

半導体チップ１は、回路面１ａと、回路面１ａに形成された複数のバンプ１ｂ（突起電極）とを有する。回路面１ａは、Ｎｉ／Ａｕめっきパッド等の比較的平坦な金属パッドを有するものであってもよい。バンプ１ｂは、例えば、銅バンプ及びはんだバンプである。平面視における半導体チップ１の形状は、例えば正方形又は長方形である。平面視における半導体チップ１の面積は、例えば、１～４００ｍｍ２であり、９～２２５ｍｍ２又は２５～１００ｍｍ２であってもよい。平面視における半導体チップ１の一辺の長さは、例えば、１～２０ｍｍであり、３～１５ｍｍ又５～１０ｍｍであってもよい。半導体チップ１の厚さ（バンプ１ｂの高さを除く。）は、例えば、５０～７７５μｍであり、１００～５００μｍであってもよい。 The semiconductor chip 1 has a circuit surface 1a and a plurality of bumps 1b (protruding electrodes) formed on the circuit surface 1a. The circuit surface 1a may have relatively flat metal pads such as Ni/Au plated pads. The bumps 1b are, for example, copper bumps and solder bumps. The shape of the semiconductor chip 1 in plan view is, for example, a square or a rectangle. The area of the semiconductor chip 1 in plan view is, for example, 1 to 400 mm 2 , and may be 9 to 225 mm 2 or 25 to 100 mm 2 . The length of one side of the semiconductor chip 1 in plan view is, for example, 1 to 20 mm, and may be 3 to 15 mm or 5 to 10 mm. The thickness of the semiconductor chip 1 (excluding the height of the bumps 1b) is, for example, 50 to 775 μm, and may be 100 to 500 μm.

封止層３は、熱硬化性樹脂組成物によって構成されている。封止層３は、光、熱、湿気、ほこり及び物理的衝撃等から半導体チップ１を保護している。封止層３は、例えば、コンプレッションモールド、トランスファーモールド、フィルム状の封止材のラミネートによって形成される。封止層３の厚さは、例えば、５０μｍ以上であり、１００μｍ以上であってもよい。 The sealing layer 3 is made of a thermosetting resin composition. The sealing layer 3 protects the semiconductor chip 1 from light, heat, moisture, dust, physical impact, and the like. The sealing layer 3 is formed, for example, by compression molding, transfer molding, or laminating a film-shaped sealing material. The thickness of the sealing layer 3 is, for example, 50 μm or more, and may be 100 μm or more.

再配線層４は半導体チップ１のバンプ１ｂと電気的に接続されている。再配線層４は、導体部４ａと、絶縁部４ｂと、バンプ４ｃ，４ｄとによって構成されている。導体部４ａは半導体チップ１のバンプ１ｂとバンプ４ｃとを電気的に接続している。図１の左端に示すバンプ４ｄは電磁波シールド層５と電気的に接続されている。再配線層４の側面４ｆはグランド接触点４ｇを有する。グランド接触点４ｇは電磁波シールド層５と接している。これにより、電磁波シールド層５はグランド接続を取ることができる。なお、図１には一点のグランド接触点４ｇを図示したが、半導体パッケージ１０は再配線層４の側面４ｆに複数のグランド接触点を有してもよい。 The rewiring layer 4 is electrically connected to the bumps 1b of the semiconductor chip 1. The rewiring layer 4 includes a conductor portion 4a, an insulating portion 4b, and bumps 4c and 4d. The conductor portion 4a electrically connects the bumps 1b and 4c of the semiconductor chip 1. A bump 4d shown at the left end in FIG. 1 is electrically connected to the electromagnetic shielding layer 5. The side surface 4f of the redistribution layer 4 has a ground contact point 4g. The ground contact point 4g is in contact with the electromagnetic shield layer 5. Thereby, the electromagnetic wave shielding layer 5 can be connected to the ground. Although one ground contact point 4g is shown in FIG. 1, the semiconductor package 10 may have a plurality of ground contact points on the side surface 4f of the redistribution layer 4.

電磁波シールド層５は、封止層３の面３ａ及び側面３ｂを覆うとともに、再配線層４の側面４ｆの少なくも一部を覆っている。電磁波シールド層５は、例えば、スパッタリング又は蒸着によって形成される金属層である。電磁波シールド層５は、例えば、銅、クロム及びニッケル等の金属元素を含む。電磁波シールド層５を構成する金属元素は一種であってもよいし、二種以上であってもよい。電磁波シールド層５の厚さは、例えば、０．０１～１００μｍであり、０．０５～５０μｍであってもよい。なお、電磁波シールド層５の形成方法は、スパッタリング又は蒸着に限定されず、スクリーン印刷法、スプレー印刷法、無電解めっき法又は電解めっき法等でもよい。 The electromagnetic shielding layer 5 covers the surface 3a and the side surface 3b of the sealing layer 3, and also covers at least a part of the side surface 4f of the redistribution layer 4. The electromagnetic shield layer 5 is, for example, a metal layer formed by sputtering or vapor deposition. The electromagnetic shield layer 5 contains metal elements such as copper, chromium, and nickel. The number of metal elements constituting the electromagnetic wave shielding layer 5 may be one type, or two or more types may be used. The thickness of the electromagnetic shielding layer 5 is, for example, 0.01 to 100 μm, and may be 0.05 to 50 μm. Note that the method for forming the electromagnetic shielding layer 5 is not limited to sputtering or vapor deposition, and may be a screen printing method, a spray printing method, an electroless plating method, an electrolytic plating method, or the like.

（半導体パッケージの製造方法）
次に、半導体パッケージ１０の製造方法について説明する。半導体パッケージ１０は、例えば、以下の工程を経て製造することができる。
（Ａ）延伸性フィルム１５と、延伸性フィルム１５の表面上に互いに離間した状態で配置された複数の半導体パッケージ１０Ｐとを備える被処理体２０を準備する工程（図３（ｂ）参照）。
（Ｂ）延伸性フィルム１５に張力を付与することにより、隣接する二つの半導体パッケージ１０Ｐの間隔を拡大する工程（図４参照）。
（Ｃ）延伸性フィルム１５に張力を付与した状態で、複数の半導体パッケージ１０Ｐの回路面１ａを覆うように仮固定フィルム２５を貼る工程（図４参照）。
（Ｄ）複数の半導体パッケージ１０Ｐから延伸性フィルム１５を剥離する工程（図６参照）。
（Ｅ）延伸性フィルム１５の剥離によって露出した、複数の半導体パッケージ１０Ｐの表面上にスパッタリング又は蒸着によって電磁波シールド層５を形成する工程（図７参照）。 (Method for manufacturing semiconductor packages)
Next, a method for manufacturing the semiconductor package 10 will be described. The semiconductor package 10 can be manufactured, for example, through the following steps.
(A) A step of preparing a processing object 20 including a stretchable film 15 and a plurality of semiconductor packages 10P arranged on the surface of the stretchable film 15 in a spaced-apart manner (see FIG. 3(b)).
(B) A step of increasing the distance between two adjacent semiconductor packages 10P by applying tension to the stretchable film 15 (see FIG. 4).
(C) A step of attaching the temporary fixing film 25 so as to cover the circuit surfaces 1a of the plurality of semiconductor packages 10P while applying tension to the stretchable film 15 (see FIG. 4).
(D) Step of peeling the stretchable film 15 from the plurality of semiconductor packages 10P (see FIG. 6).
(E) A step of forming the electromagnetic shielding layer 5 by sputtering or vapor deposition on the surfaces of the plurality of semiconductor packages 10P exposed by peeling off the stretchable film 15 (see FIG. 7).

上記製造方法によれば、以下の効果が奏される。
・（Ｃ）工程において、隣接する二つの半導体パッケージ１０Ｐの間隔が拡大された状態で複数の半導体パッケージ１０Ｐが仮固定フィルム２５に貼り付けられるため、（Ｅ）工程において、スパッタリング又は蒸着によって半導体パッケージ１０Ｐの側面にも所望の厚さの電磁波シールド層５を形成することができる。
・（Ｅ）工程において、回路面１ａが仮固定フィルム２５で覆われている半導体パッケージ１０Ｐに対して電磁波シールド層５が形成されるため、電磁波シールド層５を構成する材料が回路面１ａに回り込むことを抑制できる。 According to the above manufacturing method, the following effects are achieved.
- In the step (C), a plurality of semiconductor packages 10P are attached to the temporary fixing film 25 with the interval between two adjacent semiconductor packages 10P expanded, so in the step (E), the semiconductor packages are attached by sputtering or vapor deposition. The electromagnetic shielding layer 5 having a desired thickness can also be formed on the side surface of 10P.
- In step (E), the electromagnetic shielding layer 5 is formed on the semiconductor package 10P whose circuit surface 1a is covered with the temporary fixing film 25, so the material constituting the electromagnetic shielding layer 5 wraps around the circuit surface 1a. can be suppressed.

［（Ａ）工程］
（Ａ）工程は被処理体２０を準備する工程である。（Ａ）工程において、例えば、以下のステップを経て被処理体２０を作製することができる。
（ａ１）複数の半導体チップ１と、複数の半導体チップ１を封止している封止材１３とを備えるパネル部材３０の第一の表面３０ａに対して延伸性フィルム１５を貼るステップ（図３（ａ）参照）。
（ａ２）延伸性フィルム１５上のパネル部材３０を複数の半導体パッケージ１０Ｐに個片化するステップ（図３（ｂ）参照）。 [(A) Process]
Step (A) is a step of preparing the object 20 to be processed. In the step (A), for example, the object to be processed 20 can be manufactured through the following steps.
(a1) A step of attaching the stretchable film 15 to the first surface 30a of the panel member 30 including the plurality of semiconductor chips 1 and the sealing material 13 sealing the plurality of semiconductor chips 1 (FIG. (see (a)).
(a2) A step of singulating the panel member 30 on the stretchable film 15 into a plurality of semiconductor packages 10P (see FIG. 3(b)).

本実施形態においては、パネル部材３０として、ＦＯ－ＷＬＰを製造するためのパネルを使用する場合を例に挙げる。なお、上述のとおり、パッケージ形態はＦＯ－ＷＬＰに限られるものではない。図２は、ＦＯ－ＷＬＰ用パネル部材の一例を模式的に示す平面図である。この図に示すパネル部材３０は平面視で略円形であり、その直径は、例えば、１００～３００ｍｍである。パネル部材３０は、複数の半導体チップ１と、これらの半導体チップ１を封止する封止材１３とによって構成されている。なお、図２には、便宜上、２１個の半導体パッケージ１０Ａ（個片化前）が一体化されたものを図示したが、ＦＯ－ＷＬＰ用パネル部材が備える半導体パッケージ１０Ａの数は、例えば、１００個以上であり、１００～６０００個又は１６００～２４０００個であってもよい。 In this embodiment, a case will be exemplified in which a panel for manufacturing FO-WLP is used as the panel member 30. Note that, as described above, the package form is not limited to FO-WLP. FIG. 2 is a plan view schematically showing an example of a panel member for FO-WLP. The panel member 30 shown in this figure is approximately circular in plan view, and has a diameter of, for example, 100 to 300 mm. The panel member 30 is made up of a plurality of semiconductor chips 1 and a sealing material 13 that seals these semiconductor chips 1. Note that, for convenience, FIG. 2 shows an integrated version of 21 semiconductor packages 10A (before singulation), but the number of semiconductor packages 10A included in the FO-WLP panel member is, for example, 100. or more, and may be 100 to 6,000 or 1,600 to 24,000.

図３（ａ）は、パネル部材３０に延伸性フィルム１５を貼り付けた状態を模式的に示す断面図である。延伸性フィルム１５は、延伸性を有する基材フィルム１５ａと、粘着層１５ｂとを備える。延伸性フィルム１５として、例えば、ステルスダイシング等に使用されるエキスパンドフィルムを使用することができる。延伸性フィルム１５は（Ｂ）工程において隣接する二つの半導体パッケージ１０Ｐの間隔を拡大するために使用される。拡大後の間隔は（Ｅ）工程において半導体パッケージ１０Ｐの側面に電磁波シールド層５が適切に形成できればよく、間隔が全体にわたって必ずしも均一でなくてもよい。したがって、延伸性フィルム１５として、エキスパンドフィルムの代わりに、ある程度の延伸性を有する粘着フィルム（例えば、ダイシングフィルム）を使用してもよい。 FIG. 3A is a cross-sectional view schematically showing a state in which the stretchable film 15 is attached to the panel member 30. The stretchable film 15 includes a base film 15a having stretchability and an adhesive layer 15b. As the stretchable film 15, for example, an expanded film used for stealth dicing or the like can be used. The stretchable film 15 is used in step (B) to widen the distance between two adjacent semiconductor packages 10P. The spacing after expansion is sufficient as long as the electromagnetic shielding layer 5 can be appropriately formed on the side surface of the semiconductor package 10P in the step (E), and the spacing does not necessarily have to be uniform throughout. Therefore, as the stretchable film 15, an adhesive film (for example, a dicing film) having a certain degree of stretchability may be used instead of an expanded film.

図３（ｂ）は、ブレードによってパネル部材３０を複数の半導体パッケージ１０Ｐに個片化した状態を示す断面図である。隣接する二つの半導体パッケージ１０Ｐの離間距離は、切断に使用したブレード幅とほぼ同じであり、例えば、５０μｍ程度である。これらのステップを経て被処理体２０が得られる。 FIG. 3(b) is a cross-sectional view showing a state in which the panel member 30 is separated into a plurality of semiconductor packages 10P using a blade. The distance between two adjacent semiconductor packages 10P is approximately the same as the width of the blade used for cutting, and is, for example, about 50 μm. The object to be processed 20 is obtained through these steps.

［（Ｂ）工程］
（Ｂ）工程は、延伸性フィルム１５に張力を付与することにより、隣接する二つの半導体パッケージ１０Ｐの間隔を拡大する工程である（図４参照）。延伸性フィルム１５に対し、パネル部材３０よりも直径が小さいリング状の部材（不図示）を押し当てることによって延伸性フィルム１５に径方向の張力を付与することができる。隣接する二つの半導体パッケージ１０Ｐの拡大後の離間距離は、好ましくは１００～２０００μｍであり、より好ましくは２００～８００μｍである。この距離が２０００μｍ以下であることで、延伸性フィルム１５の破断を抑制できる傾向にある。この距離Ｄと半導体パッケージの厚さＴの比（Ｄ／Ｔ）は１以上であることが好ましい。比Ｄ／Ｔが１以上であることで、（Ｅ）工程におけるスパッタリング又は蒸着によって半導体パッケージ１０Ｐの側面に、所望の厚さの電磁波シールド層５を安定的に形成することができる。 [(B) Process]
Step (B) is a step of increasing the distance between two adjacent semiconductor packages 10P by applying tension to the stretchable film 15 (see FIG. 4). By pressing a ring-shaped member (not shown) having a smaller diameter than the panel member 30 against the stretchable film 15, tension in the radial direction can be applied to the stretchable film 15. The distance between two adjacent semiconductor packages 10P after expansion is preferably 100 to 2000 μm, more preferably 200 to 800 μm. When this distance is 2000 μm or less, breakage of the stretchable film 15 tends to be suppressed. The ratio (D/T) between this distance D and the thickness T of the semiconductor package is preferably 1 or more. When the ratio D/T is 1 or more, the electromagnetic shielding layer 5 having a desired thickness can be stably formed on the side surface of the semiconductor package 10P by sputtering or vapor deposition in the step (E).

［（Ｃ）工程］
（Ｃ）工程は、延伸性フィルム１５に張力を付与した状態で、複数の半導体パッケージ１０Ｐの回路面１ａを覆うように仮固定フィルム２５を貼る工程である（図５参照）。仮固定フィルム２５は、（Ｅ）工程におけるスパッタリング又は蒸着に曝されるため、十分な耐熱性を有する材質からなる。仮固定フィルム２５は、例えば、耐熱性を有する基材フィルム２５ａと、半導体パッケージ１０Ｐに対する高い粘着性を有する粘着層２５ｂとを含む積層構造を有する。図５に示されたように、複数の半導体パッケージ１０Ｐの回路面１ａに粘着層２５ｂが接し且つバンプ１ｂが粘着層２５ｂに埋め込まれた状態とすることが好ましい。粘着層２５ｂが回路面１ａに密着していることで、（Ｅ）工程の電磁波シールド層５の形成を経ても電磁波シールド層５を構成する材料が回路面１ａに回り込むことを高度に抑制できる。 [(C) Process]
Step (C) is a step of attaching the temporary fixing film 25 so as to cover the circuit surfaces 1a of the plurality of semiconductor packages 10P while applying tension to the stretchable film 15 (see FIG. 5). The temporary fixing film 25 is made of a material with sufficient heat resistance since it is exposed to sputtering or vapor deposition in the step (E). The temporary fixing film 25 has, for example, a laminated structure including a base film 25a having heat resistance and an adhesive layer 25b having high adhesiveness to the semiconductor package 10P. As shown in FIG. 5, it is preferable that the adhesive layer 25b is in contact with the circuit surface 1a of the plurality of semiconductor packages 10P and the bumps 1b are embedded in the adhesive layer 25b. Since the adhesive layer 25b is in close contact with the circuit surface 1a, it is possible to highly suppress the material constituting the electromagnetic shield layer 5 from going around to the circuit surface 1a even after the formation of the electromagnetic shield layer 5 in step (E).

基材フィルム２５ａは、上述のとおり、耐熱性を有するものであればよく、例えば、ポリイミドフィルム、ＰＥＴフィルム（延伸）、ポリ塩化ビニリデン等が挙げられる。基材フィルム２５ａは、単層のフィルムであってもよいし、上記プラスチックフィルムを二種以上又は同種のプラスチックフィルムを二つ以上組み合わせて得られる多層のフィルムであってもよい。粘着層２５ｂは、例えば、粘着性組成物からなり、加熱されることによって半導体パッケージ１０Ｐに対して強い密着性が発現するものであってもよい。 As described above, the base film 25a may be anything that has heat resistance, and examples thereof include polyimide film, PET film (stretched), polyvinylidene chloride, and the like. The base film 25a may be a single layer film, or a multilayer film obtained by combining two or more of the above plastic films or two or more of the same type of plastic films. The adhesive layer 25b may be made of, for example, an adhesive composition, and exhibit strong adhesion to the semiconductor package 10P when heated.

［（Ｄ）工程］
（Ｄ）工程は、複数の半導体パッケージ１０Ｐ及び仮固定フィルム２５から、延伸性フィルム１５を剥離する工程である。図６は、図５に示す状態から延伸性フィルム１５を剥離した状態を模式的に示す断面図である。なお、図６は図５の状態から上下を反転させた状態を示している。（Ｄ）工程を実施するに先立ち、例えば、延伸性フィルム１５に紫外線を照射することによって、延伸性フィルム１５の粘着力を低下させてもよい。 [(D) Process]
Step (D) is a step of peeling the stretchable film 15 from the plurality of semiconductor packages 10P and the temporary fixing film 25. FIG. 6 is a cross-sectional view schematically showing a state in which the stretchable film 15 is peeled off from the state shown in FIG. Note that FIG. 6 shows a state in which the state shown in FIG. 5 is turned upside down. Prior to performing step (D), the adhesive strength of the stretchable film 15 may be reduced by, for example, irradiating the stretchable film 15 with ultraviolet rays.

［（Ｅ）工程］
（Ｅ）工程は、延伸性フィルム１５の剥離によって露出した封止層の面３ａと、側面３ｂに、スパッタリング又は蒸着によって電磁波シールド層５を形成する工程である。スパッタリングは、例えば、芝浦メカトロニクス株式会社製のＣＣＳ－２１１０（商品名）を使用して実施できる。蒸着は、例えば、株式会社神戸製鋼所（ＫＯＢＥＬＣＯ）製のＡＩＰ－Ｇシリーズ（商品名、「ＡＩＰ」は登録商標）を使用して実施できる。図７は、仮固定フィルム２５の表面上に複数の半導体パッケージ１０が形成された状態を模式的に示す断面図である。 [(E) Process]
Step (E) is a step of forming the electromagnetic shielding layer 5 by sputtering or vapor deposition on the surface 3a and side surface 3b of the sealing layer exposed by peeling off the stretchable film 15. Sputtering can be performed using, for example, CCS-2110 (trade name) manufactured by Shibaura Mechatronics Co., Ltd. Vapor deposition can be performed using, for example, the AIP-G series (trade name, "AIP" is a registered trademark) manufactured by Kobe Steel, Ltd. (KOBELCO). FIG. 7 is a cross-sectional view schematically showing a state in which a plurality of semiconductor packages 10 are formed on the surface of the temporary fixing film 25.

（Ｅ）工程後、半導体パッケージ１０を効率的にピックアップできるように、複数の半導体パッケージ１０を仮固定フィルム２５から粘着フィルム３５に転写し、粘着フィルム３５から半導体パッケージ１０をピックアップしてもよい。すなわち、（Ｅ）工程後、以下の工程を適宜実施してもよい。なお、粘着フィルム３５として、例えば、紫外線照射又は加熱によって粘着力が低下するものを使用すればよい。
（Ｆ）複数の半導体パッケージ１０の表面に形成された電磁波シールド層５を覆うように粘着フィルム３５を貼る工程（図８（ａ）参照）。
（Ｇ）粘着フィルム３５上の複数の半導体パッケージから仮固定フィルムを剥離する工程（図８（ｂ）参照）。
（Ｈ）粘着フィルム３５の半導体パッケージ１０に対する粘着力を低下させる工程。（Ｉ）粘着フィルム３５から半導体パッケージ１０をピックアップする工程。 (E) After the step, a plurality of semiconductor packages 10 may be transferred from the temporary fixing film 25 to the adhesive film 35 and the semiconductor packages 10 may be picked up from the adhesive film 35 so that the semiconductor packages 10 can be picked up efficiently. That is, after the step (E), the following steps may be carried out as appropriate. Note that as the adhesive film 35, for example, a film whose adhesive strength is reduced by ultraviolet irradiation or heating may be used.
(F) Step of attaching the adhesive film 35 to cover the electromagnetic shielding layer 5 formed on the surfaces of the plurality of semiconductor packages 10 (see FIG. 8(a)).
(G) Step of peeling off the temporary fixing film from the plurality of semiconductor packages on the adhesive film 35 (see FIG. 8(b)).
(H) A step of reducing the adhesive force of the adhesive film 35 to the semiconductor package 10. (I) A step of picking up the semiconductor package 10 from the adhesive film 35.

図８（ｃ）は、粘着フィルム３５から半導体パッケージ１０をピックアップしている様子を模式的に示す断面図である。図８（ｃ）に示されたように、突き上げ冶具５１で半導体パッケージ１０を粘着フィルム３５の下面側から突き上げるとともに、半導体パッケージ１０をコレット５２で吸引してピックアップする。 FIG. 8C is a cross-sectional view schematically showing how the semiconductor package 10 is being picked up from the adhesive film 35. As shown in FIG. 8C, the semiconductor package 10 is pushed up from the lower surface side of the adhesive film 35 using the push-up jig 51, and the semiconductor package 10 is sucked and picked up by the collet 52.

以上、本開示の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態においては、機能層として電磁波シールド層５を形成する場合を例示したが、電磁波シールド層５の代わりに、放熱層及び／又は保護層を半導体パッケージ１０Ｐの表面に形成してもよい。 Although the embodiments of the present disclosure have been described in detail above, the present invention is not limited to the above embodiments. For example, in the above embodiment, the electromagnetic shielding layer 5 is formed as a functional layer, but instead of the electromagnetic shielding layer 5, a heat dissipation layer and/or a protective layer may be formed on the surface of the semiconductor package 10P. good.

本開示について以下の実施例により更に詳細に説明するが、本発明はこれらの例に限定されるものではない。 The present disclosure will be explained in more detail with reference to the following examples, but the present invention is not limited to these examples.

ＷＬＰ用パネル部材（直径：２４ｍｍ、厚さ：０．３ｍｍ、半導体チップ数：１６個、回路面のバンプ：はんだ）を準備した。ＷＬＰ用パネル部材の一方の面（回路面と反対側の面）に延伸性フィルム（延伸性を有するダイシングフィルム）を貼り付けた。以下の条件でＷＬＰ用パネル部材をブレードダイシングすることにより、延伸性フィルム上に複数の半導体パッケージ（平面視でのサイズ６ｍｍ×６ｍｍ）を形成した（（Ａ）工程）。
・ダイサー：ＤＦＤ３３６１（株式会社ディスコ製）
・ブレード：ＺＨ０５－ＳＤ３０００－Ｎ１－７０（株式会社ディスコ製）
・ブレード幅：２８μｍ
・ブレード回転数：３００００ｒｐｍ
・ダイシング速度：１０ｍｍ／秒 A WLP panel member (diameter: 24 mm, thickness: 0.3 mm, number of semiconductor chips: 16, bumps on circuit surface: solder) was prepared. A stretchable film (a stretchable dicing film) was attached to one surface (the surface opposite to the circuit surface) of the WLP panel member. A plurality of semiconductor packages (size 6 mm x 6 mm in plan view) were formed on the stretchable film by blade dicing the WLP panel member under the following conditions (step (A)).
・Dicer: DFD3361 (manufactured by DISCO Co., Ltd.)
・Blade: ZH05-SD3000-N1-70 (manufactured by DISCO Co., Ltd.)
・Blade width: 28μm
・Blade rotation speed: 30000rpm
・Dicing speed: 10mm/sec

ＷＬＰ用パネル部材の直径よりも大きい内径を有するリングを延伸性フィルムの下方から押し当てることによって、延伸性フィルムに張力を付与した。これにより、隣接する二つの半導体パッケージの間隔を約３２０μｍに拡大させた（（Ｂ）工程）。延伸性フィルムに張力を付与した状態で、複数の半導体パッケージの回路面を覆うように仮固定フィルムを真空ラミネーターで貼り付けた（（Ｃ）工程）。仮固定フィルムとして、紫外線硬化型の粘着層を表面に有するポリイミドフィルムを使用した。その後、複数の半導体パッケージから延伸性フィルムを剥離した（（Ｄ）工程）。 Tension was applied to the stretchable film by pressing a ring having an inner diameter larger than the diameter of the WLP panel member from below the stretchable film. As a result, the distance between two adjacent semiconductor packages was increased to approximately 320 μm (step (B)). With tension applied to the stretchable film, a temporary fixing film was attached using a vacuum laminator so as to cover the circuit surfaces of the plurality of semiconductor packages (step (C)). A polyimide film having an ultraviolet curable adhesive layer on its surface was used as the temporary fixing film. Thereafter, the stretchable film was peeled off from the plurality of semiconductor packages (step (D)).

ポリイミドフィルム上の複数の半導体パッケージの表面にスパッタリングによって電磁波シールド層（厚さ：４３８０ｎｍ）を形成した（（Ｅ）工程）。ターゲットとして、クロム及び銅を使用した。 An electromagnetic shielding layer (thickness: 4380 nm) was formed on the surface of a plurality of semiconductor packages on a polyimide film by sputtering (step (E)). Chromium and copper were used as targets.

半導体パッケージの回路面を拡大して観察したところ、電磁波シールド層を構成する材料の回路面への回り込みは認められなかった。 When the circuit surface of the semiconductor package was observed under magnification, no material constituting the electromagnetic wave shielding layer was found to have wrapped around the circuit surface.

１…半導体チップ、１ａ…回路面、１ｂ…バンプ、３…封止層、３ａ…面、３ｂ…側面、４…再配線層、４ａ…導体部、４ｂ…絶縁部、４ｃ，４ｄ…バンプ、４ｆ…再配線層の側面、４ｇ…グランド接触点、５…電磁波シールド層、１０…半導体パッケージ、１０Ａ…半導体パッケージ（個片化前）、１０Ｐ…半導体パッケージ（電磁波シールド層形成前）、１３…封止材、１５…延伸性フィルム、２０…被処理体、２５…仮固定フィルム、３０…パネル部材、３０ａ…第一の表面、１５ａ…基材フィルム、１５ｂ…粘着層、２５ａ…基材フィルム、２５ｂ…粘着層、３５…粘着フィルム、５１…冶具、５２…コレット DESCRIPTION OF SYMBOLS 1... Semiconductor chip, 1a... Circuit surface, 1b... Bump, 3... Sealing layer, 3a... Surface, 3b... Side surface, 4... Rewiring layer, 4a... Conductor part, 4b... Insulating part, 4c, 4d... Bump, 4f...Side surface of rewiring layer, 4g...Ground contact point, 5...Electromagnetic shielding layer, 10...Semiconductor package, 10A...Semiconductor package (before singulation), 10P...Semiconductor package (before forming electromagnetic shielding layer), 13... Sealing material, 15... Stretchable film, 20... Processing object, 25... Temporary fixing film, 30... Panel member, 30a... First surface, 15a... Base film, 15b... Adhesive layer, 25a... Base film , 25b...Adhesive layer, 35...Adhesive film, 51...Jig, 52...Collet

Claims (6)

（Ａ）延伸性フィルムと、前記延伸性フィルムの表面上に互いに離間した状態で配置された複数の半導体パッケージとを備える被処理体を準備する工程と、
（Ｂ）前記延伸性フィルムに張力を付与することにより、隣接する二つの前記半導体パッケージの間隔を拡大する工程と、
（Ｃ）前記延伸性フィルムに張力を付与した状態で、複数の前記半導体パッケージの回路面を覆うように仮固定フィルムを貼る工程と、
（Ｄ）複数の前記半導体パッケージから前記延伸性フィルムを剥離する工程と、
（Ｅ）前記延伸性フィルムの剥離によって露出した、複数の前記半導体パッケージの表面上に機能層を形成する工程と、
を含む、半導体パッケージの製造方法。 (A) preparing a processed object comprising a stretchable film and a plurality of semiconductor packages arranged spaced apart from each other on the surface of the stretchable film;
(B) expanding the distance between the two adjacent semiconductor packages by applying tension to the stretchable film;
(C) applying a temporary fixing film to cover the circuit surfaces of the plurality of semiconductor packages while applying tension to the stretchable film;
(D) peeling the stretchable film from the plurality of semiconductor packages;
(E) forming a functional layer on the surfaces of the plurality of semiconductor packages exposed by peeling off the stretchable film;
A method of manufacturing a semiconductor package, including: （Ａ）工程が、
（ａ１）複数の半導体チップと、前記複数の半導体チップを封止している封止材とを備えるパネル部材の第一の表面に対して前記延伸性フィルムを貼ることと、
（ａ２）前記延伸性フィルム上の前記パネル部材を複数の前記半導体パッケージに個片化することと、
を含む、請求項１に記載の半導体パッケージの製造方法。 (A) The process is
(a1) pasting the stretchable film on a first surface of a panel member that includes a plurality of semiconductor chips and a sealing material that seals the plurality of semiconductor chips;
(a2) dividing the panel member on the stretchable film into a plurality of the semiconductor packages;
The method for manufacturing a semiconductor package according to claim 1, comprising: 前記機能層がスパッタリング又は蒸着によって形成される金属層である、請求項１又は２に記載の半導体パッケージの製造方法。 3. The method for manufacturing a semiconductor package according to claim 1, wherein the functional layer is a metal layer formed by sputtering or vapor deposition. 前記機能層が電磁波シールド層である、請求項１～３のいずれか一項に記載の半導体パッケージの製造方法。 The method for manufacturing a semiconductor package according to claim 1, wherein the functional layer is an electromagnetic shielding layer. （Ｆ）複数の前記半導体パッケージの表面に形成された前記機能層を覆うように粘着フィルムを貼る工程と、
（Ｇ）前記粘着フィルム上の複数の前記半導体パッケージから前記仮固定フィルムを剥離する工程と、
を更に含む、請求項１～４のいずれか一項に記載の半導体パッケージの製造方法。 (F) applying an adhesive film to cover the functional layer formed on the surface of the plurality of semiconductor packages;
(G) peeling off the temporary fixing film from the plurality of semiconductor packages on the adhesive film;
The method for manufacturing a semiconductor package according to any one of claims 1 to 4, further comprising: （Ｈ）前記粘着フィルムの前記半導体パッケージに対する粘着力を低下させる工程と、
（Ｉ）前記粘着フィルムから前記半導体パッケージをピックアップする工程と、
を更に含む、請求項５に記載の半導体パッケージの製造方法。 (H) reducing the adhesive force of the adhesive film to the semiconductor package;
(I) picking up the semiconductor package from the adhesive film;
The method for manufacturing a semiconductor package according to claim 5, further comprising:
JP2020058788A 2020-03-27 2020-03-27 Manufacturing method for semiconductor packages Active JP7415735B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020058788A JP7415735B2 (en) 2020-03-27 2020-03-27 Manufacturing method for semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020058788A JP7415735B2 (en) 2020-03-27 2020-03-27 Manufacturing method for semiconductor packages

Publications (2)

Publication Number Publication Date
JP2021158279A JP2021158279A (en) 2021-10-07
JP7415735B2 true JP7415735B2 (en) 2024-01-17

Family

ID=77918797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020058788A Active JP7415735B2 (en) 2020-03-27 2020-03-27 Manufacturing method for semiconductor packages

Country Status (1)

Country Link
JP (1) JP7415735B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044123A (en) 2007-07-19 2009-02-26 Citizen Finetech Miyota Co Ltd Manufacturing method of electronic component and electronic component
US20110115060A1 (en) 2009-11-19 2011-05-19 Advanced Semiconductor Engineering, Inc. Wafer-Level Semiconductor Device Packages with Electromagnetic Interference Shielding
US20160035680A1 (en) 2014-08-01 2016-02-04 Cyntec Co., Ltd. Semiconductor package with conformal em shielding structure and manufacturing method of same
US20160268216A1 (en) 2015-03-10 2016-09-15 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same
JP2017076748A (en) 2015-10-16 2017-04-20 リンテック株式会社 Adhesive sheet, and method for manufacturing semiconductor device
JP2017208529A (en) 2016-05-11 2017-11-24 積水化学工業株式会社 Semiconductor package manufacturing method
WO2018216621A1 (en) 2017-05-22 2018-11-29 日立化成株式会社 Semiconductor device manufacturing method and expand tape
WO2020032176A1 (en) 2018-08-08 2020-02-13 リンテック株式会社 Terminal protecting tape and method for manufacturing semiconductor device having electromagnetic-wave blocking film attached thereto

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044123A (en) 2007-07-19 2009-02-26 Citizen Finetech Miyota Co Ltd Manufacturing method of electronic component and electronic component
US20110115060A1 (en) 2009-11-19 2011-05-19 Advanced Semiconductor Engineering, Inc. Wafer-Level Semiconductor Device Packages with Electromagnetic Interference Shielding
US20160035680A1 (en) 2014-08-01 2016-02-04 Cyntec Co., Ltd. Semiconductor package with conformal em shielding structure and manufacturing method of same
US20160268216A1 (en) 2015-03-10 2016-09-15 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same
JP2017076748A (en) 2015-10-16 2017-04-20 リンテック株式会社 Adhesive sheet, and method for manufacturing semiconductor device
JP2017208529A (en) 2016-05-11 2017-11-24 積水化学工業株式会社 Semiconductor package manufacturing method
WO2018216621A1 (en) 2017-05-22 2018-11-29 日立化成株式会社 Semiconductor device manufacturing method and expand tape
WO2020032176A1 (en) 2018-08-08 2020-02-13 リンテック株式会社 Terminal protecting tape and method for manufacturing semiconductor device having electromagnetic-wave blocking film attached thereto

Also Published As

Publication number Publication date
JP2021158279A (en) 2021-10-07

Similar Documents

Publication Publication Date Title
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
TWI772672B (en) Chip packaging method and chip packaging structure
TWI576927B (en) Semiconductor device and manufacturing method thereof
JP4659660B2 (en) Manufacturing method of semiconductor device
JP6527640B2 (en) Carrier ultra thin substrate
KR102673994B1 (en) Semiconductor package and method of manufacturing the same
US20150008566A1 (en) Method and structure of panelized packaging of semiconductor devices
US20170141046A1 (en) Semiconductor device with an electromagnetic interference (emi) shield
TWI733049B (en) Semiconductor package and manufacturing method thereof
JP5942823B2 (en) Electronic component device manufacturing method, electronic component device, and electronic device
TWI721038B (en) Package structures, pop devices and methods of forming the same
US11233028B2 (en) Chip packaging method and chip structure
JP2004193497A (en) Chip-size package and manufacturing method thereof
JP2011061116A (en) Semiconductor device and method of manufacturing the same
US20090124048A1 (en) Semiconductor device and method of manufacturing semiconductor device
US7541217B1 (en) Stacked chip structure and fabrication method thereof
US11398420B2 (en) Semiconductor package having core member and redistribution substrate
US20050258536A1 (en) Chip heat sink device and method
US11923337B2 (en) Carrying substrate, electronic package having the carrying substrate, and methods for manufacturing the same
JP7415735B2 (en) Manufacturing method for semiconductor packages
JP3618330B2 (en) Semiconductor device and manufacturing method thereof
WO2021192341A1 (en) Production method for semiconductor packages
KR101711710B1 (en) Semiconductor package and manufacturing method thereof
JP7487519B2 (en) Semiconductor package manufacturing method
JP2004039667A (en) Method of manufacturing semiconductor device formed with through-hole and method of manufacturing semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230127

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231218

R151 Written notification of patent or utility model registration

Ref document number: 7415735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S801 Written request for registration of abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311801

ABAN Cancellation due to abandonment
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350