JP7410068B2 - 接合体、光導波路基板および光変調器 - Google Patents

接合体、光導波路基板および光変調器 Download PDF

Info

Publication number
JP7410068B2
JP7410068B2 JP2021036209A JP2021036209A JP7410068B2 JP 7410068 B2 JP7410068 B2 JP 7410068B2 JP 2021036209 A JP2021036209 A JP 2021036209A JP 2021036209 A JP2021036209 A JP 2021036209A JP 7410068 B2 JP7410068 B2 JP 7410068B2
Authority
JP
Japan
Prior art keywords
film
substrate
electro
dielectric constant
optic crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021036209A
Other languages
English (en)
Other versions
JP2021149103A (ja
Inventor
岳士 山本
淳二 坂井
圭一郎 浅井
良祐 服部
知義 多井
順悟 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JP2021149103A publication Critical patent/JP2021149103A/ja
Application granted granted Critical
Publication of JP7410068B2 publication Critical patent/JP7410068B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は、接合体、光導波路基板および光変調器に係るものである。
ニオブ酸リチウムからなる光導波路基板を支持基板に対して接合した光変調器が知られている。例えば、特許文献1には、光導波路基板を光走査素子(光スキャナー)として利用する技術が開示されている。光導波路基板と支持基板との間には、金、銀、銅、アルミニウムからなる膜を設けることが記載されている。
また、特許文献2には、支持基板と光導波路基板とを酸化タンタル膜などを介して接合した光学素子が記載されており、支持基板と光導波路基板との間には導電膜を形成することが記載されている。
更に、特許文献3には、電気光学基板を支持基板に対して接合した電気光学素子が記載されている。更に、支持基板と電気光学基板との間には、金、銅、アルミニウムからなる導電膜を設けることが記載されている。
また、電気光学基板と支持基板の間に導電率の高い金、銀、銅などの金属材料を形成することで電磁波を吸収して基板共振を抑制することが開示されている(特許文献4)。
WO 2018/008183A1 特開2004-145261 WO 2019/180922A1 特許第3963313
複合基板を用いた光変調器素子では、高周波での速度整合条件を達成し、低電圧動作を達成するためには、電気光学基板下に中間層(低誘電率層)を設ける必要があるが、最近の高周波化の進展に伴い、低誘電率層の厚さは数μm程度以上必要となって来ており、その厚みは更なる特性向上(高速かつ低電圧動作)を実現するために厚膜化する一方である。
しかしながら、光変調器素子の特性向上の為に低誘電率層の厚さを大きくすると、直接接合工程における搬送時の真空チャック不良による落下や接合時の端部浮き、薄板研磨時の圧電性材料基板の剥がれ、接合体の反りによる各種デバイス構造作製工程時の流動不可が多発することがわかった。
今後は特性向上のため低誘電率層はさらなる厚膜化の方向にあり、根本的な解決が必要となってきた。
更に、光変調器素子は過酷な環境下で長時間使用されることが多い。このとき、素子を顕微鏡観察すると、支持基板から微細な膜剥がれないし浮きが発生していることがあり、性能に影響する。このため、高温で長時間保持したときに微細な膜剥がれないし浮きが生じないようにすることが求められる。
本発明の課題は、支持基板、電気光学結晶基板、低誘電率膜、支持基板上の接合層を備える接合体において、接合前の反りによる端部浮き、薄板研磨時の圧電性材料基板の剥がれ、接合体の反りによる各種デバイス構造作製工程時の流動不可を抑制し、かつ高温で長時間保持した膜剥がれを抑制することである。
本発明は、
支持基板、
前記支持基板の接合面上の接合層
前記支持基板の前記接合面に対向する対向面を有する電気光学結晶基板、
前記電気光学結晶基板の材質の誘電率よりも低い誘電率の材質からなる低誘電率膜であって、前記電気光学結晶基板の前記対向面に設けられた低誘電率膜
前記接合層と前記低誘電率膜との間に存在する反り補正膜であって、100MPa以上、1200MPa以下の引張応力が残留する反り補正膜、
前記反り補正膜と前記低誘電率膜との間に存在する第一の密着層、および
前記反り補正膜と前記接合層との間に存在する第二の密着層
を備えていることを特徴とする、支持基板と電気光学結晶基板との接合体に係るものである。
また、本発明は、
支持基板、
前記支持基板の接合面上の接合層
前記支持基板の前記接合面に対向する対向面を有する電気光学結晶基板であって、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸リチウム-タンタル酸リチウム、チタン酸リン酸カリウムまたはチタン酸ジルコン酸鉛からなり、厚さ100μm以下、50nm以上の電気光学結晶基板、
前記電気光学結晶基板の材質の誘電率よりも低い誘電率の材質であって、SiO、Ta、HfO、ZrO、Al、SiN、金属窒化物または金属膜から選択された材質からなり、前記電気光学結晶基板の前記対向面に設けられた厚さ2μm以上、20μm以下の低誘電率膜、
前記接合層と前記低誘電率膜との間に存在する反り補正膜であって、100MPa以上の引張応力が残留する反り補正膜、
前記反り補正膜と前記低誘電率膜との間に存在する第一の密着層、および
前記反り補正膜と前記接合層との間に存在する第二の密着層
を備えていることを特徴とする、支持基板と電気光学結晶基板との接合体に係るものである。
また、本発明は、前記接合体、および
前記電気光学結晶中に設けられた光導波路
を備えていることを特徴とする、光導波路基板に係るものである。
また、本発明は、前記光導波路基板、および
前記光導波路を伝搬する光を変調する電極
を備えていることを特徴とする、光変調器に係るものである。
本発明者は、光変調器デバイス特性向上の為に低誘電率層の厚さを大きくすると、直接接合工程搬送時の真空チャック不良による落下や接合時の端部浮き、薄板研磨時の圧電性材料基板の剥がれ、接合体の反りによる各種デバイス構造作製工程時の流動不可が多発する原因を検討した。この結果、例えば図3(a)に図示するように、圧電性材料基板8A上に低誘電率層7を設けたとき、低誘電率層7の厚さを大きくすると、低誘電率層7の成膜後に大きな圧縮応力が残留し、低誘電率膜7の表面が突出する方向に反った状態になる。図4(b)に示すように、この低誘電率膜7上に導電膜15および接合層3を設け、接合層3を支持基板2に対して接合すると、図4(c)に示すように接合体11Aの外周部分に接合不良領域Bが生じていた。この結果、直接接合工程搬送時の真空チャック不良による落下や接合時の端部浮きが生じた。
更に、図6(a)に示すよう、圧電性材料基板8Aを研磨加工して薄板化し、薄い圧電性材料基板8を残留させる。すると、このときにやはり外周部分に剥がれ領域Cが残留した。その上、接合体に反りが残り、各種デバイス構造作製工程時の流動不可が多発していた。
そこで、本発明者は、図3(b)および図3(c)に示すように、低誘電率層7と接合層3との間に、100MPa以上の引張応力が残留する反り補正膜5を設けることを想到した。この結果、接合層3と支持基板2とを接合したときに、接合体1Aの全体にわたって接合領域Aとなり、外周部分に接合不良領域や剥がれ領域が生じないことがわかった。この結果、光変調器デバイス特性向上の為の低誘電率層の厚さを大きくしても、直接接合工程搬送時の真空チャック不良による落下や接合時の端部浮き、薄板研磨時の圧電性材料基板の剥がれ、接合体の反りによる各種デバイス構造作製工程時の流動不可が抑制されることを見いだした。
更には、反り補正膜5と低誘電率膜7との間に第一の密着層6を設け、かつ、反り補正膜5と接合層3との間に第二の密着層4を設けることによって、素子を高温で長時間保持したときの膜剥がれや膜浮きが抑制できることを見いだした。この理由は明確ではないが、微視的にみたときに反り補正膜の密着性が低く、膜剥がれや膜浮きの原因になっていたものと思われる。
(a)は、本発明の実施形態に係る接合体1を模式的に示す正面図であり、(b)は、接合体21を示す正面図である。 比較例の接合体11を示す正面図である。 (a)は、圧電性材料基板8A上に低誘電率膜7を設けた状態を示し、(b)は、本発明の実施形態に係る接合体1Aを示す正面図であり、(c)は、接合体1Aの平面図である。 (a)は、比較例において低誘電率膜7上に密着層6、導電膜15、密着層4および接合層3を設けた状態を示し、(b)は、接合層3を支持基板に対して接合して得られた接合体11Aを示し、(c)は、接合体11Aの平面図である。 (a)は、本発明の実施形態に係る接合体の圧電性材料基板8Aを加工して薄くした状態を示し、(b)は、接合体1の平面図である。 (a)は、比較例の接合体11において圧電性材料基板を薄くした状態を示し、(b)は接合体11の平面図である。
図1(a)に示すように、本発明の実施形態に係る接合体1は、支持基板2、接合層3、第二の密着層4、反り補正膜5、第一の密着層6、低誘電率膜7および圧電性材料基板8が設けられている。また、図1(b)の接合体21は、支持基板2、接合層3、反り補正膜5A、低誘電率膜7および圧電性材料基板8が設けられており、密着層が設けられていない。
図2は、参考例の接合体11を示す。接合体11は、支持基板2、接合層3、第二の密着層4、導電膜15、第一の密着層6、低誘電率膜7および圧電性材料基板8が設けられている。
ここで、本発明の作用効果について更に述べる。
図3(a)に図示するように、圧電性材料基板8A上に低誘電率層7を設けたとき、低誘電率層7の厚さを大きくすると、低誘電率層7の成膜後に大きな圧縮応力が残留し、低誘電率膜7の表面が突出する方向に反った状態になる。次いで、図4(a)に示すように、この低誘電率膜7上に、第一の密着層6、導電膜15、第二の密着層4および接合層3を設けた状態でも、得られた接合体は、やはり接合層3が凸となるように反る。次いで、図4(b)に示すように、この接合体の接合層3を支持基板2に対して接合すると、直接接合工程搬送時の真空チャック不良による落下が生ずることがあった。また、図4(b)、図4(c)に示すように、接合体11Aの外周部分に接合不良領域Bが生じていた。Aは接合領域である。この結果として、いわゆる接合時の端部浮きが生じた。
次いで、接合体11Aの圧電性材料基板8Aを加工することで薄くする。例えば、図6(a)に示すように、圧電性材料基板8Aを研磨加工して薄板化し、薄い圧電性材料基板8を残留させる。すると、この加工のときに、圧電性材料基板8の表面が凸となる方向に反りが生じてくるため、やはり外周部分に剥がれ領域Cが発生した。その上、接合体11に反りが残るため、次の各種デバイス構造作製工程時の流動不可が多発していた。
そこで、本発明者は、図3(b)および図3(c)に示すように、低誘電率層7と接合層3との間に、100MPa以上の引張応力が残留する反り補正膜5を設けてみた。ただし、本例の接合体1Aでは、反り補正膜5の各主面上にそれぞれ密着層6、4を設けた。この結果、接合層3と支持基板2とを接合したときに、接合体1Aの全体にわたって接合領域Aとなり、外周部分に接合不良領域や剥がれ領域が生じないことがわかった。この結果、光変調器デバイス特性向上の為の低誘電率層の厚さを大きくしても、直接接合工程搬送時の真空チャック不良による落下や接合時の端部浮きが抑制された。
更に、図5(a)、(b)に示すように、圧電性材料基板8Aを研磨加工して薄板化し、薄い圧電性材料基板8を残留させる。すると、この加工のときにも、圧電性材料基板8の表面が凸となる方向の反りが抑制されるため、外周部分に剥がれ領域Cが発生しにくく、また次の各種デバイス構造作製工程時の流動不可も抑制可能であった。
以下、本発明の各構成要素について更に述べる。
支持基板の材質は特に限定されないが、シリコン、ニオブ酸リチウム、タンタル酸リチウムまたはニオブ酸リチウム-タンタル酸リチウム固溶体、サイアロン、サファイア、コージェライト、ムライト、透光性アルミナ、窒化アルミニウム、窒化シリコン、酸化マグネシウム、石英、水晶、ガラス、窒化ガリウム、炭化シリコン、酸化ガリウムが好ましい。
支持基板を構成する材質の相対密度は、90%以上であることが好ましく、100%であってもよい。また、支持基板の製法は特に限定されないが、加圧焼結法によって相対密度を高くすることが好ましい。
本発明の観点からは、支持基板の厚さは200μm以上が好ましく、300μm以上が更に好ましい。また、支持基板の厚さの上限は特に限定の必要はないが、実際上は2000μm以下であってもよい。
接合層の材質は、Ta酸化膜、Si膜、Al酸化物が好ましい。また、接合層の厚さは5~500nmが好ましい。
低誘電率膜の材質は、電気光学結晶基板を構成する材質の誘電率よりも低い誘電率を有する材質であれば特に限定されない。低誘電率膜の材質としては、好ましくは、SiO、金属酸化物(Ta、HfO、ZrO、Al等)、SiN、金属窒化物(AlN等)、金属膜であり、単層構造でもよく、多層構造でもよい。
本発明の観点からは、低誘電率膜の厚さは、2μm以上が好ましく、 4μm以上が更に好ましい。また、接合時の浮きの観点からは、低誘電率膜の厚さは、20μm以下であることが好ましく、更には15μm以下が好ましい。
低誘電率膜は、成膜後の残留応力が圧縮応力となる膜である。この圧縮応力は800MPa以下であることが好ましく、150MPa以下であることが更に好ましい。ただし、残留応力は以下のようにして測定するものとする。
残留応力の測定は、薄膜を形成した基板の反りから算出する。成膜前のウエハの反り、成膜後のウエハの反りを測定し、成膜前後での反りの変化量δを求め、以下の計算式により残留応力σを求める。
Figure 0007410068000001
ただし、Eは基板のヤング率、νは基板のポアソン比、tは基板の厚さ、tfは薄膜の厚さ、lは基板の長さである。
反り補正膜の材質は、ニッケル、クロム、銅、アルミニウム、モリブデンの純金属またはこれらの合金(例えばAlCu合金)であることが好ましい。
また、本発明の観点からは、反り補正膜の厚さは、500nm以上であることが好ましく、1000nm以上であることが更に好ましい。但し、補正膜が厚いことで逆向きに反ることを考慮すると、5000nm以下であることが好ましい。
一般的に、光変調器を含め、電気光学素子では、支持基板の厚みを大きくするほど、電気光学素子の機械的強度(即ち、電気光学素子の機械的な強度)を高めることができる。その一方で、支持基板の厚みを大きくしていくと、電気光学素子を高周波帯域(例えば、10ギガヘルツ以上)で使用したときに、素子内で電磁波が共振するおそれが高くなる。このような共振が発生すると、素子の出力信号に意図しないリップル(変動)が生じるなど、素子の正常な動作が妨げられる。
これに対して、反り補正膜の材質としてニッケルやクロムを用いた場合には、導電率が金よりも若干低いものの比較的に大きな特性を有することから、従来の貴金属を使ったものと同様に基板共振を十分に抑えられることがわかった。この観点からは、反り補正膜の材質がニッケルであることが特に好ましい。
反り補正膜は、100MPa以上の引張応力が残留する反り補正膜である必要がある。本発明の観点からは、反り補正膜に残留する引張応力は、150MPa以上であることが好ましく、200MPa以上であることが更に好ましい。また、反り補正膜に残留する引張応力の上限は特に限定されないが、実際的には1200MPa以下であることが多い。
この引張応力は、前述した低誘電率膜の残留応力と同じ方法で測定する。
低誘電率膜の反りが更に大きくなった場合には、一層の反り補正膜だけでは反りを十分に補正できなくなるおそれがある。この場合は、反り補正膜を複数層設けることができる。この場合には、電気光学結晶基板に近い側の反り補正膜をニッケルによって形成することが、リップル防止という観点からは、特に好ましい。
第一の密着層の材質、第二の密着層の材質は、主として反り補正膜を構成する材質、特に金属との密着性の高い材質が好ましく、具体的には、クロム、チタン、モリブデンの純金属またはこれらの合金が好ましい。第一の密着層の材質、第二の密着層の材質がチタン純金属、モリブデン純金属、チタン合金、モリブデン合金またはクロム合金である場合には、膜剥がれおよび膜浮き抑制の観点から特に効果が高い。また、第一の密着層の厚さ、第二の密着層の厚さは、それぞれ、5nm~50nmが好ましく、15nm~50nmが更に好ましい。
低誘電率膜、第一の密着層、第二の密着層、反り補正膜、接合層の成膜方法は限定されないが、スパッタリング、化学的気相成長法(CVD)、蒸着を例示できる。
特に反り補正膜が前述の引張応力を有するようにするためには、例えば以下の条件を採用することが好ましい。
DCマグネトロンスパッタ:
ターゲット-基板距離 155mm、ターゲットサイズφ100mmのオフセット成膜装置にて、Ar雰囲気で、金属種毎に圧力、パワーを調整して成膜を実施する。以下、成膜条件と膜の残留応力を示す。

Ni: 0.2Pa 350Wで圧縮応力9MPa
0.6Pa 350Wで引張応力325MPa、
1.4Pa 350Wで引張応力380Mpa
Cr: 0.5Pa 400Wで引張応力770MPa
0.5Pa 150Wで引張応力890Mpa
Cu: 0.5Pa 400Wで引張応力50MPa
2.0Pa 400Wで引張応力220MPa。
Mo: 0.4Pa 400Wで引張応力450Mpa
0.6Pa 400Wで引張応力910Mpa.
AlCu: 0.5Pa 400Wで圧縮応力30Mpa
1.5Pa 400Wで圧縮応力30Mpa.

例えば、AlCu膜の場合には、成膜後に250℃におけるアニール処理を行うことにより、0.5Pa 400Wで引張応力170Mpa、1.5Pa 400Wで引張応力170MPaに変化する。
電気光学結基板の材質は、電気光学効果を奏する材質であれば限定されないが、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸リチウム-タンタル酸リチウム、KTP(チタン酸リン酸カリウム)、PZT(チタン酸ジルコン酸鉛)が好ましい。
また、電気光学結晶基板の厚さは、各種のデバイス、特に光学素子の特性向上という観点からは、100μm以下が好ましく、5μm以下が更に好ましい。また、加工し易さの観点からは、電気光学結晶基板の厚さは、50nm以上が好ましい。
圧電性材料基板上に反り補正膜を形成した後の接合体(支持基板に接合する前)の反りは、本発明の観点からは、200μm以下であることが好ましく、150μm以下であることが更に好ましい。これにより、電気光学結晶基板の剥がれが少なく、デバイス作製工程での特にパターン形成工程でのチャックやピント合わせ不良が少なくすることができる。
また、電気光学結晶基板を薄板化加工した後の接合体の反りは、その後のリッジ形成や電極形成時のパターニング等の工程の観点から、150μm以下であることが好ましく、100μm以下であることが更に好ましい。
また、接合層は、支持基板2上に設けてもよく、この場合には、支持基板2上の接合層を第二の密着層4または反り補正膜5と直接接合することができる。あるいは、接合層は、第二の密着層4または反り補正膜5上に設けても良く、この場合には接合層と支持基板2とを直接接合することができる。あるいは、接合層を支持基板2上に設けるとともに、第二の密着層4または反り補正膜5上にも設けることができ、この場合には、支持基板2上の接合層と第二の密着層4または反り補正膜5上の接合層とを直接接合することができる。
中性化原子ビームによる表面活性化の際には、好ましくは、接合すべき各表面を平坦化して平坦面を得る。ここで、各表面を平坦化する方法は、ラップ(lap)研磨、化学機械研磨加工(CMP)などがある。また、平坦面は、Ra≦1nmが好ましく、0.3nm以下にすると更に好ましい。
次いで、研磨剤の残渣や加工変質層の除去のため、各表面を洗浄する。表面を洗浄する方法は、ウエット洗浄、ドライ洗浄、スクラブ洗浄などがあるが、簡便かつ効率的に清浄表面を得るためには、スクラブ洗浄が好ましい。この際には、洗浄液としてサンウオッシュLH540を用いた後に、アセトンとIPAの混合溶液を用いてスクラブ洗浄機にて洗浄することが特に好ましい。
次いで、各表面に中性化ビームを照射することで、各表面を活性化する。
中性化ビームによる表面活性化を行う際には、ビーム源として、サドルフィールド型の高速原子ビーム源を使用する。そして、チャンバーに不活性ガスを導入し、電極へ直流電源から高電圧を印加する。これにより、電極(正極)と筺体(負極)との間に生じるサドルフィールド型の電界により、電子eが運動して、不活性ガスによる原子とイオンのビームが生成される。グリッドに達したビームのうち、イオンビームはグリッドで中和されるので、中性原子のビームが高速原子ビーム源から出射される。ビームを構成する原子種は、不活性ガス(アルゴン、窒素等)が好ましい。
ビーム照射による活性化時の電圧は0.5~2.0kVとすることが好ましく、電流は50~200mAとすることが好ましい。
次いで、真空雰囲気で、活性化された表面同士を接触させ、接合する。この際の温度は常温であるが、具体的には40℃以下が好ましく、30℃以下が更に好ましい。また、接合時の温度は20℃以上、25℃以下が特に好ましい。接合時の圧力は、100~20000Nが好ましい。
電気光学結晶基板を加工することによって、リッジ型光導波路やスラブ型光導波路を設けることができる。金属拡散法やプロトン交換法によって金属イオンやプロトンを電気光学結晶基板に拡散させることによって、光導波路を生成させてもよい。
また、電気光学結晶基板上にバッファ層を介して変調電極を形成することによって、光変調器を得ることができる。また、同様にしてスイッチング素子や光スキャナを作製することもできる。
(比較例1)
厚み250μmのニオブ酸リチウム単結晶からなる圧電性材料基板8A上に、低誘電率膜7としてSiOを5000nm成膜した。この結果、SiOの圧縮応力により、成膜面を上にした際に凸形状で270μmの反りが発生した(図3(a))。その上に、反り補正膜を設けることなく、接合層3としてTa(厚さ30nm)を成膜し、表面平坦化研磨後、厚み350μmのSiからなる支持基板2と直接接合した。
次いで、電気光学結晶基板8Aを研磨し、薄膜化し、厚さ900nmとした。次いで、電気光学結晶基板8にリッジ型光導波路および測定用電極パターンを形成し、特性評価を実施した。評価結果を表1に示す。
すなわち、電気光学結晶基板の薄板化加工後の反りは195μmであった。そして、接合前の反りによる端部浮き、薄板研磨時の圧電性材料基板の剥がれが発生した(剥がれ比率50%)。そして、接合体の反りによるデバイス構造作製工程時の流動不可も生じ、最終的な加工歩留りは全体の72%であった。また流動できた素子の高周波特性をネットワークアナライザーで測定した結果、透過特性S21に40GHz以下の周波数でリップルが発生した。
更に、電気光学結晶基板8Aを研磨し、薄膜化し、厚さ900nmとした接合体を、素子形状にカットし、信頼性試験として80℃、500時間の高温保持試験を行った後に、顕微鏡観察(倍率200倍)にて微小の膜剥がれ、膜浮きの有無を観察した。
この結果、80℃、500時間の高温保持試験を行った接合体を、顕微鏡にて確認したところ、微小な膜剥がれ、膜浮きが発生していた。
(比較例2)
比較例1と同様にして光変調器を試作し、各種特性を測定した。
ただし、本例では、低誘電率膜7上に、第一の密着層6、導電膜15および第二の密着層4を形成した。各密着層は、厚さ20nmのクロム膜とし、DCマグネトロンスパッタ法によって形成した。導電膜15の引張応力は50MPaである。導電膜5は、厚さ1500nmの銅膜とした。導電膜5の成膜条件は、DCマグネトロンスパッタ、ターゲット-基板距離 155mm、ターゲットサイズφ100mmのオフセット成膜装置にて、Ar雰囲気で、圧力0.5Pa、パワー400Wとして成膜を実施した。
この結果、電気光学結晶基板の薄板化加工後の反りは168μmであった。そして、接合前の反りによる端部浮き、薄板研磨時の圧電性材料基板の剥がれが発生した(剥がれ比率31%)。そして、接合体の反りによるデバイス構造作製工程時の流動不可も生じ、最終的な加工歩留りは全体の72%であった。また流動できた素子の高周波特性をネットワークアナライザーで測定した結果、透過特性S21に40GHz以下の周波数でリップルは発生しなかった。
また、80℃、500時間の高温保持試験を行った接合体を、顕微鏡にて確認したところ、微小な膜剥がれは発生していなかった。
(比較例3)
比較例1と同様にして光変調器を試作した。
ただし、本例では、低誘電率膜7上に、反り補正膜5を形成した。反り補正膜の引張応力は150MPaである。反り補正膜5は、厚さ1500nmの銅膜とした。反り補正膜5の成膜条件は、DCマグネトロンスパッタ、ターゲット-基板距離 155mm、ターゲットサイズφ100mmのオフセット成膜装置にて、Ar雰囲気で、圧力1.7Pa、パワー400Wとして成膜を実施した。
この結果、電気光学結晶基板の薄板化加工後の反りは119μmであった。そして、接合前の反りによる端部浮き、薄板研磨時の圧電性材料基板の剥がれの比率は低かった(剥がれ比率8%)。そして、接合体の反りによるデバイス構造作製工程時の流動不可も生じたが、最終的な加工歩留りは全体の92%であった。また流動できた素子の高周波特性をネットワークアナライザーで測定した結果、透過特性S21に40GHz以下の周波数でリップルは発生しなかった。
また、80℃、500時間の高温保持試験を行った接合体を、顕微鏡にて確認したところ、微小な膜剥がれが発生していた。
Figure 0007410068000002
(実施例1)
比較例2と同様にして光変調器を試作した。
ただし、比較例2と異なり、低誘電率膜7上に、第一の密着層6、反り補正膜5および第二の密着層4を形成した。各密着層は、厚さ20nmのクロム膜とし、スパッタ成膜法によって形成した。反り補正膜の引張応力は100MPaである。反り補正膜5は、厚さ1500nmの銅膜とした。反り補正膜5の成膜条件は、DCマグネトロンスパッタ、ターゲット-基板距離 155mm、ターゲットサイズφ100mmのオフセット成膜装置にて、Ar雰囲気で、圧力1.3Pa、パワー400Wとして成膜を実施した。
この結果、電気光学結晶基板の薄板化加工後の反りは145μmであった。そして、接合前の反りによる端部浮き、薄板研磨時の圧電性材料基板の剥がれの比率は低かった(剥がれ比率17%)。そして、接合体の反りによるデバイス構造作製工程時の流動不可も生じたが、最終的な加工歩留りは全体の84%であった。また流動できた素子の高周波特性をネットワークアナライザーで測定した結果、透過特性S21に40GHz以下の周波数でリップルは発生しなかった。
また、80℃、500時間の高温保持試験を行った接合体を、顕微鏡にて確認したところ、微小な膜剥がれは発生していなかった。
(実施例2)
実施例1と同様にして光変調器を試作した。
ただし、反り補正膜の引張応力は150MPaである。反り補正膜5は、厚さ1500nmの銅膜とした。反り補正膜5の成膜条件は、DCマグネトロンスパッタ、ターゲット-基板距離 155mm、ターゲットサイズφ100mmのオフセット成膜装置にて、Ar雰囲気で、圧力1.7Pa、パワー400Wとして成膜を実施した。
この結果、電気光学結晶基板の薄板化加工後の反りは120μmであった。そして、接合前の反りによる端部浮き、薄板研磨時の圧電性材料基板の剥がれの比率は低かった(剥がれ比率8%)。そして、接合体の反りによるデバイス構造作製工程時の流動不可も生じたが、最終的な加工歩留りは全体の92%であった。また流動できた素子の高周波特性をネットワークアナライザーで測定した結果、透過特性S21に40GHz以下の周波数でリップルは発生しなかった。
また、80℃、500時間の高温保持試験を行った接合体を、顕微鏡にて確認したところ、微小な膜剥がれは発生していなかった。
(実施例3)
実施例1と同様にして光変調器を試作した。
ただし、反り補正膜の引張応力は220MPaである。反り補正膜5の成膜条件は、DCマグネトロンスパッタ、ターゲット-基板距離155mm、ターゲットサイズφ100mmのオフセット成膜装置にて、Ar雰囲気で、圧力2.0Pa、パワー400Wとして成膜を実施した。
この結果、電気光学結晶基板の薄板化加工後の反りは85μmであった。そして、接合前の反りによる端部浮き、薄板研磨時の圧電性材料基板の剥がれの比率は低かった(剥がれ比率0%)。そして、接合体の反りによるデバイス構造作製工程時の流動不可も生じたが、最終的な加工歩留りは全体の98%であった。また流動できた素子の高周波特性をネットワークアナライザーで測定した結果、透過特性S21に40GHz以下の周波数でリップルは発生しなかった。
また、80℃、500時間の高温保持試験を行った接合体を、顕微鏡にて確認したところ、微小な膜剥がれは発生していなかった。
Figure 0007410068000003

Claims (10)

  1. 支持基板、
    前記支持基板の接合面上の接合層
    前記支持基板の前記接合面に対向する対向面を有する電気光学結晶基板、
    前記電気光学結晶基板の材質の誘電率よりも低い誘電率の材質からなる低誘電率膜であって、前記電気光学結晶基板の前記対向面に設けられた低誘電率膜
    前記接合層と前記低誘電率膜との間に存在する反り補正膜であって、100MPa以上、1200MPa以下の引張応力が残留する反り補正膜、
    前記反り補正膜と前記低誘電率膜との間に存在する第一の密着層、および
    前記反り補正膜と前記接合層との間に存在する第二の密着層
    を備えていることを特徴とする、支持基板と電気光学結晶基板との接合体。
  2. 支持基板、
    前記支持基板の接合面上の接合層
    前記支持基板の前記接合面に対向する対向面を有する電気光学結晶基板であって、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸リチウム-タンタル酸リチウム、チタン酸リン酸カリウムまたはチタン酸ジルコン酸鉛からなり、厚さ100μm以下、50nm以上の電気光学結晶基板、
    前記電気光学結晶基板の材質の誘電率よりも低い誘電率の材質であって、SiO、Ta、HfO、ZrO、Al、SiN、金属窒化物または金属膜から選択された材質からなり、前記電気光学結晶基板の前記対向面に設けられた厚さ2μm以上、20μm以下の低誘電率膜、
    前記接合層と前記低誘電率膜との間に存在する反り補正膜であって、100MPa以上の引張応力が残留する反り補正膜、
    前記反り補正膜と前記低誘電率膜との間に存在する第一の密着層、および
    前記反り補正膜と前記接合層との間に存在する第二の密着層
    を備えていることを特徴とする、支持基板と電気光学結晶基板との接合体。
  3. 前記反り補正膜が、ニッケル、クロム、銅、アルミニウム、モリブデンおよびこれらの合金からなる群より選ばれた材質からなることを特徴とする、請求項1または2記載の接合体。
  4. 前記反り補正膜の厚さが500nm以上、5000nm以下であることを特徴とする、請求項3記載の接合体。
  5. 前記第一の密着層および前記第二の密着層の材質がそれぞれクロム、チタン、モリブデンの純金属またはこれらの合金であることを特徴とする、請求項1~4のいずれか一つの請求項に記載の接合体。
  6. 前記接合層の材質が、Ta酸化膜、Si膜またはAl酸化物であり、前記接合層の厚さが5nm以上、500nm以下であることを特徴とする、請求項1~5のいずれか一つの請求項に記載の接合体。
  7. 前記支持基板の材質が、シリコン、ニオブ酸リチウム、タンタル酸リチウムまたはニオブ酸リチウム-タンタル酸リチウム固溶体、サイアロン、サファイア、コージェライト、ムライト、透光性アルミナ、窒化アルミニウム、窒化シリコン、酸化マグネシウム、石英、水晶、ガラス、窒化ガリウム、炭化シリコンまたは酸化ガリウムであり、前記支持基板の厚さが、200μm以上、2000μm以下であることを特徴とする、請求項1~6のいずれか一つの請求項に記載の接合体。
  8. 反りが150μm以下であることを特徴とする、請求項1~7のいずれか一つの請求項に記載の接合体。
  9. 請求項1~8のいずれか一つの請求項に記載の接合体、および
    前記電気光学結晶基板中に設けられた光導波路
    を備えていることを特徴とする、光導波路基板。
  10. 請求項9記載の光導波路基板、および
    前記光導波路を伝搬する光を変調する電極
    を備えていることを特徴とする、光変調器。
JP2021036209A 2020-03-16 2021-03-08 接合体、光導波路基板および光変調器 Active JP7410068B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020045324 2020-03-16
JP2020045324 2020-03-16

Publications (2)

Publication Number Publication Date
JP2021149103A JP2021149103A (ja) 2021-09-27
JP7410068B2 true JP7410068B2 (ja) 2024-01-09

Family

ID=77848698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021036209A Active JP7410068B2 (ja) 2020-03-16 2021-03-08 接合体、光導波路基板および光変調器

Country Status (1)

Country Link
JP (1) JP7410068B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117872544B (zh) * 2024-03-12 2024-05-14 中国科学院半导体研究所 硅-锆钛酸铅异质光电融合单片集成系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003156723A (ja) 2001-09-05 2003-05-30 Ngk Insulators Ltd 光導波路デバイス、光変調器、光変調器の実装構造および光導波路基板の支持部材
JP2004145261A (ja) 2002-05-31 2004-05-20 Matsushita Electric Ind Co Ltd 光学素子およびその製造方法
JP2011043576A (ja) 2009-08-19 2011-03-03 Nippon Telegr & Teleph Corp <Ntt> 石英系光導波路の作製方法
US20180082960A1 (en) 2016-09-16 2018-03-22 Ii-Vi Optoelectronic Devices, Inc. Metallic, tunable thin film stress compensation for epitaxial wafers
JP2018188336A (ja) 2017-05-08 2018-11-29 Agc株式会社 積層ガラス、積層基板および積層基板の製造方法
JP2019105808A (ja) 2017-12-14 2019-06-27 日本電信電話株式会社 光学素子およびその製造方法
WO2019180922A1 (ja) 2018-03-23 2019-09-26 日本碍子株式会社 電気光学素子のための複合基板
JP6646187B1 (ja) 2018-11-08 2020-02-14 日本碍子株式会社 電気光学素子のための複合基板とその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3372745B2 (ja) * 1996-02-29 2003-02-04 京セラ株式会社 光電子混在基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003156723A (ja) 2001-09-05 2003-05-30 Ngk Insulators Ltd 光導波路デバイス、光変調器、光変調器の実装構造および光導波路基板の支持部材
JP2004145261A (ja) 2002-05-31 2004-05-20 Matsushita Electric Ind Co Ltd 光学素子およびその製造方法
JP2011043576A (ja) 2009-08-19 2011-03-03 Nippon Telegr & Teleph Corp <Ntt> 石英系光導波路の作製方法
US20180082960A1 (en) 2016-09-16 2018-03-22 Ii-Vi Optoelectronic Devices, Inc. Metallic, tunable thin film stress compensation for epitaxial wafers
JP2018188336A (ja) 2017-05-08 2018-11-29 Agc株式会社 積層ガラス、積層基板および積層基板の製造方法
JP2019105808A (ja) 2017-12-14 2019-06-27 日本電信電話株式会社 光学素子およびその製造方法
WO2019180922A1 (ja) 2018-03-23 2019-09-26 日本碍子株式会社 電気光学素子のための複合基板
JP6646187B1 (ja) 2018-11-08 2020-02-14 日本碍子株式会社 電気光学素子のための複合基板とその製造方法

Also Published As

Publication number Publication date
JP2021149103A (ja) 2021-09-27

Similar Documents

Publication Publication Date Title
TWI660580B (zh) Joining method
TWI672839B (zh) 接合方法
US9385301B2 (en) Method for manufacturing composite piezoelectric substrate
US11139427B2 (en) Bonded body and elastic wave element
US11632093B2 (en) Acoustic wave devices and a method of producing the same
US11637541B2 (en) Joined body and elastic wave element
US11984870B2 (en) Bonded body and acoustic wave element
KR102218934B1 (ko) 접합체
US11133788B2 (en) Bonded body and elastic wave element
TW201947070A (zh) 壓電性材料基板與支持基板的接合體
CN112154368A (zh) 电光元件用的复合基板及其制造方法
JP7410068B2 (ja) 接合体、光導波路基板および光変調器
US20220149811A1 (en) Bonded body and acoustic wave element
TW201918565A (zh) 壓電薄膜元件
US11791795B2 (en) Bonded body of piezoelectric material substrate and supporting substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231221

R150 Certificate of patent or registration of utility model

Ref document number: 7410068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150