JP7384335B2 - 駆動基板及びその製作方法並びに表示装置 - Google Patents

駆動基板及びその製作方法並びに表示装置 Download PDF

Info

Publication number
JP7384335B2
JP7384335B2 JP2021564455A JP2021564455A JP7384335B2 JP 7384335 B2 JP7384335 B2 JP 7384335B2 JP 2021564455 A JP2021564455 A JP 2021564455A JP 2021564455 A JP2021564455 A JP 2021564455A JP 7384335 B2 JP7384335 B2 JP 7384335B2
Authority
JP
Japan
Prior art keywords
layer
wiring
base substrate
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021564455A
Other languages
English (en)
Other versions
JP2023506613A (ja
Inventor
建国 汪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2023506613A publication Critical patent/JP2023506613A/ja
Application granted granted Critical
Publication of JP7384335B2 publication Critical patent/JP7384335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Liquid Crystal (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本開示は、表示技術分野に関し、特に、駆動基板及びその製作方法並びに表示装置に関する。
ＬＥＤは、通常、表示パネルを構成する光源に用いられる。
本開示の実施例は、大型サイズの駆動基板を実現可能な駆動基板及びその製作方法並びに表示装置を提供する。
上記の技術的課題を解決するために、本開示の実施例は、以下のような技術方案を提供する。
一態様では、駆動基板が提供される。前記駆動基板は、ベース基板と、前記ベース基板上に位置する応力緩衝層と、前記応力緩衝層の前記ベース基板から離れた側に位置し、前記応力緩衝層と接触する配線の厚さが閾値よりも大きい配線構造（wiring structure）と、前記配線構造の前記ベース基板から離れた側に位置する第１絶縁層と、前記第１絶縁層の前記ベース基板から離れた側に位置し、前記第１絶縁層を貫通するビアホールを介して配線構造に接続される複数の電子部品とを含む。
いくつかの実施例では、前記配線構造は、少なくとも２つの層の配線層を含み、各層の配線は、複数の配線を含み、隣接する二層の配線層の間には第２絶縁層が介され、前記ベース基板に近い方から前記ベース基板から離れた方に向かう方向において、前の層の各配線は後の層の少なくとも１つの配線に接続され、最後の層の各配線は少なくとも１つの電子部品に接続される。
いくつかの実施例では、前記配線構造は、第１層の配線層と、第２層の配線層とを含み、前記第１層の配線層は、相互に絶縁された複数の第１配線を含み、前記第２層の配線層は、相互に絶縁された複数の第２配線を含み、前記第１配線の各々は、前記第２絶縁層を貫通するビアホールを介して少なくとも１つの前記第２配線に接続され、前記第２配線の各々は、前記第１絶縁層を貫通するビアホールを介して少なくとも１つの電子部品に接続される。
いくつかの実施例では、前記第２層の配線層は、アレイに配置された複数のグループの第２配線を含み、各グループの第２配線は、ほぼ四角形のリング形状に沿って分布される。いくつかの実施例では、前記第１配線及び／又は前記第２配線は、銅層を含む。
いくつかの実施例では、前記第１配線は、前記銅層の前記ベース基板に近い側に位置する第１金属層を更に含み、前記第１金属層と前記応力緩衝層との間の接着力は、前記銅層と前記応力緩衝層との間の接着力よりも大きく、且つ／又は前記第２配線は、前記銅層の前記ベース基板に近い側に位置する第２金属層を含み、前記第２金属層と前記第２絶縁層との間の接着力は、前記銅層と前記第２絶縁層との間の接着力よりも大きい。
いくつかの実施例では、前記第１金属層及び前記第２金属層は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用する。
いくつかの実施例では、前記第１金属層の厚さは５～５０ｎｍであり、前記第２金属層の厚さは５～５０ｎｍであり、前記銅層の厚さは１～３０μｍである。
いくつかの実施例では、前記第１配線は、前記銅層の前記ベース基板から離れた側に位置する第１導電保護層を更に含み、且つ／又は前記第２配線は、前記銅層の前記ベース基板から離れた側に位置する第２導電保護層を更に含む。
いくつかの実施例では、前記第１導電保護層及び前記第２導電保護層は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用する。
いくつかの実施例では、前記第１導電保護層の厚さは５～５０ｎｍであり、前記第２導電保護層の厚さは５～５０ｎｍである。
いくつかの実施例では、前記応力緩衝層は、ＳｉＮ、ＳｉＯ、ＳｉＯＮのうちの少なくとも１つを採用する。
いくつかの実施例では、前記駆動基板は、前記第２配線の前記ベース基板から離れた側の表面上に位置するＮｉＡｕ及びＳｎからなる合金を更に含み、前記電子部品は、前記合金を介して前記第２配線に接続される。
いくつかの実施例では、前記駆動基板は、前記第１絶縁層の前記ベース基板から離れた側に位置する光反射パターンを更に含み、前記光反射パターンの前記ベース基板上の正投影は、前記電子部品の前記ベース基板上の正投影と少なくとも部分的に重ならない。
いくつかの実施例では、前記ベース基板は、ガラス基板又は石英基板である。
いくつかの実施例では、前記電子部品は、ＬＥＤである。
いくつかの実施例では、前記駆動基板は、表示領域と、表示領域の周辺に位置するバインディング領域とを含み、前記第２絶縁層を貫通するビアホールは、前記表示領域に位置する第１ビアホールと、前記バインディング領域に位置する第２ビアホールとを含み、前記第１ビアホールの直径は、前記第２ビアホールの直径よりも小さい。
いくつかの実施例では、前記閾値は、１μｍである。
本開示の実施例は、上記のような駆動基板を含む表示装置を更に提供する。
本開示の実施例は、駆動基板の製作方法を更に提供する。前記駆動基板の製作方法は、ベース基板を提供するステップと、前記ベース基板上に応力緩衝層を形成するステップと、応力方向が前記応力緩衝層の応力方向と反対であり、前記応力緩衝層と接触する導電層の厚さは閾値よりも大きく、配線構造を形成するための少なくとも一層の導電層を、前記応力緩衝層上に形成するステップと、前記配線構造を覆う第１絶縁層を形成するステップと、前記第１絶縁層を貫通するビアホールを介して配線構造に接続される複数の電子部品を、前記第１絶縁層上にバインディングするステップとを含む。
いくつかの実施例では、前記閾値は、１μｍである。
いくつかの実施例では、各層の導電層を形成するステップは、積層されて前記導電層を構成する複数層の導電副層をそれぞれ形成するステップを含む。
本開示の実施例に係る駆動基板の平面概略図である。 本開示の実施例に係る図１のＡＡ方向での断面概略図である。 本開示の実施例に係る図１のＢＢ方向での断面概略図である。 本開示の実施例に係る第２配線の構成概略図である。 図１におけるＣ部分の等価回路図である。 本開示の別の実施例に係る図１のＢＢ方向での断面概略図である。 本開示の実施例に係るベース基板上に応力緩衝層及び第１配線が形成された後の概略図である。 本開示の実施例に係る第２絶縁層が形成された後の概略図である。 本開示の実施例に係る第２配線及び第１絶縁層が形成された後の概略図である。
本開示の実施例が解決しようとする技術的課題、技術方案及び利点をより明確にするために、以下では、添付の図面及び具体的な実施例と併せて詳細に記述することにする。
ＨＤＲ（Ｈｉｇｈ―Ｄｙｎａｍｉｃ Ｒａｎｇｅ、ハイダイナミックレンジ）技術は、液晶ディスプレイのコントラスト及び観察体験を著しく向上させ、ＨＤＲに必要な完璧な高コントラスト及び優れた色表現力を示すことができる。ゾーン別に制御されるＬＥＤ（発光ダイオード）面光源は、ＨＤＲ技術を実現でき、表示効果を大幅に向上させる。ＬＥＤ面光源に大きな電流負荷がかかるため、厚さが１～６μｍであるＣｕを採用してＬＥＤ基板の配線を製作する必要がある。関連技術では、ＬＥＤをプリント回路基板にバインディングし、ＦＰＣ（フレキシブルプリント回路）は、プリント回路基板上の信号線路を介してそれに電気信号を提供している。プリント回路基板は、コスト制限で、通常、小型サイズの規格になっているため、大型サイズのＬＥＤ面光源を必要とする場合、小型サイズのプリント回路基板を接ぎ合せて形成すべきである。但し、隣接するプリント回路基板の接ぎ合せ箇所にＦＰＣ（フレキシブルプリント回路）のバインディング位置を残しておく必要があり、ＬＥＤ面光源のフレームが非常に広くなって（通常、センチメートルレベル）、ディスプレイ製品の解像度及び表示効果に影響を与える。
本発明者は、接ぎ合わされていない大型サイズの面光源を作製し、製造コストを削減するために、ＬＥＤを駆動する信号線路をガラス基板上に製作することが考えられ得ることを発見した。然しながら、ガラス基板の素地が比較的脆弱であり、ガラス基板上に厚さが比較的大きい銅層を形成する時に発生する応力により、ガラス基板が砕けてしまう。
上記の問題点に鑑み、本発明の実施例は、大型サイズの駆動基板を実現可能な駆動基板及びその製作方法並びに表示装置を提供する。
本開示の実施例は、駆動基板を提供する。前記駆動基板は、ベース基板と、前記ベース基板上に位置する応力緩衝層と、前記応力緩衝層の前記ベース基板から離れた側に位置し、前記応力緩衝層と接触する配線の厚さが閾値よりも大きい配線構造と、前記配線構造の前記ベース基板から離れた側に位置する第１絶縁層と、前記第１絶縁層の前記ベース基板から離れた側に位置し、前記第１絶縁層を貫通するビアホールを介して配線構造に接続される複数の電子部品とを含む。
本実施例では、ベース基板上に応力緩衝層が設置され、応力緩衝層は、ベース基板上に導電層を形成する時に発生する応力を緩和でき、ベース基板が砕けないようにする。このように、ベース基板上に厚さが比較的大きい導電層を形成でき、厚さが比較的大きい導電層を利用して配線を製作することで、駆動基板の配線に対する抵抗率要求を満たすことができ、したがってベース基板上に設置される電子部品を駆動でき、大型サイズの駆動基板を実現し、ディスプレイ製品の解像度及び表示効果を改善させる。具体的には、上記の閾値は、１μｍであり得る。
ベース基板は、ガラス基板又は石英基板であり得る。ベース基板のサイズは、３ｍ×３ｍ以上に達し得、したがって本開示の技術方案を利用して大型サイズの駆動基板の量産を実現することができる。電子部品は、マイクロメートルレベルのサイズのＬＥＤであり得、即ち、本開示の技術方案は、大型サイズのＬＥＤ基板を実現することができる。
駆動基板上の電子部品の密度を高めるために、前記配線構造は、少なくとも２つの層の配線層を含み得、各層の配線は、複数の配線を含み、隣接する二層の配線層の間には第２絶縁層が介され、前記ベース基板に近い方から前記ベース基板から離れた方に向かう方向で、前の層の各配線は後の層の少なくとも１つの配線に接続され、最後の層の各配線は少なくとも１つの電子部品に接続される。
具体的な一実施例では、前記配線構造は、第１層の配線層と第２層の配線層とを含み得、前記第１層の配線層は、相互に絶縁された複数の第１配線を含み、前記第２層の配線層は、相互に絶縁された複数の第２配線を含み、前記第１配線の各々は、前記第２絶縁層を貫通するビアホールを介して少なくとも１つの前記第２配線に接続され、前記第２配線の各々は、前記第１絶縁層を貫通するビアホールを介して少なくとも１つの電子部品に接続される。
もちろん、配線構造は、２つの層の配線層を含むことに限らず、より多くの層の配線層を含み得る。配線構造の配線層が多いほど、配置可能な電子部品の密度が大きくなる。
図１は、本開示の実施例に係る駆動基板の平面概略図であり、図２は、図１のＡＡ方向での断面概略図であり、図３は、図１のＢＢ方向での断面概略図である。図１乃至図３に示すように、具体的な一実施例では、電子部品がＬＥＤである場合を例として、駆動基板は、ベース基板１と、ベース基板１上に位置する応力緩衝層２と、応力緩衝層２上に位置する第１配線３と、第１配線３を覆う第２絶縁層４と、第２絶縁層４上に位置する第２配線５と、第２配線５を覆う第１絶縁層６と、第１絶縁層６上に位置するＬＥＤ７とを含み、ＬＥＤ７は、第１絶縁層６を貫通するビアホール１１を介して第２配線５に接続され、図1及び図３における点線の円で示されている位置は、ビアホール１１の位置である。各第１配線３は、複数の第２配線５に接続され、第１配線３は、第２絶縁層４に位置するビアホール１２を介して第２配線５に接続され、図１及び図２における点線のボックスで示されている位置は、ビアホール１２の位置である。第２配線５は、複数のＬＥＤ７に接続され、隣接するＬＥＤ７を接続させる役割を果たす。図３に示すように、各ＬＥＤ７は、Ｎ ｐａｄ７１と、Ｐ ｐａｄ７２とを含み、ＬＥＤ７のＮ ｐａｄ７１及びＰ ｐａｄ７２は、それぞれ、第１絶縁層６を貫通するビアホール１１を介して異なる位置にある第２配線５に接続される。
具体的には、図１に示すように、第２配線５は、アレイに配置された複数のグループに分かれる。いくつかの実施例では、各グループの第２配線５は、４つのＬＥＤ７に接続され、各グループの第２配線５は、ほぼ四角形のリング形状に沿って分布され得る。もちろん、各グループの第２配線５は、リング形状を構成することに限らず、他の形状であっても良い。
図５は、図１のＣ部分の等価回路図である。図５に示すように、各グループの第２配線５は、アノード配線５１と、接続線５３と、カソード配線５２とを含み、各グループの第２配線５は、４つのＬＥＤに接続され、４つのＬＥＤは、２つが直列接続され且つ２つが並列接続されるように接続され、アノード配線５１は、ＬＥＤのアノードに接続され、カソード配線５２は、ＬＥＤのカソードに接続され、接続線５３は、ＬＥＤのアノードを、隣接するＬＥＤのカソードに接続させる。
駆動基板の電流負荷が大きいため、配線の抵抗性能に対する要求が高い。銅は、導電性に優れているため、銅を採用して第１配線を製作し得る。図２及び図３に示すように、第１配線３は、銅層３２を含み、電流負荷の大きさに応じて銅層３２の厚さが調節され得る。電流負荷が大きいほど、銅層３２の厚さが大きくなり、銅層３２の厚さは、１～３０μｍであり得る。銅層３２は、スパッタリング、電気めっき、化学めっき等の方式によって完成され得る。応力緩衝層２は、ＳｉＮ、SiＯ及びＳｉＯＮのうちの１つ又は複数の絶縁材料を採用し得、形成された銅層３２と反対の応力方向を有する。このように、銅層３２を形成する時に発生する応力をオフセットし、ベース基板１が砕けるのを回避できる。形成された銅層３２の厚さが大きいほど、発生する応力が大きくなるため、銅層３２を形成する時に発生する応力をさらに低減するために、厚さが比較的小さい複数層の銅層を複数回に分けてそれぞれ形成し得る。厚さが比較的小さい複数層の銅層が積層されて銅層３２が構成され、銅層を複数回に分けて堆積する方式は、銅の熱応力を効果的に低減することができる。
圧縮応力とは、物体の圧縮傾向に抵抗する応力を指す。引張応力とは、物体に引張傾向を持たせる外力に対する物体の反作用力を指す。圧縮応力の応力方向は、引張応力の応力方向と反対であり、膜層の厚さが増加するにつれて、応力が大きくなる。銅層３２は、引張応力を示し、応力緩衝層２は、圧縮応力を示す。
応力緩衝層２がＳｉＮを採用する場合を例にして、先ずベース基板上に圧縮応力を示す一層のＳｉＮを堆積してから、引張応力を示す１つの銅層を堆積する。応力緩衝層の応力方向は、銅層の応力方向と反対であり、応力オフセットが現われるため、ベース基板の反り歪みを大幅に低減することができる。実験により、応力緩衝層を追加することでベース基板上に厚さが３μｍである銅層が形成され、この時、ベース基板の反り歪みは、応力緩衝層のない場合においてベース基板上に厚さが１μｍである銅層を形成する時のベース基板の反り歪みに相当するにすぎないことが検証されている。
関連技術において、ベース基板上に厚さが比較的大きい銅層を堆積する場合、ベース基板の過度の反り歪みによりベース基板が砕ける場合が発生し得る。本開示では、ベース基板上に応力緩衝層２が設置され、応力緩衝層２の応力により銅層の応力をオフセットでき、応力緩衝層２の厚さを調節することで、ベース基板の反り歪みを改善でき、ベース基板が砕けないことを保証する前提で、堆積可能な銅層の厚さを増加させる。
いくつかの実施例では、図２及び図３に示すように、第１配線３は、銅層３２のベース基板１に近い側に位置する第１金属層３１を更に含む。第１金属層３１と応力緩衝層２との間の接着力は、銅層３２と応力緩衝層２との間の接着力よりも大きく、このように、第１金属層３１によって、第１配線３と応力緩衝層２との間の接着力を増加させ、第１配線３がベース基板１から脱落されるのを防止することができる。具体的には、第１金属層３１は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用し得る。第１金属層３１の厚さは、比較的大きく設定される必要がなく、５～５０ｎｍであり得る。
銅層３２は、空気に接触された後に表面が酸化されやすいので、導電性能に影響を与える。図２及び図３に示すように、第１配線３は、銅層３２のベース基板１から離れた側に位置する第１導電保護層３３を更に含む。第１導電保護層３３は、容易に酸化されない金属又は透明導電性材料を選んで使用し得る。具体的には、第１導電保護層３３は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用し得る。第１導電保護層３３は、銅層３２の表面が酸化されないよう銅層３２を保護することができる。第１導電保護層３３の厚さは、比較的大きく設定する必要がなく、５～５０ｎｍであり得る。
第１配線３は、第２絶縁層４で覆われており、第２絶縁層４は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料を採用し得、したがって第１配線３が後続の高温工程で酸化されないよう保護し、第２絶縁層４の厚さは、５０～３００ｎｍであり得る。第２絶縁層４は、例えば有機樹脂等の厚さが比較的大きい有機絶縁材料を採用して、第１配線３間のギャップを充填し、後続の工程のために平坦な表面を提供して、後続の工程で大きな段差が生じるのを回避することもできる。このように、ＬＥＤバインディングが行われる時にＬＥＤ変位の問題が発生することがない。このとき、第２絶縁層４の厚さは、第１配線３の厚さ以上であるべきであり、１～３０μｍであり得る。
第２絶縁層４上に第２配線５が設置されている。第２配線５の厚さは、あまり大きく設定される必要がなく、３００～９００ｎｍであり得る。銅は、導電性能に優れているため、銅を採用して第２配線５を製作し得る。図４に示すように、第２配線５は、銅層５２を含む。銅層５２は、スパッタリング、電気めっき、化学めっき等の方式によって完成され得る。いくつかの実施例では、図４に示すように、第２配線５は、銅層５２のベース基板１に近い側に位置する第２金属層５１を更に含む。第２金属層５１と第２絶縁層４との間の接着力は、銅層５２と第２絶縁層４との間の接着力よりも大きく、このように、第２金属層５１によって、第２配線５と第２絶縁層４との間の接着力を増加させることができ、第２配線５がベース基板１から脱落されるのを防止する。具体的には、第２金属層５１は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用し得る。第２金属層５１の厚さは、比較的大きく設定される必要がなく、５～５０ｎｍであり得る。
銅層５２は、空気に接触された後に表面が酸化されやすいので、導電性能に影響を与える。図４に示すように、第２配線５は、銅層５２のベース基板１から離れた側に位置する第２導電保護層５３を更に含む。第２導電保護層５３は、容易に酸化されない金属又は透明導電性材料を選んで使用し得る。具体的には、第２導電保護層５３は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用し得る。第２導電保護層５３は、銅層５２の表面が酸化されるのを回避するよう銅層３２を保護することができる。第２導電保護層５３の厚さは、比較的大きく設定される必要がなく、５～５０ｎｍであり得る。
ＬＥＤを基板上に形成する場合、ＬＥＤの電極は、第２配線５に電気的に接続される。関連技術において、配線はほとんどが銅を採用し、銅が酸化されて酸化銅や窒化銅等の異物が生成されやすいため、はんだによるＬＥＤとの結合力が比較的に弱く、ＬＥＤに大量の脱落現象が生じ、ＬＥＤ面光源の輝度及び歩留まりに影響を与えている。ＬＥＤはんだと基板との間の付着力を高めるために、駆動基板は、前記第２配線５の前記ベース基板１から離れた側の表面上に位置するＮｉＡｕ層を更に含み得る。ＮｉＡｕ層は、電気めっき又は化学めっき方式によって形成され得る。第２配線５上にＮｉＡｕ層を追加することで、銅層５２を断絶させ、銅層５２が外界により酸化されるのを回避することができる。ＮｉＡｕ層は、はんだと合金を形成して、ＬＥＤはんだと基板との間の付着力を大幅に向上させ、ＬＥＤの脱落を回避することもできる。ＬＥＤがはんだによって基板上に附着された後、ＬＥＤは、ＮｉＡｕ及びスズからなる合金１０を介して第２配線５に電気的に接続される。
ＮｉＡｕ層は、銅層５２が外界により酸化されるのを回避できるため、第２配線５のベース基板１から離れた側の表面上にＮｉＡｕ層が形成されている場合、第２導電保護層５３の設置を省略し得る。
いくつかの実施例では、前記駆動基板は、前記第１絶縁層６の前記ベース基板１から離れた側に位置する光反射パターン８を更に含み、前記光反射パターン８の前記ベース基板１上の正投影は、前記ＬＥＤ７の前記ベース基板１上の正投影と少なくとも部分的に重ならない。図２及び図３に示すように、前記光反射パターン８の前記ベース基板１上の正投影は、前記ＬＥＤ７の前記ベース基板１上の正投影とまったく重ならない。ＬＥＤ７から発される光線は、各々の方向を向いているため、一部のみが駆動基板の光出射側に向いて出射される。駆動基板の光出射側は、ＬＥＤ７のベース基板１から離れた側である。光線の利用率を向上させるために、ＬＥＤ７から発されて光反射パターン８に照射された光線を光反射パターン８によって光出射側に反射させることで、駆動基板の光線利用率を向上させることができる。前記光反射パターン８は、反射率が比較的高い材料を採用し得るが、具体的には、Ａｇ、Ａｌ、Ｃｕのうちの少なくとも１つを採用し得る。光反射パターン８の材料が導電性金属である場合、発光パターンの設置が隣接するＬＥＤ７間の正常の電気的接続に影響を及ぼさないことを確保する必要がある。もちろん、光線の反射率をさらに増加させるように、発光パターン８が前記ＬＥＤ７のベース基板１に向かっている側に設置された部分を含んでも良いことは理解され得る。
いくつかの実施例では、図２及び図３に示すように、前記駆動基板は、前記光反射パターン８の前記ベース基板１から離れた側に位置する光透過絶縁パターン９を更に含み、前記光透過絶縁パターン９の前記ベース基板１上の正投影は、前記光反射パターン８の外へ露出されている部分の前記ベース基板１上の正投影と重なる。光透過絶縁パターン９は、光反射パターン８が引っかかれないように、光反射パターン８を保護することができる。
図６に示すように、光透過絶縁パターン９の光透過率が比較的良好な場合、光透過絶縁パターン９は、反射パターン８を覆うだけでなく、ＬＥＤ７も覆うことができ、このように、ＬＥＤ７も保護することができる。
駆動基板は、表示領域と、表示領域の周辺に位置するバインディング領域とを含み、前記第２絶縁層を貫通するビアホールは、前記表示領域に位置する第１ビアホールと、前記バインディング領域に位置する第２ビアホールとを含む。バインディング領域の電流負荷が表示領域の電流負荷よりも大きいため、前記第１ビアホールの直径は、前記第２ビアホールの直径よりも小さく、このように、バインディング領域の第１配線と第２配線との間の接続抵抗を比較的小さくすることができる。具体的には、第１ビアホールの直径はマイクロメートルレベルであり得、第２ビアホールの直径はミリメートルレベルであり得る。
本開示の実施例は、上記のような駆動基板を含む駆動基板を更に提供する。前記表示装置は、液晶テレビ、液晶ディスプレイ、デジタルフォトフレーム、携帯電話、タブレットコンピュータ等の表示機能を有する任意の製品又は部材であり得、前記表示装置は、フレキシブル回路基板と、プリント回路基板と、バックプレーンとを更に含む。
上記の駆動基板の電子部品がＬＥＤである場合、駆動基板は、表示装置の面光源として使用され得る。
本開示の実施例は、駆動基板の製作方法を更に提供する。前記方法は、ベース基板を提供するステップと、前記ベース基板上に応力緩衝層を形成するステップと、応力方向が前記応力緩衝層の応力方向と反対であり、前記応力緩衝層と接触する導電層の厚さは閾値よりも大きく、配線構造を形成するための少なくとも一層の導電層を、前記応力緩衝層上に形成するステップと、前記配線構造を覆う第１絶縁層を形成するステップと、前記第１絶縁層を貫通するビアホールを介して配線構造に接続される複数の電子部品を、前記第１絶縁層上にバインディングするステップとを含む。
本実施例では、ベース基板上に応力緩衝層を設置し、応力緩衝層は、ベース基板上に導電層を形成する時に発生する応力を緩和でき、ベース基板が砕けないようにする。このように、ベース基板上に厚さが比較的大きい導電層を形成でき、厚さが比較的大きい導電層を利用して配線を製作することで、駆動基板の配線に対する抵抗率要求を満たすことができ、したがってベース基板上に電子部品を製造でき、大型サイズの駆動基板を実現し、ディスプレイ製品の解像度及び表示効果を改善させる。具体的には、上記の閾値は、１μｍであり得る。
ベース基板は、ガラス基板又は石英基板であり得る。ベース基板のサイズは、３ｍ*３ｍ以上に達し得、したがって本開示の技術方案を利用して大型サイズの駆動基板の量産を実現することができる。電子部品は、ＬＥＤであり得、このように、本開示の技術方案を利用して大型サイズのＬＥＤ基板を実現することができる。
いくつかの実施例では、各層の導電層を形成するステップは、積層されて前記導電層を構成する複数層の導電副層をそれぞれ形成するステップを含む。形成された導電層の厚さが大きいほど、発生する応力が大きくなるため、導電層を形成する時に発生する応力をさらに低減するために、厚さが比較的小さい複数層の導電副層を複数回に分けてそれぞれ形成し得る。厚さが比較的小さい複数層の導電副層が積層されて導電層が構成され、導電副層の層数及び厚さは、必要に応じて調整され得る。
駆動基板上の電子部品の密度を高めるために、前記配線構造を形成するステップは、複数層の配線層を順次形成するステップと、隣接する配線層の間に第２絶縁層を形成するステップとを含み、前記ベース基板に近い方から前記ベース基板から離れた方に向かう方向で、前の層の各配線は後の層の少なくとも１つの配線に接続され、最後の層の各配線は少なくとも１つの電子部品に接続される。
具体的な一実施例では、前記少なくとも一層の導電層は、第１導電層と、第２導電層とを含み、前記配線構造を形成するステップは、前記応力緩衝層上に第１導電層を形成するステップと、前記第１導電層をパターン化して第１層の配線層を形成するステップであって、前記第１層の配線層は、相互に絶縁された複数の第１配線を含むステップと、前記第１層の配線層を覆う第２絶縁層を形成するステップと、前記第２絶縁層上に第２導電層を形成し、前記第２導電層をパターン化して第２層の配線層を形成するステップであって、前記第２層の配線層は、相互に絶縁された複数の第２配線を含み、前記第１配線の各々は、前記第２絶縁層を貫通するビアホールを介して少なくとも１つの前記第２配線に接続され、前記第２配線の各々は、前記第１絶縁層を貫通するビアホールを介して少なくとも１つの電子部品に接続されるステップとを含む。
もちろん、配線構造は、２つの層の配線層を含むことに限らず、より多くの配線層を含み得る。配線構造の配線層が多いほど、配置可能な電子部品の密度が大きくなる。
いくつかの実施例では、前記ベース基板から最も遠い層の導電層が形成された後、前記方法は、前記最も遠い層の導電層上にＮｉＡｕ層を形成するステップを更に含む。
電子部品がＬＥＤである場合を例にして、基板上にＬＥＤを形成す場合、ＬＥＤの電極は、ベース基板から最も遠い層の導電層により形成される配線に電気的に接続される。関連技術において、配線は銅を採用する場合が多く、銅が酸化されて酸化銅や窒化銅等の異物が生成されやすいため、はんだによるＬＥＤとの結合力が比較的に弱く、ＬＥＤに大量の脱落現象が生じ、ＬＥＤ面光源の輝度及び歩留まりに影響を与える。ＬＥＤはんだと基板との間の付着力を高めるために、ベース基板から最も遠い層の導電層上にＮｉＡｕ層を形成する。ＮｉＡｕ層は、電気めっき又は化学めっき方式によって形成され得る。ＮｉＡｕ層は、はんだと合金を形成することもでき、ＬＥＤがはんだによって基板と結合される時、はんだは、ベース基板から最も遠い層の導電層上のＮｉＡｕ層と合金を形成し、ＬＥＤはんだと基板との付着力を大幅に向上させＬＥＤの脱落を回避することができる。
銅は、導電性能に優れており、駆動基板の配線に対する要求を満たすことができるため、銅を採用して駆動基板の配線を製作し得る。銅を採用して配線を製作し、かつ電子部品がＬＥＤである場合を例にして、本実施例の駆動基板の製作方法は、具体的に以下のステップを含む。
ステップ１では、ベース基板１を提供し、ベース基板上に応力緩衝層２を形成する。
ベース基板１は、ガラス基板又は石英基板であり得る。応力緩衝層２は、ＳｉＮ、ＳｉＯ及びＳｉＯＮのうちの１つ又は複数の絶縁材料を採用し得る。応力緩衝層２と形成されるべき銅層３２との応力方向は、反対であり、このように、応力緩衝層２によって、銅層３２を形成する時に発生する応力をオフセットし、ベース基板１が砕けることを回避できる。
ステップ２では、応力緩衝層２上に第１金属層３１を形成する。
銅層３２と応力緩衝層２との間の接着力があまり強くないため、先ず応力緩衝層２上に第１金属層３１を形成し得、第１金属層３１と応力緩衝層２との間の接着力は、銅層３２と応力緩衝層２との間の接着力よりも大きく、このように、第１金属層３１によって、第１配線３と応力緩衝層２との間の接着力を増加させ、第１配線３がベース基板１から脱落されるのを防止することができる。具体的には、第１金属層３１は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用し得る。第１金属層３１の厚さは、比較的大きく設定される必要がなく、５～５０ｎｍであり得る。
ステップ３では、第１金属層３１上に銅層３２を形成する。
銅層３２は、スパッタリング、電気めっき、化学めっき等の方式によって完成され得る。駆動基板の電流負荷の大きさに応じて銅層３２の厚さが調節され得、銅層３２の厚さは、１～３０μｍであり得る。形成された銅層３２の厚さが大きいほど、発生する応力が大きくなるため、銅層３２を形成する時に発生する応力をさらに低減するために、厚さが比較的小さい複数層の銅層をそれぞれ形成し、厚さが比較的小さい複数層の銅層が積層されて銅層３２が構成され得る。
ステップ４では、銅層３２上に第１導電保護層３３を形成する。
銅層３２は、空気に接触された後に表面が酸化されやすく、導電性能に影響を与えるため、銅層３２のベース基板１から離れた側に第１導電保護層３３を形成する。第１導電保護層３３は、容易に酸化されない金属又は透明導電性材料を選んで使用し得る。具体的には、第１導電保護層３３は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用し得る。第１導電保護層３３は、銅層３２の表面が酸化されるのを回避するよう銅層３２を保護することができる。第１導電保護層３３の厚さは、比較的大きく設定される必要がなく、５～５０ｎｍであり得る。
ステップ５では、図７に示すように、第１金属層３１、銅層３２及び第１導電保護層３３をパターン化して、第１配線３を形成する。
１つの層の膜層を形成するたびに、形成された膜層をパターン化して第１配線３の一部を形成し得る。工程フローを単純化するために、第１金属層３１、銅層３２及び第１導電保護層３３を形成した後、第１金属層３１、銅層３２及び第１導電保護層３３を一緒にパターン化して第１配線３を形成しても良い。
ステップ６では、図８に示すように、第１配線３を覆う第２絶縁層４を形成し、第２絶縁層４をパターン化して、第１配線３を露出させるビアホールを形成する。
第２絶縁層４は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料を採用し得、したがって第１配線３が後続の高温工程で酸化されないよう保護する。第２絶縁層４の厚さは、５０～３００ｎｍであり得る。第２絶縁層４は、例えば有機樹脂等の厚さが比較的大きい有機絶縁材料を採用して、第１配線３間のギャップを充填し、後続の工程のために平坦な表面を提供して、後続の工程で大きな段差が生じるのを回避することもできる。このように、ＬＥＤバインディングが行われる時にＬＥＤ変位の問題が発生することがない。このとき、第２絶縁層４の厚さは、第１配線３の厚さ以上であるべきであり、１～３０μｍであり得る。
第２絶縁層４をドライエッチングして、第１配線３を露出させるビアホールを形成し得る。駆動基板は、表示領域と、表示領域の周辺に位置するバインディング領域とを含み、第２絶縁層４を貫通するビアホールは、表示領域に位置する第１ビアホールと、バインディング領域に位置する第２ビアホールとを含む。図6に示すように、点線の左側が表示領域であり、点線の右側がバインディング領域である。バインディング領域の電流負荷が表示領域の電流負荷よりも大きいため、表示領域に位置する第１ビアホールの直径は、バインディング領域に位置する第２ビアホールの直径よりも小さく、このように、バインディング領域の第１配線３と第２配線５との間の接続抵抗を比較的小さくすることができる。具体的には、第１ビアホールの直径はマイクロメートルレベルであり得、第２ビアホールの直径はミリメートルレベルであり得る。
ステップ７では、図９に示すように、第２配線５を形成する。
第２配線５の厚さは、あまり大きく設定される必要がなく、３００～９００ｎｍであり得る。銅は、導電性能に優れているため、銅を採用して第２配線５を製作し得る。もちろん、他の導電性材料を採用して第２配線５を製作しても良い。
図４に示すように、第２配線５は、銅層５２を含む。銅層５２は、スパッタリング、電気めっき、化学めっき等の方式によって完成され得る。いくつかの実施例では、図４に示すように、第２配線５は、銅層５２のベース基板１に近い側に位置する第２金属層５１を更に含む。第２金属層５１と第２絶縁層４との間の接着力は、銅層５２と第２絶縁層４との間の接着力よりも大きく、このように、第２金属層５１によって、第２配線５と第２絶縁層４との間の接着力を増加させ、第２配線５がベース基板１から脱落されるのを防止することができる。具体的には、第２金属層５１は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用し得る。第２金属層５１の厚さは、比較的大きく設定される必要がなく、５～５０ｎｍであり得る。
銅層５２は、空気に接触された後に表面が酸化されやすいので、導電性能に影響を与える。図４に示すように、第２配線５は、銅層５２のベース基板１から離れた側に位置する第２導電保護層５３を更に含む。第２導電保護層５３は、容易に酸化されない金属又は透明導電性材料を選んで使用し得る。具体的には、第２導電保護層５３は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用し得る。第２導電保護層５３は、銅層５２の表面が酸化されるのを回避するよう銅層３２を保護することができる。第２導電保護層５３の厚さは、比較的大きく設定される必要がなく、５～５０ｎｍであり得る。
１つの層の膜層を形成するたびに、形成された膜層をパターン化して第２配線５の一部を形成し得る。工程フローを単純化するために、第２金属層５１、銅層５２及び第２導電保護層５３を形成した後、第２金属層５１、銅層５２及び第２導電保護層５３を一緒にパターン化して第２配線５を形成しても良い。
ＬＥＤはんだと基板との間の付着力を高めるために、第２配線５のベース基板１から離れた側の表面上にＮｉＡｕ層を形成しても良い。ＮｉＡｕ層は、電気めっき又は化学めっき方式によって形成され得る。第２配線５上にＮｉＡｕ層を追加することで、銅層５２を断絶させ、銅層５２が外界により酸化されるのを回避することができる。ＮｉＡｕ層は、はんだと合金を形成して、ＬＥＤはんだと基板との間の付着力を大幅に向上させ、ＬＥＤの脱落を回避することもできる。
ステップ８では、図３に示すように、第１絶縁層６を形成する。
第１絶縁層６は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料を採用し得、したがって第２配線５が後続の高温工程で酸化されないよう保護する。第１絶縁層６の厚さは、５０～３００ｎｍであり得る。第１絶縁層６は、例えば有機樹脂等の厚さが比較的大きい有機絶縁材料を採用して、第２配線５間のギャップを充填し、後続の工程のために平坦な表面を提供して、後続の工程で大きな段差が生じるのを回避することもできる。このように、ＬＥＤバインディングが行われる時にＬＥＤ変位の問題が発生することがない。このとき、第１絶縁層６の厚さは、第２配線５の厚さ以上であるべきである。
ステップ９では、第１絶縁層６を貫通するビアホールを形成する。
具体的には、第１絶縁層６をドライエッチングして、第２配線５を露出させるビアホールを形成し得る。
ステップ１０では、第１絶縁層６上に光反射パターン８を形成する。
ＬＥＤ７から発される光線は、各々の方向を向いているため、光線の利用率を向上させるために、ＬＥＤ７から発されて光反射パターン８に照射された光線を、光反射パターン８によってベース基板１から離れた側に反射させることで、駆動基板の光線利用率を向上させることができる。前記光反射パターン８は、反射率が比較的高い材料を採用し得るが、具体的には、Ａｇ、Ａｌ、Ｃｕのうちの少なくとも１つを採用し得る。
ステップ１１では、光反射パターン８上に透明絶縁パターン９を形成する。
前記光透過絶縁パターン９の前記ベース基板１上の正投影は、前記光反射パターン８の外へ露出されている部分の前記ベース基板１上の正投影と重なり、光透過絶縁パターン９は、光反射パターン８が引っかかれないように、光反射パターン８を保護することができる。
ステップ１２では、図３に示すように、ＬＥＤを駆動基板にバインディングする。
具体的には、はんだによってＬＥＤを駆動基板にバインディングし、はんだは、第２配線５上のＮｉＡｕ層と合金１０を形成し、ＬＥＤを駆動基板上にしっかり固定させることができ、ＬＥＤ７の脱落を防止することができる。
上記のステップを経て、図３に示すような本実施例の駆動基板が得られる。本実施例により、大型サイズの駆動基板の量産を実現でき、更に進んでディスプレイ製品の解像度及び表示効果を改善させる。
いくつかの実施例では、光透過絶縁パターン９の前記ベース基板１上の正投影は、前記光反射パターン８の外へ露出されている部分の前記ベース基板１上の正投影と重なる。光透過絶縁パターン９及び光反射パターン８を形成した後にＬＥＤのバインディングが行われ得る。故に、ＬＥＤをバインディングする前に、パターニング工程によって光透過絶縁パターン９及び光反射パターン８を形成する。
光透過絶縁パターン９の光透過率が比較的良好な場合、図６に示すように、ＬＥＤをバインディングした後に光反射パターン８及びＬＥＤ７を覆う光透過絶縁パターン９を形成し得、このように、光透過絶縁パターン９は、ＬＥＤ７を保護することができる。このため、ＬＥＤをバインディングする前に、パターニング工程によって光反射パターン８を形成してから、ＬＥＤのバインディングを行い、ＬＥＤ７をバインディングした後、透明絶縁材料をコーティングして光透過絶縁パターン９を形成する必要がある。
本開示の各方法実施例において、上記の各ステップのシーケンス番号は、各ステップの先後順序を限定するために用いられ得ない。当業者にとって、創造的な労働なしになされる各ステップの先後に対する変更も本開示の保護範囲内に入る。
別途の定義がない限り、本開示で使用される技術用語又は科学用語は、本開示が属する分野の当業者によって一般的に理解される通常の意味を有するべきである。本開示で使用される「第１」、「第２」及び類似した単語は、いかなる順序、数量又は重要性も示さず、単に異なる構成部分を区別するために用いられる。「含む」又は「含有する」等の類似した単語は、該単語の前に現れる素子又は物品が該単語の後に列挙される素子又は物品及びそれらの同等物を包含し、他の素子又は物品を除外しないことを意味する。「接続」又は「連結」等の単語は、物理的又は機械的接続に限定されず、直接又は間接を問わず、電気的接続を含み得る。「上」、「下」、「左」、「右」等は、相対的な位置関係を表すためにのみ使用され、記述される対象の絶対位置が変更されると、該相対的な位置関係もそれに応じて変更され得る。
例えば、層、膜、領域又は基板等の素子が別の素子の「上」又は「下」に位置すると言及される場合、該素子が「直接」該別の素子の「上」又は「下」に位置し得るか、或いは、中間要素が存在し得ることは理解できる。
上記は、本開示の好ましい実施形態である。指摘すべきことは、当業者にとって、本開示に記載された原理から逸脱することなく、いくつかの改善及び潤飾を更に行うことができ、これらの改善及び潤飾も本開示の保護範囲と見なされるべきである。
１ ベース基板
２ 応力緩衝層
３ 第１配線
４ 第２絶縁層
５ 第２配線
６ 第１絶縁層
７ ＬＥＤ
８ 光反射パターン
９ 光透過絶縁パターン
１０ ＮｉＡｕ及びＳｎにより形成された合金
１１、１２ ビアホール
５１ アノード配線
５２ カソード配線
５３ 接続線
７１ ＬＥＤ Ｎ ｐａｄ
７２ ＬＥＤ Ｐ ｐａｄ

Claims (19)

  1. 駆動基板であって、
    ベース基板と、
    前記ベース基板上に位置する応力緩衝層と、
    前記応力緩衝層の前記ベース基板から離れた側に位置し、前記応力緩衝層と接触する配線の厚さが１μｍよりも大きく且つ３０μｍ以下である配線構造と、
    前記配線構造の前記ベース基板から離れた側に位置する第１絶縁層と、
    前記第１絶縁層の前記ベース基板から離れた側に位置し、前記第１絶縁層を貫通するビアホールを介して配線構造に接続される複数の電子部品と
    を含み、
    前記配線構造は、少なくとも２つの層の配線層を含み、各層の配線は、複数の配線を含み、隣接する二層の配線層の間には第２絶縁層が介され、前記ベース基板に近い方から前記ベース基板から離れた方に向かう方向で、前の層の各配線は前記第２絶縁層を貫通するビアホールを介して後の層の少なくとも１つの配線に接続され、
    前記駆動基板は、表示領域と、表示領域の周辺に位置するバインディング領域とを含み、前記第２絶縁層を貫通するビアホールは、前記表示領域に位置する第１ビアホールと、前記バインディング領域に位置する第２ビアホールとを含み、前記第１ビアホールの直径は、前記第２ビアホールの直径よりも小さいことを特徴とする駆動基板。
  2. 前記ベース基板に近い方から前記ベース基板から離れた方に向かう方向で、最後の層の各配線は少なくとも１つの電子部品に接続されることを特徴とする請求項１に記載の駆動基板。
  3. 前記配線構造は、第１層の配線層と、第２層の配線層とを含み、前記第１層の配線層は、相互に絶縁された複数の第１配線を含み、前記第２層の配線層は、相互に絶縁された複数の第２配線を含み、前記第１配線の各々は、前記第２絶縁層を貫通するビアホールを介して少なくとも１つの前記第２配線に接続され、前記第２配線の各々は、前記第１絶縁層を貫通するビアホールを介して少なくとも１つの電子部品に接続されることを特徴とする請求項２に記載の駆動基板。
  4. 前記第２層の配線層は、アレイに配置された複数のグループの第２配線を含み、各グループの第２配線は、ほぼ四角形のリング形状に沿って分布されることを特徴とする請求項３に記載の駆動基板。
  5. 前記第１配線及び／又は前記第２配線は、銅層を含むことを特徴とする請求項３に記載の駆動基板。
  6. 前記第１配線は、前記銅層の前記ベース基板に近い側に位置する第１金属層を更に含み、前記第１金属層と前記応力緩衝層との間の接着力は、前記銅層と前記応力緩衝層との間の接着力よりも大きく、且つ／又は
    前記第２配線は、前記銅層の前記ベース基板に近い側に位置する第２金属層を含み、前記第２金属層と前記第２絶縁層との間の接着力は、前記銅層と前記第２絶縁層との間の接着力よりも大きいことを特徴とする請求項５に記載の駆動基板。
  7. 前記第１金属層及び前記第２金属層は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用することを特徴とする請求項６に記載の駆動基板。
  8. 前記第１金属層の厚さは５～５０ｎｍであり、前記第２金属層の厚さは５～５０ｎｍであり、前記銅層の厚さは１～３０μｍであることを特徴とする請求項７に記載の駆動基板。
  9. 前記第１配線は、前記銅層の前記ベース基板から離れた側に位置する第１導電保護層を更に含み、且つ／又は
    前記第２配線は、前記銅層の前記ベース基板から離れた側に位置する第２導電保護層を更に含むことを特徴とする請求項６に記載の駆動基板。
  10. 前記第１導電保護層及び前記第２導電保護層は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉのうちの少なくとも１つを採用することを特徴とする請求項９に記載の駆動基板。
  11. 前記第１導電保護層の厚さは５～５０ｎｍであり、前記第２導電保護層の厚さは５～５０ｎｍであることを特徴とする請求項１０に記載の駆動基板。
  12. 前記応力緩衝層は、ＳｉＮ、ＳｉＯ、ＳｉＯＮのうちの少なくとも１つを採用することを特徴とする請求項１から１１のいずれか一項に記載の駆動基板。
  13. 前記駆動基板は、前記第２配線の前記ベース基板から離れた側の表面上に位置するＮｉＡｕ及びＳｎからなる合金を更に含み、
    前記電子部品は、前記合金を介して前記第２配線に接続されることを特徴とする請求項３から１１のいずれか一項に記載の駆動基板。
  14. 前記駆動基板は、前記第１絶縁層の前記ベース基板から離れた側に位置する光反射パターンを更に含み、
    前記光反射パターンの前記ベース基板上の正投影は、前記電子部品の前記ベース基板上の正投影と少なくとも部分的に重ならないことを特徴とする請求項１から１１のいずれか一項に記載の駆動基板。
  15. 前記ベース基板は、ガラス基板又は石英基板であることを特徴とする請求項１から１１のいずれか一項に記載の駆動基板。
  16. 前記電子部品は、ＬＥＤであることを特徴とする請求項１から１１のいずれか一項に記載の駆動基板。
  17. 表示装置であって、
    請求項１から１６のいずれか一項に記載の駆動基板を含むことを特徴とする表示装置。
  18. 駆動基板の製作方法であって、
    ベース基板を提供するステップと、
    前記ベース基板上に応力緩衝層を形成するステップと、
    応力方向が前記応力緩衝層の応力方向と反対であり、前記応力緩衝層と接触する導電層の厚さは１μｍよりも大きく且つ３０μｍ以下であり、各層の導電層が複数の配線を含み、配線構造を形成するための少なくとも二層の導電層を、前記応力緩衝層上に形成するステップと、
    隣接する二層の導電層の間には第２絶縁層を形成するステップと、
    前記配線構造を覆う第１絶縁層を形成するステップと、
    前記第１絶縁層を貫通するビアホールを介して配線構造に接続される複数の電子部品を、前記第１絶縁層上にバインディングするステップと
    を含み、
    前記ベース基板に近い方から前記ベース基板から離れた方に向かう方向で、前の導電層の各配線は前記第２絶縁層を貫通するビアホールを介して後の導電層の少なくとも１つの配線に接続され、
    前記駆動基板は、表示領域と、表示領域の周辺に位置するバインディング領域とを含み、前記第２絶縁層を貫通するビアホールは、前記表示領域に位置する第１ビアホールと、前記バインディング領域に位置する第２ビアホールとを含み、前記第１ビアホールの直径は、前記第２ビアホールの直径よりも小さいことを特徴とする駆動基板の製作方法。
  19. 各層の導電層を形成するステップは、
    積層されて前記導電層を構成する複数層の導電副層をそれぞれ形成するステップを含むことを特徴とする請求項１８に記載の駆動基板の製作方法。
JP2021564455A 2019-10-24 2019-10-24 駆動基板及びその製作方法並びに表示装置 Active JP7384335B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/113006 WO2021077354A1 (zh) 2019-10-24 2019-10-24 驱动基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
JP2023506613A JP2023506613A (ja) 2023-02-17
JP7384335B2 true JP7384335B2 (ja) 2023-11-21

Family

ID=75619297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021564455A Active JP7384335B2 (ja) 2019-10-24 2019-10-24 駆動基板及びその製作方法並びに表示装置

Country Status (5)

Country Link
US (1) US11676947B2 (ja)
EP (1) EP4050406A4 (ja)
JP (1) JP7384335B2 (ja)
CN (1) CN113168046B (ja)
WO (1) WO2021077354A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12057538B2 (en) * 2019-11-27 2024-08-06 Boe Technology Group Co., Ltd. Driving substrate and method for manufacturing the same, light-emitting substrate and display device
CN113690250B (zh) * 2021-08-09 2023-10-17 Tcl华星光电技术有限公司 阵列基板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278217A (ja) 2009-05-28 2010-12-09 Nec Corp コンデンサ、配線基板およびそれらの製造方法
WO2015104928A1 (ja) 2014-01-10 2015-07-16 シャープ株式会社 発光装置用基板、発光装置および発光装置用基板の製造方法
WO2017159613A1 (ja) 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
JP2018190999A (ja) 2012-02-24 2018-11-29 日本テキサス・インスツルメンツ株式会社 システムインパッケージ及びその製造方法
CN109031779A (zh) 2018-07-25 2018-12-18 京东方科技集团股份有限公司 发光二极管基板、背光模组和显示装置
CN109597245A (zh) 2019-01-02 2019-04-09 京东方科技集团股份有限公司 背光模组及其制备方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5222165B2 (ja) 2009-01-27 2013-06-26 株式会社沖データ 光源装置及びそれを有するヘッドアップディスプレイ装置
US8889485B2 (en) * 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
CN208014703U (zh) * 2018-03-29 2018-10-26 昆山工研院新型平板显示技术中心有限公司 驱动背板、微发光二极管显示面板及显示器
CN109256400B (zh) * 2018-11-16 2021-01-26 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置
KR20200088954A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치
CN109887416B (zh) * 2019-03-15 2021-12-10 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置
CN110133895B (zh) * 2019-06-10 2022-12-20 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110335875A (zh) * 2019-07-02 2019-10-15 武汉华星光电技术有限公司 显示面板及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278217A (ja) 2009-05-28 2010-12-09 Nec Corp コンデンサ、配線基板およびそれらの製造方法
JP2018190999A (ja) 2012-02-24 2018-11-29 日本テキサス・インスツルメンツ株式会社 システムインパッケージ及びその製造方法
WO2015104928A1 (ja) 2014-01-10 2015-07-16 シャープ株式会社 発光装置用基板、発光装置および発光装置用基板の製造方法
WO2017159613A1 (ja) 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
CN109031779A (zh) 2018-07-25 2018-12-18 京东方科技集团股份有限公司 发光二极管基板、背光模组和显示装置
CN109597245A (zh) 2019-01-02 2019-04-09 京东方科技集团股份有限公司 背光模组及其制备方法、显示装置

Also Published As

Publication number Publication date
EP4050406A1 (en) 2022-08-31
EP4050406A4 (en) 2022-11-02
US20210143134A1 (en) 2021-05-13
JP2023506613A (ja) 2023-02-17
US11676947B2 (en) 2023-06-13
CN113168046A (zh) 2021-07-23
WO2021077354A1 (zh) 2021-04-29
CN113168046B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
KR101789145B1 (ko) 투명한 디스플레이용 ｌｅｄ 전광 판넬 및 그 제작 방법
CN111710691B (zh) 柔性Micro-LED显示面板及其制作方法
CN109755412B (zh) 一种柔性基板、制作方法、柔性显示装置和电子器件
KR20180073352A (ko) 유기 발광 표시 장치
US11222939B2 (en) Display panel, display device and method for manufacturing display panel
WO2021218395A1 (zh) 显示面板及显示装置
JP7485467B2 (ja) 駆動基板及びその製作方法並びに表示装置
JP7384335B2 (ja) 駆動基板及びその製作方法並びに表示装置
CN113724590A (zh) 可拉伸显示面板
US11990481B2 (en) Array substrate and manufacturing method thereof, display panel and backlight module
CN106133930B (zh) 半导体单元、半导体器件、发光装置、显示装置和半导体器件制造方法
CN103295996A (zh) 封装基板及其制作方法
CN113053923A (zh) 显示面板和显示装置
KR20180023144A (ko) 반도체 칩, 표시패널 및 전자장치
WO2021079796A1 (ja) 表示装置及び表示装置の製造方法
WO2023005610A1 (zh) 驱动基板及其制备方法、发光装置
TW202137597A (zh) Ｌｅｄ顯示模組及其顯示器
KR101189401B1 (ko) 연성 회로기판 및 그의 제조 방법
KR20200078486A (ko) 발광 장치 및 표시 장치
KR20070117749A (ko) 표면 실장형 발광 다이오드 램프 및 그 제조 방법
WO2021102727A1 (zh) 驱动基板及其制备方法、发光基板和显示装置
WO2022252065A1 (zh) 阵列基板及显示装置
CN112306272A (zh) 触控母板、触摸面板及触摸显示装置
TWI823665B (zh) 顯示組件、包含其之顯示裝置及其製造方法
US11567620B1 (en) Touch module and touch device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231025

R150 Certificate of patent or registration of utility model

Ref document number: 7384335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150