JP7339168B2 - 多層構造体の製造方法 - Google Patents

多層構造体の製造方法 Download PDF

Info

Publication number
JP7339168B2
JP7339168B2 JP2020008359A JP2020008359A JP7339168B2 JP 7339168 B2 JP7339168 B2 JP 7339168B2 JP 2020008359 A JP2020008359 A JP 2020008359A JP 2020008359 A JP2020008359 A JP 2020008359A JP 7339168 B2 JP7339168 B2 JP 7339168B2
Authority
JP
Japan
Prior art keywords
conductive
dielectric
conductive layer
master
molded body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020008359A
Other languages
English (en)
Other versions
JP2021118556A (ja
Inventor
幸也 松野
一将 馬場
玄紀 左合
純 新竹
大貴 市毛
敏輝 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE UNIVERSITY OF ELECTRO-COMUNICATINS
Toyoda Gosei Co Ltd
Original Assignee
THE UNIVERSITY OF ELECTRO-COMUNICATINS
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE UNIVERSITY OF ELECTRO-COMUNICATINS, Toyoda Gosei Co Ltd filed Critical THE UNIVERSITY OF ELECTRO-COMUNICATINS
Priority to JP2020008359A priority Critical patent/JP7339168B2/ja
Publication of JP2021118556A publication Critical patent/JP2021118556A/ja
Application granted granted Critical
Publication of JP7339168B2 publication Critical patent/JP7339168B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Description

本発明は、多層構造体の製造方法に関する。
誘電エラストマーアクチュエータ(DEA:Dielectric Elastomer Actuator)は、誘電エラストマーからなる誘電層と、誘電層を挟む導電層とを有する多層構造体である。DEAの導電層間に電圧を印加すると、クーロン力によって両導電層が引き寄せ合うことにより、DEAは、誘電層の厚み方向に圧縮するように変形するとともに、面方向に伸長するように変形する。特許文献1には、誘電層と導電層とを交互に積層することによってDEAを製造する方法が開示されている。
国際公開第2019/065010号
従来のDEAの製造方法には、誘電層及び導電層の製作時間に加えて、誘電層及び導電層を1層ずつ積層する積層作業に要する時間が必要である。積層作業に要する時間は、1回の積層作業にかかる時間と積層作業の回数とによって決まる。そのため、従来の製造方法は、導電層及び誘電層の層数が多いほど、積層作業に要する時間が長くなって製造に時間がかかるという問題があった。
この発明は、こうした実情に鑑みてなされたものであり、その目的は、積層作業を必要としないDEA等の多層構造体の製造方法を提供することにある。
上記課題を解決する多層構造体の製造方法は、誘電エラストマーからなる誘電層を有する誘電部と、前記誘電層を間に挟む複数の導電層を有する変形可能な導電部とを備える多層構造体の製造方法であって、前記導電層を模した形状の導電層部分を有する原型を成形型内に配置した状態として、前記成形型内に誘電エラストマー材料を流し込み、固化させることにより、誘電エラストマーからなる前記誘電部が前記原型と一体に成形された第1成形体を得る第1成形工程と、前記原型を流動化させて前記第1成形体から前記原型を除去することにより、前記原型の導電層部分が除去されてなる空隙を有する前記誘電部からなる第2成形体を得る第2成形工程と、前記第2成形体の前記空隙に導電材料を充填して前記導電層を形成する導電部形成工程とを有する。
上記構成によれば、第1成形工程及び第2成形工程において、誘電層を有する誘電部をまとめて形成するとともに、導電部形成工程において、複数の導電層をまとめて形成している。そのため、誘電層及び導電層を一層ずつ積層する積層作業を行う必要がなく、多層構造体の製造時間を短縮できる。
前記原型は、前記導電層部分に接続されるとともに前記第1成形体において前記誘電部の外部まで延びる接続部を備え、前記導電部形成工程において、前記原型における前記接続部が除去されてなる空隙を介して、前記導電層部分が除去されてなる空隙に前記導電材料を充填することが好ましい。
上記構成によれば、第1成形体における導電層部分が除去されてなる空隙に導電材料を容易に充填できる。また、原型の接続部が除去されてなる空隙に導電材料が充填された部分を導電層と外部とを電気的に接続する接点として利用できる。この場合、導電層との間に継ぎ目のない接点が得られる。
前記原型は、前記導電層部分に接続されるとともに前記第1成形体において前記誘電部の外部まで延びる補助接続部を備え、前記導電部形成工程において、前記導電層部分が除去されてなる空隙を介して、前記補助接続部が除去されてなる空隙に前記導電材料を充填することが好ましい。
上記構成によれば、第1成形体における導電層部分が除去されてなる空隙に導電材料を充填する際に、補助接続部が除去されてなる空隙を通じて空気を外部へ排出しながら導電材料を充填できる。また、第2成形工程において、第1成形体の誘電部内の原型を除去する際に、接続部が除去されてなる空隙側から補助接続部が除去されてなる空隙側へ押し出すようにして原型を排出できる。
前記接続部は、前記導電層部分の側縁に接続され、前記補助接続部は、前記導電層部分の側縁であって、前記接続部が接続される側縁の反対側の側縁に接続されることが好ましい。
上記構成によれば、第2成形工程において、より効率的に原型を排出できるとともに、導電部形成工程においてより効率的に空隙内の空気を外部へ排出できる。
前記多層構造体は、誘電エラストマーアクチュエータであることが好ましい。
本発明によれば、積層作業を行うことなく多層構造体を製造できる。
DEAの断面図。 原型の断面図。 原型及び分割型の断面図。 原型及び分割型を組み合わせた成形型の断面図。 第1成形工程の説明図。 第1成形体の断面図。 第2成形体の断面図。 導電部形成工程の説明図。
以下、本発明の一実施形態を説明する。
ここでは、本実施形態の製造方法を用いて、誘電エラストマーアクチュエータ(DEA:Dielectric Elastomer Actuator)を製造する場合について説明する。
図1に示すように、本実施形態の製造方法により製造されるDEA10は、誘電層11aを有する誘電部11と、誘電層11aを間に挟んで交互に配置される1層以上の第1導電層12a及び1層以上の第2導電層12bを有する変形可能な導電部12とを備える多層構造体である。
また、導電部12は、第1導電層12aと外部とを電気的に接続する第1接点12c及び第1補助接点12dを備えている。第1接点12cは、第1導電層12aの側縁に接続されている。第1補助接点12dは、第1導電層12aの側縁であって、第1接点12cが接続される側縁と反対側の側縁に接続されている。
同様に、導電部12は、第2導電層12bと外部とを電気的に接続する第2接点12e及び第2補助接点12fを備えている。第2接点12eは、第2導電層12bの側縁に接続されている。第2補助接点12fは、第2導電層12bの側縁であって、第2接点12eが接続される側縁と反対側の側縁に接続されている。
誘電部11は、誘電エラストマーにより構成されている。誘電エラストマーとしては、固化時の体積減少の小ささと流動性の観点から、無溶媒の2液硬化型エラストマーが望ましい。例えば、シリコーンエラストマー、ウレタンエラストマーが挙げられる。これら誘電エラストマーのうちの一種を用いてもよいし、複数種を併用してもよい。
誘電部11の誘電層11aの厚さは、例えば、10~1000μmである。
導電部12は、液体金属又は導電エラストマーにより構成されている。
液体金属としては、例えば、ガリウム-インジウム合金が挙げられる。
導電エラストマーとしては、例えば、絶縁性高分子及び導電性フィラーを含有する導電エラストマーが挙げられる。上記絶縁性高分子としては、固化時の体積減少の小ささと流動性の観点から、無溶媒の2液硬化型エラストマーが望ましい。例えば、シリコーンエラストマー、ウレタンエラストマーが挙げられる。これら絶縁性高分子のうちの一種を用いてもよいし、複数種を併用してもよい。上記導電性フィラーとしては、例えば、ケッチェンブラック(登録商標)、カーボンブラック、銅や銀等の金属粒子が挙げられる。これら導電性フィラーのうちの一種を用いてもよいし、複数種を併用してもよい。
導電部12の第1導電層12aの層数は、1層以上であり、好ましくは5~100層である。導電部12の第2導電層12bの層数は、1層以上であり、好ましくは5~100層である。第1導電層12a及び第2導電層12bの層数が多いほど、DEA10の変位量が大きくなる。第1導電層12aの層数と第2導電層12bの層数は同じであってもよいし、異なっていてもよい。第1導電層12a及び第2導電層12bの各厚さは、例えば、10~1000μmである。
次に、図2~図8を参照して、本実施形態のDEA10の製造方法について説明する。DEA10は、以下に記載する原型作製工程、第1成形工程、第2成形工程、及び導電部形成工程を順に経ることに製造される。
(原型作製工程)
図2に示すように、原型作製工程は、導電部12を模した形状の原型20を作製する工程である。
原型20は、第1本体部21と、第2本体部22と、第1本体部21と第2本体部22とを連結する連結部23とを備えている。第1本体部21は、第1導電層12aを模した形状の導電層部分21aと、導電層部分21aに接続されるとともに第1接点12cを模した形状の接続部21bと、導電層部分21aに接続されるとともに第1補助接点12dを模した形状の補助接続部21cとを備えている。
第2本体部22は、第2導電層12bを模した形状の導電層部分22aと、導電層部分22aに接続されるとともに第2接点12eを模した形状の接続部22bと、導電層部分22aに接続されるとともに第2補助接点12fを模した形状の補助接続部22cとを備えている。
導電層部分21a,22aの平面形状は、矩形、正方形、六角形、円形等少なくとも直交する2つの反転対称軸を持つ形状が望ましい。この対称軸の1つの両端に接続部21b,22bと補助接続部21c,22cを配置することにより、第2工程、導電部成形工程を効率的に行うことができるためである。
連結部23は、第1本体部21の接続部21b及び補助接続部21cと、第2本体部22の接続部22b及び補助接続部22cに接続されている。接続部21b,22b及び補助接続部21c,22cは、導電層部分21a,22aの重なり方向(紙面上下方向)に延びるように形成されるとともに、その一方側の端部にて連結部23に接続されている。
原型20の材料としては、溶媒との接触、加熱、振動等の特定の刺激が与えられることにより固体の状態から流動化する材料が用いられる。原型20の材料の具体例としては、ポリ乳酸、ABSが挙げられる。ポリ乳酸は、ジクロロメタンに溶解させることにより固体状から流動化させることができる。ABSは、ジメチルホルムアミドに溶解させることにより固体状から流動化させることができる。
原型20の作製方法としては、例えば、三次元造型機(所謂、3Dプリンター)を用いた積層造形法、射出成型法が挙げられる。積層造形法を用いる場合には、必要に応じてサポート材を用いてもよい。例えば、導電層部分21aと導電層部分22aとの間の隙間G等の原型20における浮いた部分にサポート材を介在させて原型20を作製し、その後、サポート材を除去する。サポート材としては、原型20を作製した後、溶解又は溶融させることにより除去可能な材料からなるサポート材を用いることが好ましい。サポート材の材料としては、例えば、水溶性のポリビニルアルコールが挙げられる。
(第1成形工程)
図3~図6に示すように、第1成形工程は、誘電エラストマー製の第1成形体30を型成形する工程である。第1成形工程では、互いに組み合わせることにより誘電部11の外形に応じたキャビティCを内部に形成する成形型24と、原型作製工程にて作製した原型20とを用いる。
図3及び図4に示すように、成形型24は、三つの分割型24a~24cを組み合わせることにより内部に誘電部11の外形に応じたキャビティCを形成する。図5に示すように、成形型24の内部の所定位置に原型20を位置させた状態として、成形型24内に誘電エラストマー材料Aを流し込む。このとき、必要に応じて、誘電エラストマー材料Aを流し込んだ成形型24を真空下に配置する等して、成形型24に残留する空気を除去する。
誘電エラストマー材料Aとしては、固化することにより誘電部11を構成する誘電エラストマーとなる材料であって、無溶媒で流動性を有するように調製可能な材料、例えば、2液硬化型の誘電エラストマー材料が用いられる。2液硬化型の誘電エラストマー材料は、固化時の体積変化が少ない。
成形型24内に誘電エラストマー材料Aを流し込んだ後、加熱や所定時間の放置等の所定の固化処理を行う。成形型24内の誘電エラストマー材料Aが固化した後、成形型24を分解して取り外す。これにより、図6に示すように、誘電エラストマーからなる誘電部11が原型20と一体に成形された第1成形体30が得られる。第1成形体30において、原型20は、第1本体部21及び第2本体部22が誘電部11に埋まり、連結部23が誘電部11の外部に露出する状態になっている。また、原型20の接続部21b,22b及び補助接続部21c,22cは、誘電部11の外部にて連結部23に接続されている。
(第2成形工程)
図7に示すように、第2成形工程は、第1成形体30から原型20を除去して、原型20に基づく形状の空隙を有する誘電部11からなる第2成形体31を作製する工程である。
第2成形工程では、第1成形体30に対して特定の刺激を与えることにより原型20のみを選択的に流動化させる流動化処理を行った後、流動化させた原型20を第1成形体30から除去する除去処理を行う。これにより、第1成形体30から誘電部11の部分のみが残り、誘電部11における原型20が埋まっていた部分が空隙に変換された第2成形体31が得られる。
第2成形体31には、原型20の第1本体部21が除去されることによって第1空隙32が形成されるとともに、原型20の第2本体部22が除去されることによって第2空隙33が形成される。第1空隙32及び第2空隙33は、それぞれ独立した空間として形成される。
第1空隙32は、第1本体部21の導電層部分21aが除去されてなる導電層空隙32aと、接続部21bが除去されてなる接続部空隙32bと、補助接続部21cが除去されてなる補助接続部空隙32cとを有する一つながりの空間である。第1空隙32は、接続部空隙32bの端部及び補助接続部空隙32cの端部の二箇所にて誘電部11の外部に開口している。
第2空隙33は、第2本体部22の導電層部分22aが除去されてなる導電層空隙33aと、接続部22bが除去されてなる接続部空隙33bと、補助接続部22cが除去されてなる補助接続部空隙33cとを有する一つながりの空間である。第2空隙33は、接続部空隙33bの端部及び補助接続部空隙33cの端部の二箇所にて誘電部11の外部に開口している。
次に、第2成形工程における流動化処理及び除去処理の方法について説明する。
流動化処理の方法としては、例えば、溶媒に対する溶解性の差を利用して、原型20のみが溶解する溶媒に接触させる方法、溶融温度の差を利用して、原型20のみが溶融する温度に加熱する方法、第1成形体30に振動を付与して原型20のみを流動化させる方法が挙げられる。流動化処理の方法は、原型20の材料及び誘電部11を構成する誘電エラストマーの種類に応じて適宜、選択する。
除去処理では、まず、第1成形体30において外部に露出する原型20の連結部23を切り取ったり、洗い流したりすることにより除去する。その後、誘電部11内に残る原型20を、溶解等の流動化処理を行い、誘電部11の外部へ排出して除去する。除去後に誘電部11内に残る原型20は、例えば、接続部空隙32b,33bの開口、及び補助接続部空隙32c,33cの開口の一方側から溶媒や空気等の流体を押し込み、他方側から原型20を排出させることにより除去する。また、接続部空隙32b,33bの開口、及び補助接続部空隙32c,33cの開口から原型20を吸引することにより除去してもよい。また、必要に応じて、第2成形体31の第1空隙32及び第2空隙33に残留する原型20を洗い流す洗浄処理、及び洗浄処理後の第2成形体31を乾燥させる乾燥処理等の後処理を行う。
(導電部形成工程)
図8に示すように、導電部形成工程は、第2成形体31の第1空隙32及び第2空隙33に導電材料Bを充填することにより、第2成形体31の誘電部11の内部に導電部12を形成する工程である。
導電部12が液体金属である場合には、第2成形体31の第1空隙32の接続部空隙32bの開口に導電材料Bとしての液体金属を、注射器35を用いて流し込む。そして、接続部空隙32bを介して導電層空隙32aに液体金属を流し込むとともに、導電層空隙32aを介して補助接続部空隙32cに液体金属を流し込み、第1空隙32内の空気を補助接続部空隙32cから排出しつつ、第1空隙32の全体に液体金属を充填する。その後、接続部空隙32b及び補助接続部空隙32cのいずれか一方の開口又は両方の開口に導線等の接続部材(図示略)の端部を差し込み、その開口から接続部材が引き出された状態として各開口をシリコンボンド等の封止材を用いて封止する。第2空隙33に対しても同様の処理を行う。
導電部12が導電エラストマーである場合には、第2成形体31の第1空隙32に導電エラストマー材料を流し込み、第1空隙32の全体に導電エラストマー材料を充填する。第1空隙32に導電エラストマー材料を流し込む方法は、液体金属を流し込む方法と同様である。その後、加熱や所定時間の放置等の所定の固化処理を行うことにより、第1空隙32内の導電エラストマー材料を固化させる。第2空隙33に対しても同様の処理を行う。
導電エラストマー材料は、固化することにより導電部12を構成する導電エラストマーとなる材料であって、無溶媒で流動性を有するように調製可能な材料、例えば、2液硬化型の誘電エラストマー材料と導電性フィラーとの混合物が用いられる。2液硬化型の誘電エラストマー材料を含む誘電エラストマー材料は、固化時の体積変化が少ない。
導電部形成工程によって、第2成形体31における第1空隙32が形成されていた部分に、第1空隙32と同形状の導電部12、即ち、第1導電層12a、第1接点12c、及び第1補助接点12dが形成される。同様に、第2成形体31における第2空隙33が形成されていた部分に、第2空隙33と同形状の導電部12、即ち、第2導電層12b、第2接点12e、及び第2補助接点12fが形成される。その結果、誘電層11aを有する誘電部11と、誘電層11aを間に挟む第1導電層12a及び第2導電層12bを有する導電部12とを備える多層構造のDEA10が得られる。
次に、本実施形態の製造方法を用いたDEA10の具体的な製造例を記載する。
(原型作製工程)
CADソフトを用いてDEA10の導電部12のモデルを設計した。設計したモデルに基づいて3Dプリンターを用いて、導電層部分21aと導電層部分22aとの間の隙間Gに、ポリビニルアルコールからなるサポート材を介在させた原型20を作製した。作製した原型20を常温の流水に曝し、サポート材を水に溶解させることにより、原型20からサポート材を除去した。原型20の材料としては、ポリ乳酸を用いた。
(第1成形工程)
分割型24a~24b及び原型20を組み合わせて、分割型24cが組付けられる部分が開口する状態の成形型24を組み立てた。そして、固化することによりシリコーンエラストマーとなる2剤硬化型の誘電エラストマー材料(製品名:SYLGARD184)の本剤及び硬化剤を混合し、成形型24のキャビティCに流し込んだ。
その後、成形型24のキャビティC内に残留した気泡を真空チャンバーによって除去した。成形型24のキャビティCからあふれ出す気泡が無くなったことを確認し、成形型24に分割型24cを取り付けた。常温で48時間、放置した後、40℃で24時間、更に放置することにより、誘電エラストマー材料を固化させた。そして、成形型24を分解して取り外すことにより第1成形体30を得た。
(第2成形工程)
ビーカーに入れたジクロロメタン中に第1成形体30を沈めることにより、第1成形体30の原型20をジクロロメタンに溶解させた。数時間後、ビーカー内のジクロロメタンを入れ替え、誘電部11内に残る原型20の残留物を、ピンセットを用いて外部へ押し出す操作を行った。次に、エタノールを入れたビーカーに第1成形体30を移し替えて同様の操作を行うことにより誘電部11内に残るジクロロメタンを洗い流し、半日程度放置した。その後、80℃で1時間乾燥させることにより第2成形体31を得た。
(導電部形成工程)
第2成形体31の第1空隙32に、導電材料としてのガリウム・インジウム合金(ガリウム75.5%、インジウム24.5%)を、注射器を用いて注入した。第1空隙32に導電材料を注入する操作と、第1空隙32内に残留した気泡を真空チャンバーによって抜く操作とを繰り返して、第1空隙32全体に導電材料を充填した。その後、第1空隙32の一方の開口部に導線を差し込んだ状態として、両方の開口部にシリコンボンドを付着させ、シリコンボンドを硬化させて開口部を封止した。そして、第2成形体31の第2空隙33に対しても同様の処理を行うことにより目的のDEA10を得た。
次に、本実施形態の作用について記載する。
DEA10の製造方法は、第1成形工程と、第2成形工程と、導電部形成工程とを有する。第1成形工程は、第1導電層12a及び第2導電層12bを模した形状の原型20を成形型24内に配置した状態として、成形型24内に誘電エラストマー材料を流し込み、固化させることにより、誘電エラストマーからなる誘電部11が原型20と一体に成形された第1成形体30を得る工程である。第2成形工程は、原型20を流動化させて第1成形体30から原型20を除去することにより、原型20が除去されてなる第1空隙32及び第2空隙33を有する誘電部11からなる第2成形体31を得る工程である。導電部形成工程は、第2成形体31の第1空隙32及び第2空隙33に導電材料を充填して第1導電層12a及び第2導電層12bを形成する工程である。
上記構成によれば、第1成形工程及び第2成形工程において、誘電層11aを有する誘電部11がまとめて形成されるとともに、導電部形成工程において、第1導電層12a及び第2導電層12bがまとめて形成される。そのため、誘電層11a、第1導電層12a、及び第2導電層12bを一層ずつ積層する積層作業を行う必要がない。
次に、本実施形態の効果について記載する。
(1)本実施形態の製造方法によれば、上記のとおり、誘電層11a、第1導電層12a、及び第2導電層12bを一層ずつ積層する積層作業を行う必要がない。そのため、積層により誘電層及び導電層を形成する従来の製造方法と比較して、DEA10の製造時間を短縮できる。この効果は、誘電層11a、第1導電層12a、及び第2導電層12bの層数が多いほど、より顕著に得られる。
また、積層により誘電層及び導電層を形成する従来の製造方法の場合、誘電層及び導電層を平らなシート状以外の形状に形成すること、例えば、誘電層及び導電層の重なり方向に屈曲又は湾曲した部分を有する形状に形成することが難しい。そのため、製造方法に起因して誘電層及び導電層の形状が制限されてしまう。これに対して、本実施形態の製造方法によれば、原型20を作製可能な形状であれば、平らなシート状に制限されることなく、より複雑な形状の誘電層及び導電層を有するDEA10も製造可能である。したがって、DEA10の設計の自由度が大きく向上する。
また、第2成形工程において、第1成形体30から原型20を除去する方法として、原型20を流動化させる方法を採用している。これにより、切り取りや切削により原型20を除去する方法と比較して、第2成形体31の誘電部11に傷が付きにくい。そのため、導電部形成工程において、誘電部11に付いた傷から導電材料Bが漏れ出してしまうことを抑制できる。
(2)原型20は、第1導電層12a及び第2導電層12bを模した導電層部分21a,22aに接続されるとともに第1成形体30において誘電部11の外部まで延びる接続部21b,22bを備えている。導電部形成工程において、原型20における接続部21b,22bが除去されてなる接続部空隙32b,33bを介して、導電層部分21a,22aが除去されてなる導電層空隙32a,33aに導電材料Bを充填している。
上記構成によれば、第2成形体31の導電層空隙32a,33aに導電材料Bを容易に充填できる。また、接続部空隙32b,33bに導電材料Bが充填された部分を、第1導電層12a及び第2導電層12bと外部とを電気的に接続する第1接点12c、第2接点12eとして利用できる。この場合、第1導電層12a及び第2導電層12bとの間に継ぎ目のない第1接点12c、第2接点12eが得られる。また、上記構成によれば、原型20を作製可能な形状であれば、第1接点12c、第2接点12eについても、製造方法によって、その位置や形状が特に制限されることなく、DEA10の設計の自由度が大きく向上する。
また、導電層部分21a,22aが接続部21b,22bに支持される形状となることにより、成形型24内に原型20を配置した際における導電層部分21a,22aの位置ずれを抑制できる。
(3)原型20は、第1導電層12a及び第2導電層12bを模した導電層部分21a,22aに接続されるとともに第1成形体30において誘電部11の外部まで延びる補助接続部21c,22cを備えている。導電部形成工程において、導電層部分21a,22aが除去されてなる導電層空隙32a,33aを介して、補助接続部21c,22cが除去されてなる補助接続部空隙32c,33cに導電材料Bを充填している。
上記構成によれば、第2成形体31の導電層空隙32a,33aに導電材料Bを充填する際に、補助接続部空隙32c,33cを通じて空気外部へ排出しながら導電材料Bを充填できる。これにより、第1導電層12a及び第2導電層12bに気泡が生じることを抑制できる。また、第2成形工程において、第1成形体30の誘電部11内の原型20を除去する際に、接続部空隙32b,33b側から補助接続部空隙32c,33c側へ押し出すようにして原型20を効率的に排出できる。
また、導電層部分21a,22aが補助接続部21c,22cに支持される形状となることにより、成形型24内に原型20を配置した際における導電層部分21a,22aの位置ずれを抑制できる。
(4)原型20において、接続部21b,22bは、導電層部分21a,22aの側縁に接続され、補助接続部21c,22cは、導電層部分21a,22aの側縁であって、接続部21b,22bが接続される側縁の反対側の側縁に接続されている。
上記構成によれば、第2成形工程において、より効率的に原型20を排出できるとともに、導電部形成工程においてより効率的に第1空隙32及び第2空隙33内の空気を外部へ排出できる。
(5)原型20は、第1本体部21と、第2本体部22とを連結する連結部23を備えている。第1成形体30において、原型20の連結部23は、誘電部11の外側に位置している。
上記構成によれば、一つの部品からなる原型20を用いて、第2成形体31に二つの独立した第1空隙32及び第2空隙33を形成できる。
(6)導電材料Bは、2液硬化型の誘電エラストマー材料と導電性フィラーとの混合物である。
上記構成によれば、導電材料Bの固化時の体積変化が少ないため、導電材料Bの固化時に誘電部11の内部に空気が入り込むことを抑制できる。
なお、本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・原型20は、少なくとも第1導電層12a及び第2導電層12bを模した形状の導電層部分21a,22aを有していればよく、その他の部分の一部又は全部が省略された原型20であってもよい。この場合には、導電部形成工程の後、誘電部11の外面等に対して、第1導電層12a及び第2導電層12bと外部とを電気的に接続する接点の一部又は全部を後付けで作製する処理を行う。
・原型20は、一つの部品からなるものに限定されるものではなく、複数の部品からなるものであってもよい。例えば、原型20を導電層部分21a,22a毎に分割して作製し、分割された複数の部品を組み合わせて原型20として用いてもよいし、分割された状態のままで、成形型24内に所定の位置関係となるように配置してもよい。原型20を複数の部品に分割して作製することにより、より複雑な形状やより細かな形状の原型20の作製が容易になる。例えば、射出成型法により作製することが難しい形状の原型20であっても、複数の部品に分割することにより、射出成型法により作製することが可能になる。また、サポート材を使用せずに作製することも可能になり、この場合には、サポート材を除去する作業を省略できる。
・上記実施形態の製造方法の製造対象となるDEA10は、アクチュエータとして用いられるDEAに限定されるものではなく、外力を検出するセンサとして用いられるDEAであってもよい。また、上記実施形態の製造方法は、誘電エラストマーからなる誘電層を有する誘電部と、誘電層を間に挟む複数の導電層を有する変形可能な導電部とを備える多層構造体の製造に広く適用可能である。
次に、上記実施形態及び変更例から把握できる技術的思想を以下に記載する。
(イ)前記原型は、第1の空隙を形成するための第1本体部と、第1の空隙に対して独立した第2の空隙を形成するための第2本体部と、前記第1本体部と前記第2本体部とを連結する連結部とを備えている前記多層構造体の製造方法。
(ロ)前記原型は、複数の部品からなる前記多層構造体の製造方法。
(ハ)前記導電材料は、2液硬化型の誘電エラストマー材料と導電性フィラーとの混合物である前記多層構造体の製造方法。
A…誘電エラストマー材料
B…導電材料
10…DEA
11…誘電部
11a…誘電層
12…導電部
12a…第1導電層
12b…第2導電層
20…原型
24…成形型
30…第1成形体
31…第2成形体

Claims (5)

  1. 誘電エラストマーからなる誘電層を有する誘電部と、前記誘電層を間に挟む複数の導電層を有する変形可能な導電部とを備える多層構造体の製造方法であって、
    前記導電層を模した形状の導電層部分を有する原型を成形型内に配置した状態として、前記成形型内に誘電エラストマー材料を流し込み、固化させることにより、誘電エラストマーからなる前記誘電部が前記原型と一体に成形された第1成形体を得る第1成形工程と、
    前記原型を流動化させて前記第1成形体から前記原型を除去することにより、前記原型の導電層部分が除去されてなる空隙を有する前記誘電部からなる第2成形体を得る第2成形工程と、
    前記第2成形体の前記空隙に導電材料を充填して前記導電層を形成する導電部形成工程とを有することを特徴とする多層構造体の製造方法。
  2. 前記原型は、前記導電層部分に接続されるとともに前記第1成形体において前記誘電部の外部まで延びる接続部を備え、
    前記導電部形成工程において、前記原型における前記接続部が除去されてなる空隙を介して、前記導電層部分が除去されてなる空隙に前記導電材料を充填する請求項1に記載の多層構造体の製造方法。
  3. 前記原型は、前記導電層部分に接続されるとともに前記第1成形体において前記誘電部の外部まで延びる補助接続部を備え、
    前記導電部形成工程において、前記導電層部分が除去されてなる空隙を介して、前記補助接続部が除去されてなる空隙に前記導電材料を充填する請求項2に記載の多層構造体の製造方法。
  4. 前記接続部は、前記導電層部分の側縁に接続され、
    前記補助接続部は、前記導電層部分の側縁であって、前記接続部が接続される側縁の反対側の側縁に接続される請求項3に記載の多層構造体の製造方法。
  5. 前記多層構造体は、誘電エラストマーアクチュエータである請求項1~4のいずれか一項に記載の多層構造体の製造方法。
JP2020008359A 2020-01-22 2020-01-22 多層構造体の製造方法 Active JP7339168B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020008359A JP7339168B2 (ja) 2020-01-22 2020-01-22 多層構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020008359A JP7339168B2 (ja) 2020-01-22 2020-01-22 多層構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2021118556A JP2021118556A (ja) 2021-08-10
JP7339168B2 true JP7339168B2 (ja) 2023-09-05

Family

ID=77175322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020008359A Active JP7339168B2 (ja) 2020-01-22 2020-01-22 多層構造体の製造方法

Country Status (1)

Country Link
JP (1) JP7339168B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191505B2 (ja) 1993-07-12 2001-07-23 トヨタ自動車株式会社 車両用経路誘導装置
WO2019065010A1 (ja) 2017-09-28 2019-04-04 豊田合成株式会社 エラストマー製圧電素子、及びエラストマー製圧電素子の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156046A (ja) * 1985-12-27 1987-07-11 Yamahito Kogure ハ−フロストワツクス鋳造法
JPS62211975A (ja) * 1986-03-12 1987-09-17 Murata Mfg Co Ltd 積層アクチユエ−タおよびその製造方法
JPH03191505A (ja) * 1989-12-20 1991-08-21 Sumitomo Metal Ind Ltd 積層セラミック電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191505B2 (ja) 1993-07-12 2001-07-23 トヨタ自動車株式会社 車両用経路誘導装置
WO2019065010A1 (ja) 2017-09-28 2019-04-04 豊田合成株式会社 エラストマー製圧電素子、及びエラストマー製圧電素子の製造方法

Also Published As

Publication number Publication date
JP2021118556A (ja) 2021-08-10

Similar Documents

Publication Publication Date Title
JP6695715B2 (ja) 部品の成形方法
CN105009276A (zh) 用于半导体封装的衬底及其形成方法
JP2012526679A5 (ja)
US20120097357A1 (en) Casting unit and casting method
Pontes et al. Experimental assessment of hybrid mould performance
JP7339168B2 (ja) 多層構造体の製造方法
TWI668064B (zh) 模具及形成其的方法
TWI290092B (en) Resin casting mold and method of casting resin
JP6417586B2 (ja) 造形方法および造形物
US11548232B2 (en) Method of manufacturing isotropic parts utilizing additive manufacturing methods
JP4262742B2 (ja) 鋳型
JP2005261286A (ja) 食品製造装置および食品製造方法
JP2019035136A (ja) 三次元物体の付加的製造方法及び装置
CN104981103A (zh) 用于制造三维电路装置的方法和电路装置
JP5009013B2 (ja) 異方性導電シートの製造方法及び異方性導電シート製造用金型装置
TWI761990B (zh) 具有強化結構的快速模具的製造方法
JP6596861B2 (ja) 積層造形構造体
JPH08192467A (ja) 光硬化樹脂型
KR20230012195A (ko) 3d 프린팅 장치 및 방법
JP6794429B2 (ja) Frpシートプレス成形方法及び装置、並びにfrp成形品
KR100927480B1 (ko) 주형 제작용 밀납코어의 제조방법
Jaya Christiyan et al. A Study On Embedded Electronics Using Additive Manufacturing
Ma et al. Ultrasound Powered Wetting and Filling of Liquid Metal into Ultrafine Channels for Flexible Electronics
Wichniarek et al. Application of additive technology of Fused Deposition Modeling for manufacturing small series of elastic models
TW202224910A (zh) 混合列印製作三維機電結構的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230824

R150 Certificate of patent or registration of utility model

Ref document number: 7339168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150