JP7235531B2 - Converter device, processing method and program - Google Patents
Converter device, processing method and program Download PDFInfo
- Publication number
- JP7235531B2 JP7235531B2 JP2019029644A JP2019029644A JP7235531B2 JP 7235531 B2 JP7235531 B2 JP 7235531B2 JP 2019029644 A JP2019029644 A JP 2019029644A JP 2019029644 A JP2019029644 A JP 2019029644A JP 7235531 B2 JP7235531 B2 JP 7235531B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- supply voltage
- phase
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、コンバータ装置、処理方法及びプログラムに関する。 The present invention relates to a converter device, processing method and program.
コンバータ装置は、さまざまな分野で利用されている。特許文献1には、コンバータ装置を空気調和機に適用し、装置の小型化及び簡素化を図る技術が記載されている。
Converter devices are used in various fields.
ところで、コンバータ装置に供給される電源に位相の急激な変化などの異常が生じた場合、過電流が流れ、コンバータ装置に不具合が発生する可能性がある。 By the way, if an abnormality such as a sudden change in phase occurs in the power supplied to the converter device, an overcurrent may flow and the converter device may malfunction.
そこで、コンバータ装置に供給される電源に異常が発生した場合であっても、コンバータ装置の運転を継続させることのできる技術が求められている。 Therefore, there is a demand for a technique that allows the converter device to continue operating even when an abnormality occurs in the power supplied to the converter device.
本発明は、上記の課題を解決することのできるコンバータ装置、処理方法及びプログラムを提供することを目的としている。 An object of the present invention is to provide a converter device, a processing method, and a program that can solve the above problems.
本発明の第1の態様によれば、コンバータ装置は、供給される電源電圧の電圧波形を検出する波形検出部と、前記電源電圧の所定周期以上の期間における前記電源電圧のピーク値を用いて前記電源電圧を正規化する正規化処理部と、前記正規化処理部が正規化した後の電圧と前記電源電圧の理想的な電圧との差に基づく補正値を用いて電圧指令を算出する電圧指令算出部と、を備える。 According to the first aspect of the present invention, a converter device uses a waveform detection section that detects a voltage waveform of a power supply voltage to be supplied, and a peak value of the power supply voltage in a period equal to or longer than a predetermined cycle of the power supply voltage. A voltage for calculating a voltage command using a normalization processing unit that normalizes the power supply voltage and a correction value based on a difference between the voltage normalized by the normalization processing unit and an ideal voltage of the power supply voltage and a command calculator .
本発明の第2の態様によれば、第1の態様におけるコンバータ装置は、前記電圧波形の同相成分と直交成分とを特定する成分特定部と、前記同相成分と直交成分とに基づいて、前記電源電圧の推定した位相と前記電源電圧の実際の位相との差である位相差を算出する位相差算出部と、を備えるものであってもよい。 According to a second aspect of the present invention, the converter device according to the first aspect includes: a component specifying unit that specifies an in-phase component and a quadrature component of the voltage waveform; and based on the in-phase component and the quadrature component, the A phase difference calculator for calculating a phase difference between the estimated phase of the power supply voltage and the actual phase of the power supply voltage.
本発明の第3の態様によれば、第2の態様におけるコンバータ装置は、前記位相差に基づいて、前記電源電圧の推定した位相を制御する位相制御部、を備えるものであってもよい。 According to a third aspect of the present invention, the converter device according to the second aspect may include a phase control section that controls the estimated phase of the power supply voltage based on the phase difference.
本発明の第4の態様によれば、第1の態様から第3の態様の何れか1つにおけるコンバータ装置において、前記正規化処理部は、ローパスフィルタに前記ピーク値を通過させた場合に、前記ローパスフィルタが出力する値で前記電源電圧を正規化するものであってもよい。 According to a fourth aspect of the present invention, in the converter device according to any one of the first aspect to the third aspect, when the normalization processing unit passes the peak value through a low-pass filter, The power supply voltage may be normalized by the value output by the low-pass filter .
本発明の第5の態様によれば、第1の態様から第4の態様の何れか1つにおけるコンバータ装置において、前記電圧指令算出部は、前記正規化処理部によって正規化された前記電源電圧に基づく昇圧比の上限の逆数によって、前記電圧指令の取り得る範囲を制限するものであってもよい。 According to a fifth aspect of the present invention, in the converter device according to any one of the first aspect to the fourth aspect, the voltage command calculator may calculate the power supply voltage normalized by the normalization processor. The range that the voltage command can take may be restricted by the reciprocal of the upper limit of the boost ratio based on .
本発明の第6の態様によれば、コンバータ装置による処理方法は、供給される電源電圧の電圧波形を検出することと、前記電源電圧の所定周期以上の期間における前記電源電圧のピーク値を用いて前記電源電圧を正規化することと、正規化した後の電圧と前記電源電圧の理想的な電圧との差に基づく補正値を用いて電圧指令を算出することと、を含む。 According to a sixth aspect of the present invention, a processing method by a converter device includes detecting a voltage waveform of a supplied power supply voltage, and using a peak value of the power supply voltage in a period equal to or longer than a predetermined cycle of the power supply voltage. and calculating a voltage command using a correction value based on the difference between the normalized voltage and the ideal voltage of the power supply voltage.
本発明の第7の態様によれば、プログラムは、コンバータ装置のコンピュータに、
供給される電源電圧の電圧波形を検出することと、前記電源電圧の所定周期以上の期間における前記電源電圧のピーク値を用いて前記電源電圧を正規化することと、正規化した後の電圧と前記電源電圧の理想的な電圧との差に基づく補正値を用いて電圧指令を算出することと、を実行させる。
According to a seventh aspect of the present invention, the program causes the computer of the converter device to:
detecting a voltage waveform of a supplied power supply voltage; normalizing the power supply voltage using a peak value of the power supply voltage in a period equal to or longer than a predetermined period of the power supply voltage; and voltage after normalization. and calculating a voltage command using a correction value based on the difference between the power supply voltage and the ideal voltage.
本発明の実施形態によるコンバータ装置、処理方法及びプログラムによれば、コンバータ装置に供給される電源に異常が発生した場合であっても、コンバータ装置の運転を継続させることができる。 According to the converter device, the processing method, and the program according to the embodiments of the present invention, the operation of the converter device can be continued even when an abnormality occurs in the power supplied to the converter device.
<第1実施形態>
以下、図面を参照しながら実施形態について詳しく説明する。
本発明の第1実施形態によるモータ駆動装置について説明する。
図1は、本発明の第1実施形態によるモータ駆動装置1の構成を示す図である。モータ駆動装置1は、交流電源4からの交流電力を直流電力に変換し、その直流電力を三相交流電力に変換して圧縮機モータ20に出力する装置である。モータ駆動装置1は、図1に示すように、コンバータ装置2と、インバータ装置3と、を備える。
<First embodiment>
Hereinafter, embodiments will be described in detail with reference to the drawings.
A motor drive device according to a first embodiment of the present invention will be described.
FIG. 1 is a diagram showing the configuration of a
コンバータ装置2は、交流電源4からの交流電力を直流電力に変換してインバータ装置3に出力する装置である。コンバータ装置2は、整流回路5と、スイッチング回路10aと、スイッチング回路10bと、平滑コンデンサ12と、コンバータ制御部15と、電圧検出部17と、を備える。
整流回路5は、入力端子と、入力側の基準端子と、出力端子と、出力側の基準端子と、を備える。入力側の基準端子の電位は、入力端子における電位の基準となる電位である。出力側の基準端子の電位は、出力端子における電位の基準となる電位である。整流回路5は、交流電源4より入力された交流電力を直流電力に変換し、スイッチング回路10aと、スイッチング回路10bとに出力する。
The
The
スイッチング回路10aは、平滑コンデンサ12に流れる電流を流し、インバータ装置3に入力される電圧を生成する。スイッチング回路10aは、リアクトル6aと、ダイオード7aと、スイッチング素子8aと、を備える。
The
リアクトル6aは、第1端子と、第2端子と、を備える。
ダイオード7aは、アノード端子と、カソード端子と、を備える。
スイッチング素子8aは、第1端子と、第2端子と、第3端子と、を備える。スイッチング素子8aは、第1端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第2端子から第3端子に流れる電流を制御し、スイッチング回路10aに流れる電流の値を変化させる。スイッチング素子8aとしては、電界効果トランジスタ(FET:Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)等が挙げられる。スイッチング素子8aが例えばnMOSトランジスタである場合、スイッチング素子8aの第1端子はゲート端子であり、第2端子はソース端子であり、第3端子はドレイン端子である。
The
The
The
スイッチング回路10bは、スイッチング回路10aと同様に、平滑コンデンサ12に電流を流し、インバータ装置3に入力される電圧を生成する。スイッチング回路10bは、リアクトル6bと、ダイオード7bと、スイッチング素子8bと、を備える。
Similar to the
リアクトル6bは、第1端子と、第2端子と、を備える。
ダイオード7bは、アノード端子と、カソード端子と、を備える。
スイッチング素子8bは、スイッチング素子8aと同様に、第1端子と、第2端子と、第3端子と、を備える。スイッチング素子8bは、第1端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第2端子から第3端子に流れる電流を制御し、スイッチング回路10bに流れる電流の値を変化させる。スイッチング素子8bとしては、電界効果トランジスタ、IGBT等が挙げられる。スイッチング素子8bが例えばnMOSトランジスタである場合、スイッチング素子8bの第1端子はゲート端子であり、第2端子はソース端子であり、第3端子はドレイン端子である。
The
The
The
平滑コンデンサ12は、第1端子と、第2端子と、を備える。平滑コンデンサ12は、スイッチング回路10aとスイッチング回路10bの両方から電流を受ける。つまり、インバータ装置3に入力される電圧は、スイッチング回路10aとスイッチング回路10bの両方から平滑コンデンサ12に流れる電流値の総和によって決定される。
The
電圧検出部17は、第1入力端子と、第2入力端子と、出力端子と、を備える。電圧検出部17は、交流電源4が整流回路5へ入力する入力電圧を検出する。電圧検出部17は、検出した入力電圧の情報をコンバータ制御部15に与える。
The
コンバータ制御部15は、第1入力端子と、第1出力端子と、第2出力端子と、を備える。コンバータ制御部15は、第1入力端子を介して、電圧検出部17から入力電圧の情報を受け、入力電圧波形を観測する。コンバータ制御部15は、第1出力端子を介してスイッチング回路10aを制御する。また、コンバータ制御部15は、第2出力端子を介して10bを制御する。
交流電源4は、出力端子と、基準端子と、を備える。交流電源4は、コンバータ装置2に交流電力を供給する。
The
インバータ装置3は、コンバータ装置2から出力された直流電力を三相交流電力に変換して圧縮機モータ20に出力する装置である。インバータ装置3は、ブリッジ回路18と、インバータ制御部19と、を備える。
The
ブリッジ回路18は、図1に示すように、入力端子と、第1出力端子と、第2出力端子と、第3出力端子と、基準端子と、を備える。基準端子の電位は、入力端子、第1出力端子、第2出力端子及び第3出力端子のそれぞれにおける電位の基準となる電位である。ブリッジ回路18は、スイッチング素子181、182、183、184、185、186を備える。ブリッジ回路18は、スイッチング素子181と182、スイッチング素子183と184、スイッチング素子185と186のそれぞれが対を成して構成される。スイッチング素子181~186のそれぞれは、第1端子と、第2端子と、第3端子と、を備える。スイッチング素子181~186のそれぞれは、第1端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第2端子から第3端子に流れる電流を制御し、圧縮機モータ20を駆動する三相交流電力を生成し、生成した三相交流電力を圧縮機モータ20に出力する。スイッチング素子181、182、183、184、185、186としては、パワー電界効果トランジスタ、IGBT等が挙げられる。
The
インバータ制御部19は、第1出力端子と、第2出力端子と、第3出力端子と、第4出力端子と、第5出力端子と、第6出力端子と、を備える。インバータ制御部19の第1出力端子は、スイッチング素子181のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子181の第1端子に出力するための端子である。インバータ制御部19の第2出力端子は、スイッチング素子182のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子182の第1端子に出力するための端子である。インバータ制御部19の第3出力端子は、スイッチング素子183のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子183の第1端子に出力するための端子である。インバータ制御部19の第4出力端子は、スイッチング素子184のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子184の第1端子に出力するための端子である。インバータ制御部19の第5出力端子は、スイッチング素子185のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子185の第1端子に出力するための端子である。インバータ制御部19の第6出力端子は、スイッチング素子186のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子186の第1端子に出力するための端子である。なお、図1では、インバータ制御部19の第1~第6出力端子を省略して示している。また、図1では、インバータ制御部19の第1~第6出力端子からブリッジ回路18に出力されるゲート駆動信号をまとめてゲート駆動信号Spwmと示している。インバータ制御部19は、ブリッジ回路18におけるスイッチング素子の開閉を制御する。インバータ制御部19は、例えば、図示していない上位装置から入力される要求回転数指令に基づいて、スイッチング素子181~186のゲート駆動信号Spwmを生成する。インバータ制御部19は、第1~第6出力端子を介して、ゲート駆動信号Spwmをブリッジ回路18に与える。なお、インバータ制御の具体的な手法の例としては、ベクトル制御、センサレスベクトル制御、V/F(Variable Frequency)制御、過変調制御、1パルス制御などが挙げられる。
The
整流回路5の入力端子は、交流電源4の出力端子と、電圧検出部17の第1入力端子とに接続される。整流回路5の入力側の基準端子は、交流電源4の基準端子と、電圧検出部17の第2入力端子とに接続される。整流回路5の出力端子は、リアクトル6aの第1端子と、リアクトル6bの第1端子とに接続される。整流回路5の出力側の基準端子は、スイッチング素子8aの第3端子と、スイッチング素子8bの第3端子と、平滑コンデンサ12の第2端子と、インバータ装置3の基準端子(スイッチング素子182、184、186それぞれの第3端子)とに接続される。
An input terminal of the
リアクトル6aの第2端子は、ダイオード7aのアノード端子と、スイッチング素子8aの第2端子とに接続される。リアクトル6bの第2端子は、ダイオード7bのアノード端子と、スイッチング素子8bの第2端子とに接続される。
ダイオード7aのカソード端子は、ダイオード7bのカソード端子と、平滑コンデンサ12の第1端子と、インバータ装置3の入力端子(スイッチング素子181、183、185それぞれの第2端子)とに接続される。
スイッチング素子8aの第1端子は、コンバータ制御部15の第1出力端子に接続される。スイッチング素子8bの第1端子は、コンバータ制御部15の第2出力端子に接続される。
A second terminal of the
The cathode terminal of
A first terminal of switching
コンバータ制御部15の第1端子は、電圧検出部17の出力端子に接続される。
スイッチング素子181の第1端子は、インバータ制御部19の第1出力端子に接続される。スイッチング素子182の第1端子は、インバータ制御部19の第2出力端子に接続される。スイッチング素子183の第1端子は、インバータ制御部19の第3出力端子に接続される。スイッチング素子184の第1端子は、インバータ制御部19の第4出力端子に接続される。スイッチング素子185の第1端子は、インバータ制御部19の第5出力端子に接続される。スイッチング素子186の第1端子は、インバータ制御部19の第6出力端子に接続される。
A first terminal of
A first terminal of the
スイッチング素子181の第3端子は、スイッチング素子182の第2端子と、圧縮機モータ20の第1端子とに接続される。スイッチング素子183の第3端子は、スイッチング素子184の第2端子と、圧縮機モータ20の第2端子とに接続される。スイッチング素子185の第3端子は、スイッチング素子186の第2端子と、圧縮機モータ20の第1端子とに接続される。
The third terminal of switching
なお、インバータ制御部19が、上記のようなブリッジ回路18におけるスイッチング素子の開閉を制御する際に、特許文献1に記載されているように、直流電圧検出部、及び、モータ電流検出部が設けられてもよい。
直流電圧検出部は、ブリッジ回路18の入力直流電圧Vdcを検出する検出部である。
モータ電流検出部は、圧縮機モータ20に流れる各相電流iu、iv、iwを検出する検出部である。モータ電流検出部は、これらの検出値Vdc、iu、iv、iwをインバータ制御部19に入力する。なお、モータ電流検出部は、ブリッジ回路18と平滑コンデンサ12の間の負極側電力線に流れる電流を検出し、この検出信号から各相電流iu、iv、iwを取得するものであってもよい。
When the
The DC voltage detector is a detector that detects the input DC voltage Vdc of the
The motor current detector is a detector that detects phase currents iu, iv, and iw flowing through the
図2は、コンバータ制御部15の機能ブロック図である。
コンバータ制御部15は、図2に示すように、波形検出部21、成分特定部22、位相差算出部23、制御信号生成部24(位相制御部の一例)、記憶部25を備える。
FIG. 2 is a functional block diagram of
The
波形検出部21は、交流電源4(電源電圧の一例)の電圧波形を検出する。波形検出部21は、検出した電圧波形を成分特定部22に出力する。
成分特定部22は、交流電源4の電圧波形の同相成分と直交成分とを特定する。
例えば、交流電源4の実際の電圧波形をvinとし、式(1)のように表すこととする。
The
For example, let the actual voltage waveform of the
ここで、式(1)において、Vaは電源電圧の振幅である。また、θrealは、電源電圧の位相である。
成分特定部22は、例えば、電圧波形vinについて一次のフーリエ変換を行うことで、交流電源4の電圧波形における基本波成分について同相成分vqと直交成分vdとを特定する。具体的には、成分特定部22は、交流電源4の電圧波形の同相成分vqと直交成分vdとを所定のタイミングごと(例えば、位相πごと、位相2πごと、常時など)に式(2)を用いて特定する。
Here, in equation (1), Va is the amplitude of the power supply voltage. Also, θreal is the phase of the power supply voltage.
The
ここで、θは推定している現在の位相である。なお、ここで示した式(2)は、過去2πの範囲で同相成分vqと直交成分vdとを算出する式である。式(2)を用いて算出した直交成分vdがゼロであれば、直交成分vdが存在しない。すなわち、式(2)を用いて算出した直交成分vdがゼロであれば、式(2)を用いて算出した交流電源4の電圧波形は同相成分vqのみであり、その同相成分vqは、交流電源4の実際の電圧波形と位相が一致している。
成分特定部22は、同相成分vqと直交成分vdとを位相差算出部23に出力する。
where θ is the current phase being estimated. The formula (2) shown here is a formula for calculating the in-phase component vq and the quadrature component vd within the past 2π range. If the quadrature component vd calculated using equation (2) is zero, the quadrature component vd does not exist. That is, if the quadrature component vd calculated using the equation (2) is zero, the voltage waveform of the
The
位相差算出部23は、特定した同相成分vqと直交成分vdとに基づいて、例えば、式(3)を用いて、推定した位相θと実際の位相θrealとの位相差Δθbarを算出する。
The
位相差算出部23は、算出した位相差Δθbarを制御信号生成部24に出力する。
The
制御信号生成部24は、例えば、位相差Δθbarを含む式(4)を用いて位相差Δθbarをゼロに収束させるように制御(例えば、PI(Proportional-Integral)制御)を行うことにより、位相θを調整することができる。
For example, the
式(4)において、Kθpは比例ゲインである。また、Kθiは積分ゲインである。
その結果、ノイズによる誤検知を避けるために所定の観測期間を必要とするゼロクロス信号を用いて位相調整する場合に比べて、交流電源4の周波数が急変した場合であっても、速やかに位相差Δθbarをゼロにすることができる。つまり、コンバータ装置2における位相の補正の応答性を高めることができる。
In equation (4), K θp is the proportional gain. Also, K θi is the integral gain.
As a result, even if the frequency of the
記憶部25は、コンバータ制御部15が行う処理に必要な種々の情報を記憶する。
例えば、記憶部25は、上述の式(1)~式(4)を記憶する。
For example, the
次に、本発明の第1実施形態によるモータ駆動装置1の処理について説明する。
ここでは、図3に示すコンバータ装置2の処理フローについて説明する。
なお、図3に示すコンバータ装置2の処理は、入力電流が流れているときに行う処理である。
Next, processing of the
Here, the processing flow of the
Note that the processing of the
波形検出部21は、交流電源4の電圧波形を検出する(ステップS1)。波形検出部21は、検出した電圧波形を成分特定部22に出力する。
The
成分特定部22は、波形検出部21から電圧波形を受ける。成分特定部22は、受けた電圧波形における基本波成分について同相成分vqと直交成分vdとを所定のタイミングごとに特定する(ステップS2)。成分特定部22は、特定した同相成分vqと直交成分vdとを位相差算出部23に出力する。
位相差算出部23は、成分特定部22から同相成分vqと直交成分vdとを受ける。位相差算出部23は、受けた同相成分vqと直交成分vdとに基づいて、推定した位相θと実際の位相θrealとの位相差Δθbarを算出する(ステップS3)。位相差算出部23は、算出した位相差Δθbarを制御信号生成部24に出力する。
The
制御信号生成部24は、位相差算出部23から位相差Δθbarを受ける。制御信号生成部24は、例えば、式(4)を用いて、位相差Δθbarをゼロに収束させるように制御(例えば、PI制御)を行うことにより、位相θを調整することができる。
The
(シミュレーション結果の比較)
次に、本発明の第1実施形態によるコンバータ装置2の処理の効果を示すために、本発明の第1実施形態によるモータ駆動装置1のシミュレーション結果と、従来のモータ駆動装置のシミュレーション結果とを比較する。
なお、本発明の第1実施形態によるモータ駆動装置1のシミュレーションでは、位相差Δθbarをゼロに収束させる制御を行っているのに対して、従来のモータ駆動装置のシミュレーションでは、位相差Δθbarをゼロに収束させる制御を行っていない。
(Comparison of simulation results)
Next, in order to show the effect of the processing of the
In the simulation of the
図4は、本発明の第1実施形態によるモータ駆動装置1のシミュレーション結果と、従来のモータ駆動装置のシミュレーション結果とを示す図である。
シミュレーションでは、3秒のところで電源電圧の周波数を定格周波数から10%速く変化させている。
図4の(A)の部分と(B)の部分は、本発明の第1実施形態によるモータ駆動装置1のシミュレーション結果である。また、図4の(C)の部分と(D)の部分は、従来のモータ駆動装置のシミュレーション結果である。
また、図4の(A)の部分と(C)の部分は、長時間((A)の部分は2.5秒~5秒、(C)の部分は2.5秒~6秒)の電圧波形及び電流波形を示す。また、図4の(B)の部分と(D)の部分は、電源電圧の周波数が変化する前後の時間の電圧波形及び電流波形を示す。
なお、電源位相以外の縦軸については定常状態の値で規格化している。電源電圧、入力電流について定常状態の波高値が1である。直流バス電圧について定常状態の直流バス電圧が1である。dutyについて信号が常時オフ状態にするのが1、常時オン状態にするのが0(オフ状態のデューティ比を表す)である。電源周波数推定値について定常状態の周波数が1である。電源周期推定値について定常状態の周期が1である。また、電源位相について単位は[deg]であり、実線が電源位相の推定値、破線が電源位相の真値である。
FIG. 4 is a diagram showing simulation results of the
In the simulation, the frequency of the power supply voltage is changed 10% faster than the rated frequency at 3 seconds.
Parts (A) and (B) of FIG. 4 are simulation results of the
In addition, parts (A) and (C) of FIG. 4 are for a long time (part (A) is 2.5 seconds to 5 seconds, part (C) is 2.5 seconds to 6 seconds). Voltage waveforms and current waveforms are shown. Parts (B) and (D) of FIG. 4 show voltage waveforms and current waveforms before and after the frequency of the power supply voltage changes.
The vertical axes other than the power supply phase are normalized by steady-state values. The steady-state crest value is 1 for the power supply voltage and the input current. The steady state DC bus voltage is unity for the DC bus voltage. The duty is 1 when the signal is always off, and 0 when the signal is always on (representing the duty ratio of the off state). The steady state frequency is 1 for the line frequency estimate. The steady state period is 1 for the power supply period estimate. The unit of the power supply phase is [deg], the solid line is the estimated value of the power supply phase, and the dashed line is the true value of the power supply phase.
特に注目すべき電圧波形と電流波形は、図4の(A)の部分と(C)の部分に示される直流バス電圧及び入力電流である。なお、直流バス電圧とは、コンバータ装置2の出力電圧のことである。
図4の(A)の部分からわかるように、3秒のところで電源電圧の周波数を定格周波数から10%速く変化させた場合、本発明の第1実施形態によるモータ駆動装置1では、3秒から3.2秒の0.2秒程度の時間だけ直流バス電圧波形が乱れるのみである。また、入力電流波形には、大きな乱れが見られない。つまり、本発明の第1実施形態によるモータ駆動装置1では、位相差Δθbarを算出するため、位相差Δθbarをゼロに収束させる制御が可能となる。その結果、本発明の第1実施形態によるモータ駆動装置1では、電源電圧の周波数が変化した場合であっても、直流バス電圧波形及び入力電流波形がその周波数の変化に直ちに応答する(追従する)ことが可能となる。
一方、図4の(C)の部分からわかるように、3秒のところで電源電圧の周波数を定格周波数から10%速く変化させた場合、従来のモータ駆動装置では、直流バス電圧波形及び入力電流波形が振幅、位相、周期ともに不規則に乱れることになる。
Voltage and current waveforms of particular note are the DC bus voltage and input current shown in portions (A) and (C) of FIG. Note that the DC bus voltage is the output voltage of the
As can be seen from part (A) of FIG. 4, when the frequency of the power supply voltage is changed 10% faster than the rated frequency at 3 seconds, the
On the other hand, as can be seen from part (C) of FIG. 4, when the frequency of the power supply voltage is changed 10% faster than the rated frequency at 3 seconds, in the conventional motor drive device, the DC bus voltage waveform and the input current waveform are is irregularly disturbed in amplitude, phase, and period.
以上、本発明の第1実施形態によるモータ駆動装置1について説明した。
本発明の第1実施形態によるモータ駆動装置1のコンバータ装置2において、波形検出部21は、供給される電源電圧の電圧波形を検出する。成分特定部22は、電圧波形の同相成分と直交成分とを特定する。位相差算出部23は、同相成分と直交成分とに基づいて、位相差を算出する。
入力電流歪みは、入力電圧波形の歪みが原因となって生じる。そのため、位相差算出部23は、同相成分と直交成分とに基づいて、推定した位相と実際の位相との位相差を算出することにより、位相差をゼロに収束させるように制御(例えば、PI制御)を行うことが可能となる。その結果、例えば、ノイズによる誤検知を避けるために所定の観測期間を必要とするゼロクロス信号を用いて位相調整する場合に比べて、交流電源4の周波数が急変した場合であっても、速やかに位相差Δθbarをゼロにすることができる。よって、コンバータ装置2における位相の補正の応答性を高めることができ、位相が急激に変化するなどの異常が発生した場合であっても、位相を適切に調整することができる。つまり、電源に異常が発生した場合であっても、入力電流における過電流などの異常の発生を抑制することができ、運転を継続させることができる。
The
In the
Input current distortion is caused by distortion of the input voltage waveform. Therefore, the
<第2実施形態>
本発明の第2実施形態によるモータ駆動装置について説明する。
図5は、本発明の第2実施形態によるモータ駆動装置1の構成を示す図である。モータ駆動装置1は、本発明の第1実施形態によるモータ駆動装置1と同様に、交流電源4からの交流電力を直流電力に変換し、その直流電力を三相交流電力に変換して圧縮機モータ20に出力する装置である。モータ駆動装置1は、図5に示すように、コンバータ装置2と、インバータ装置3と、を備える。
<Second embodiment>
A motor drive device according to a second embodiment of the present invention will be described.
FIG. 5 is a diagram showing the configuration of a
コンバータ装置2は、交流電源4からの交流電力を直流電力に変換してインバータ装置3に出力する装置である。コンバータ装置2は、整流回路5と、スイッチング回路10aと、スイッチング回路10bと、平滑コンデンサ12と、コンバータ制御部15と、電圧検出部17と、入力電流検出部30と、を備える。
The
コンバータ制御部15は、第1入力端子、第1出力端子、第2出力端子に加えて、さらに第2入力端子を備える。入力電流検出部30は、入力端子と、出力端子と、を備える。入力電流検出部30の入力端子は、基準端子に接続される。入力電流検出部30の出力端子は、コンバータ制御部15の第2入力端子に接続される。
入力電流検出部30は、交流電源4へのリターン電流(以下、「入力電流」と記載)を検出する。入力電流検出部30は、検出した入力電流の情報をコンバータ制御部15に出力する。
The input
コンバータ制御部15の制御信号生成部24は、図6に示すように、入力電流検出部30から入力電流の情報を受ける。制御信号生成部24は、受けた入力電流の情報と、推定した位相θと実際の位相θrealとの位相差Δθbarとを利用して、データテーブルの参照や所定の演算を行うことで、コンバータ制御位相(電源電圧との位相差)φが導出され、導出されたコンバータ制御位相φ及び予め設定されている所定の電圧振幅値に基づいて、以下に示すように、dutyを導出することができる。
まず、制御信号生成部24(正規化処理部の一例)は、電源電圧vinの所定周期以上の期間における電源電圧vinのピーク値に基づいて電源電圧vinを正規化する。
例えば、制御信号生成部24は、所定の位相(例えば、位相(θ-π)~θまで)における電圧波形vinのピーク値vpを、式(5)のように算出する。
First, the control signal generation unit 24 (an example of a normalization processing unit) normalizes the power supply voltage vin based on the peak value of the power supply voltage vin during a period equal to or longer than a predetermined cycle of the power supply voltage vin.
For example, the
制御信号生成部24(正規化処理部の一例)は、LPF(Low Pass Filter、ローパスフィルタ)にピーク値vpを通過させた場合に、LPFが出力する値で電源電圧vinを正規化する。
例えば、制御信号生成部24は、ピーク値vpをLPFを通過させた値に基づいて、電圧波形vinを正規化することで、式(6)のように、第1電圧指令dutyvinを算出する。
The control signal generation unit 24 (an example of a normalization processing unit) normalizes the power supply voltage vin with the value output by the LPF (Low Pass Filter) when the peak value vp is passed through the LPF.
For example, the
ここで、第1電圧指令dutyvinの正負と、αにsinθの絶対値を乗算した値と第1電圧指令dutyvinとの関係と、に基づいて、式(7)のように第2電圧指令duty’vinを算出する。 Here, based on the positive/negative of the first voltage command duty vin and the relationship between the first voltage command duty vin and the value obtained by multiplying α by the absolute value of sin θ, the second voltage command Calculate duty' vin .
ここで、αは、昇圧比の上限の逆数で0~1の値となる。なお、式(7)のように第2電圧指令duty’vinを算出することで、入力電流における過電流を抑制することができる。すなわち、制御信号生成部24(正規化処理部の一例)は、正規化された電源電圧vinに基づく昇圧比の上限の逆数αによって、電圧指令の取り得る範囲を制限する。
そして、制御信号生成部24は、入力電流の情報と、推定した位相θと実際の位相θrealとの位相差Δθbarと、を利用して、データテーブルの参照や所定の演算を行うことで、コンバータ制御位相φを導出する。
制御信号生成部24(電圧指令算出部の一例)は、正規化した後の電圧と電源電圧vinの理想的な電圧との差に基づく補正値を用いて電圧指令を算出する。
例えば、制御信号生成部24は、導出したコンバータ制御位相φと第2電圧指令duty’vin(例えば、式(7))とを用いて、式(8)のように、最終的な電圧指令dutyを算出する。
Here, α is the reciprocal of the upper limit of the boost ratio and has a value of 0 to 1. By calculating the second voltage command duty' vin as in Equation (7), overcurrent in the input current can be suppressed. That is, the control signal generation unit 24 (an example of the normalization processing unit) limits the possible range of the voltage command by the reciprocal α of the upper limit of the step-up ratio based on the normalized power supply voltage vin.
Then, the control
The control signal generator 24 (an example of a voltage command calculator) calculates a voltage command using a correction value based on the difference between the normalized voltage and the ideal voltage of the power supply voltage vin.
For example, the control
なお、電源電圧vinが一定の振幅及び一定の周波数であるときに、制御信号生成部24が、位相差Δθbarがゼロとなるように位相θを制御した場合、推定した位相θと実際の位相θrealが一致する。そのため、式(8)において、第2電圧指令duty’vinとsinθとが一致する。その結果、式(8)は、sin(θ-φ)となる。すなわち、式(8)は、入力電流の位相を入力電圧vinと同相にするための入力電流の位相の調整量φのみを示す式となる。
When the power supply voltage vin has a constant amplitude and a constant frequency, when the
制御信号生成部24は、図7の(A)の部分と(C)の部分に示すように、算出した電圧指令dutyと、三角波によって表される基準波形とを比較する。
制御信号生成部24は、比較結果に基づいて、スイッチング素子8aを制御する制御信号Sg1及びスイッチング素子8bを制御する制御信号Sg2を生成する。
具体的には、制御信号生成部24は、基準波形が電圧指令dutyよりも大きい期間にHighレベルの電圧を出力し、基準波形が電圧指令duty以下の期間にLowレベルの電圧を出力する。こうすることにより、制御信号生成部24は、図7の(B)の部分と(D)の部分に示すように、スイッチング素子8aを制御する制御信号Sg1及びスイッチング素子8bを制御する制御信号Sg2を生成する。
The
The
Specifically, the
次に、本発明の第2実施形態によるモータ駆動装置1の処理について説明する。
ここでは、図8に示すコンバータ装置2の処理フローについて説明する。
なお、図8に示すコンバータ装置2の処理は、入力電流が流れているときに行う処理である。
Next, processing of the
Here, the processing flow of the
Note that the processing of the
コンバータ装置2は、本発明の第1実施形態によるコンバータ装置2と同様に、ステップS1~ステップS3の処理を行う。コンバータ装置2の位相差算出部23は、算出した位相差Δθbarを制御信号生成部24に出力する。
The
制御信号生成部24は、位相差算出部23から位相差Δθbarを受ける。また、制御信号生成部24は、入力電流検出部30から入力電流の情報を受ける。
The
制御信号生成部24は、所定の位相における電圧波形vinのピーク値vpを算出する(ステップS4)。
制御信号生成部24は、ピーク値vpをLPFを通過させた値に基づいて、電圧波形vinを正規化することで、第1電圧指令dutyvinを算出する(ステップS5)。
The
The
制御信号生成部24は、第1電圧指令dutyvinの正負と、αにsinθの絶対値を乗算した値と第1電圧指令dutyvinとの関係と、に基づいて、第2電圧指令duty’vinを算出する(ステップS6)。
なお、第2電圧指令duty’vinを算出することで、入力電流における過電流を抑制することができる。
The control
By calculating the second voltage command duty'vin , overcurrent in the input current can be suppressed.
制御信号生成部24は、入力電流の情報と、推定した位相θと実際の位相θrealとの位相差Δθbarと、を利用して、データテーブルの参照や所定の演算を行うことで、コンバータ制御位相φを導出する(ステップS7)。制御信号生成部24は、導出したコンバータ制御位相φと第2電圧指令duty’vinとを用いて、最終的な電圧指令dutyを算出する(ステップS8)。
The control
制御信号生成部24は、位相差Δθbarをゼロに収束させるように制御(例えば、PI制御)を行うことにより位相θを調整する(ステップS9)。
制御信号生成部24は、最終的な電圧指令dutyと、基準波形とを比較する(ステップS10)。制御信号生成部24は、比較結果に基づいて、スイッチング素子8aを制御する制御信号Sg1及びスイッチング素子8bを制御する制御信号Sg2を生成する(ステップS11)。
The
The
(シミュレーション結果の比較)
次に、本発明の第2実施形態によるコンバータ装置2の処理の効果を示すために、本発明の第2実施形態によるモータ駆動装置1のシミュレーション結果と、従来のモータ駆動装置のシミュレーション結果とを比較する。
なお、本発明の第2実施形態によるモータ駆動装置1のシミュレーションでは、電源電圧vinの振幅が急激に変化した場合と、電源電圧vinの位相が急激に変化した場合とを例示し、本発明の第2実施形態によるコンバータ装置2の処理の効果を示す。
(Comparison of simulation results)
Next, in order to show the effect of the processing of the
In the simulation of the
まず、電源電圧vinの振幅が急激に変化した場合のシミュレーション結果について説明する。
図9は、電源電圧vinの振幅が急激に変化した場合のシミュレーション結果を示す図である。図9の(A)の部分は、電源電圧vinを示す。また、図9の(B)の部分は、電圧指令dutyを示す。
ここで、図9の(A)の部分に示すように、電源電圧vinの振幅が位相90度で突然小さくなりその振幅が位相450度まで継続して、位相450度で電源電圧vinが突然元の振幅に戻ったとする。
First, simulation results when the amplitude of the power supply voltage vin changes abruptly will be described.
FIG. 9 is a diagram showing simulation results when the amplitude of the power supply voltage vin changes abruptly. Part (A) of FIG. 9 shows the power supply voltage vin. A portion (B) in FIG. 9 indicates the voltage command duty.
Here, as shown in part (A) of FIG. 9, the amplitude of the power supply voltage vin suddenly decreases at a phase of 90 degrees, the amplitude continues up to a phase of 450 degrees, and then the power supply voltage vin suddenly returns to its normal state at a phase of 450 degrees. is returned to the amplitude of
従来のコンバータ装置の場合、電源電圧vinの振幅が位相90度で突然小さくなっても、コンバータ装置は、その変化に追従できない。そのため、図9の(B)の部分に示す破線のように、従来のコンバータ装置は、振幅が1の電圧指令dutyを信号の1周期に対して充分に長い期間出力し続ける。その結果、直流バス電圧Vdcは、電源電圧vinの振幅が大きくなるにつれて低下する。 In the case of a conventional converter device, even if the amplitude of the power supply voltage vin suddenly decreases at a phase of 90 degrees, the converter device cannot follow the change. Therefore, as indicated by the dashed line in part (B) of FIG. 9, the conventional converter device continues to output the voltage command duty with an amplitude of 1 for a sufficiently long period of time relative to one cycle of the signal. As a result, the DC bus voltage Vdc decreases as the amplitude of the power supply voltage vin increases.
一方、本発明の第2実施形態によるコンバータ装置2の場合、電源電圧vinの振幅が位相90度で突然小さくなると、コンバータ装置2は、その変化に追従して位相90度から位相450度の間の振幅が小さくなる。そのため、直流バス電圧Vdcは、電源電圧vinの振幅が小さくなるにつれて上昇する。その結果、復電時の突入電流を防ぐことができる。また、本発明の第2実施形態によるコンバータ装置2の場合、昇圧比の上限の逆数αを導入することで、電圧指令dutyの下限を制限することができ、昇圧比が大きくなり過ぎることを防ぐことができる。その結果、昇圧による過電流を防ぐことができる。
On the other hand, in the case of the
次に、電源電圧vinの位相が急激に変化した場合のシミュレーション結果について説明する。
図10は、電源電圧vinの位相が急激に変化した場合のシミュレーション結果を示す図である。図10の(A)の部分は、電源電圧vinを示す。また、図10の(B)の部分は、電圧指令dutyを示す。
ここで、図10の(A)の部分に示すように、位相360度のところで電源電圧vinの位相が突然90度早まったとする。
Next, simulation results when the phase of the power supply voltage vin changes abruptly will be described.
FIG. 10 is a diagram showing simulation results when the phase of the power supply voltage vin abruptly changes. Part (A) of FIG. 10 shows the power supply voltage vin. A portion (B) in FIG. 10 indicates the voltage command duty.
Here, it is assumed that the phase of the power supply voltage vin suddenly advances by 90 degrees at the phase of 360 degrees, as shown in part (A) of FIG.
従来のコンバータ装置の場合、位相360度のところで電源電圧vinの位相が突然90度早まると、コンバータ装置は、その変化に追従できない。そのため、図10の(B)の部分に示す破線のように、従来のコンバータ装置は、振幅が1の電圧指令dutyを信号の1周期に対して充分に長い期間出力し続ける。その結果、直流バス電圧Vdcは、電源電圧vinの振幅が大きくなるにつれて低下する。そして、例えば、図10の(B)の部分に示す四角形の位相のところでは、電圧指令dutyは、本来大きい値をとるが小さい値となってしまう。その結果、図10の(B)の部分に示す四角形の位相のところで、本来、オン状態の短い制御信号が発生するはずのところ、オン状態の長い制御信号が発生してしまう。 In the case of the conventional converter device, if the phase of the power supply voltage vin suddenly advances by 90 degrees at the phase of 360 degrees, the converter device cannot follow the change. Therefore, as indicated by the dashed line in part (B) of FIG. 10, the conventional converter device continues to output the voltage command duty with an amplitude of 1 for a sufficiently long period of time relative to one cycle of the signal. As a result, the DC bus voltage Vdc decreases as the amplitude of the power supply voltage vin increases. Then, for example, at the square phase shown in FIG. 10B, the voltage command duty originally takes a large value, but becomes a small value. As a result, at the square phase shown in FIG. 10(B), a control signal with a long ON state is generated instead of a control signal with a short ON state.
一方、本発明の第2実施形態によるコンバータ装置2の場合、位相360度のところで電源電圧vinの位相が突然90度早まると、コンバータ装置2は、その変化に追従して位相360度のところで位相を90度早め、振幅が急激に大きくなる。この場合、位相450度の近辺で電圧指令dutyが入力電圧vinの変化に伴う本来あるべき電圧指令に追従できなくなるが、昇圧比の上限の逆数αを導入することで、電圧指令dutyの下限を制限することができ、昇圧比が大きくなり過ぎることを防ぐことができる。その結果、昇圧による過電流を防ぐことができる。
そして、制御信号生成部24は、位相差Δθbarをゼロに収束させるように制御(例えば、PI制御)を行うことで、短時間で位相θを補正することができる。その結果、電圧指令dutyは、その短時間で入力電圧vinの変化に伴う本来あるべき電圧指令に追従するようになる。
On the other hand, in the case of the
Then, the
以上、本発明の第2実施形態によるモータ駆動装置1について説明した。
本発明の第2実施形態によるモータ駆動装置1において、波形検出部21は、供給される電源電圧の電圧波形を検出する。成分特定部22は、電圧波形の同相成分と直交成分とを特定する。位相差算出部23は、同相成分と直交成分とに基づいて、位相差を算出する。また、制御信号生成部24(正規化処理部の一例)は、電源電圧vinの所定周期以上の期間における電源電圧vinのピーク値に基づいて電源電圧vinを正規化する。制御信号生成部24(正規化処理部の一例)は、LPFにピーク値vpを通過させた場合に、LPFが出力する値で電源電圧vinを正規化する。制御信号生成部24(正規化処理部の一例)は、正規化された電源電圧vinに基づく昇圧比の上限の逆数αによって、電圧指令の取り得る範囲を制限する。制御信号生成部24は、入力電流の情報と、推定した位相θと実際の位相θrealとの位相差Δθbarと、を利用して、データテーブルの参照や所定の演算を行うことで、コンバータ制御位相φを導出する。制御信号生成部24(電圧指令算出部の一例)は、正規化した後の電圧と電源電圧vinの理想的な電圧との差に基づく補正値を用いて電圧指令を算出する。
こうすることにより、本発明の第2実施形態によるモータ駆動装置1は、電源電圧vinの振幅及び位相の急激な変化に追従でき、さらに、昇圧比の上限の逆数αによって電圧指令の範囲を抑制することによって、入力電流における過電流を抑制することができる。
The
In the
By doing so, the
なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。 It should be noted that the order of the processes in the embodiment of the present invention may be changed as long as appropriate processes are performed.
本発明の実施形態における記憶部25や記憶装置(レジスタ、ラッチを含む)のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部25や記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。
Each of the
本発明の実施形態について説明したが、上述のコンバータ制御部15、インバータ制御部19、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図11は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ50は、図11に示すように、CPU60、メインメモリ70、ストレージ80、インターフェース90を備える。
例えば、上述のコンバータ制御部15、インバータ制御部19、その他の制御装置のそれぞれは、コンピュータ50に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ80に記憶されている。CPU60は、プログラムをストレージ80から読み出してメインメモリ70に展開し、当該プログラムに従って上記処理を実行する。また、CPU60は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ70に確保する。
Although the embodiments of the present invention have been described, the
FIG. 11 is a schematic block diagram showing the configuration of a computer according to at least one embodiment;
The
For example, each of the above-described
ストレージ80の例としては、HDD(Hard Disk Drive)、SSD(Solid State Drive)、磁気ディスク、光磁気ディスク、CD-ROM(Compact Disc Read Only Memory)、DVD-ROM(Digital Versatile Disc Read Only Memory)、半導体メモリ等が挙げられる。ストレージ80は、コンピュータ50のバスに直接接続された内部メディアであってもよいし、インターフェース90または通信回線を介してコンピュータ50に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ50に配信される場合、配信を受けたコンピュータ50が当該プログラムをメインメモリ70に展開し、上記処理を実行してもよい。少なくとも1つの実施形態において、ストレージ80は、一時的でない有形の記憶媒体である。
Examples of the
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル(差分プログラム)であってもよい。 Further, the program may implement part of the functions described above. Furthermore, the program may be a file capable of realizing the above functions in combination with a program already recorded in the computer system, that is, a so-called difference file (difference program).
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、種々の省略、種々の置き換え、種々の変更を行ってよい。 While several embodiments of the invention have been described, these embodiments are examples and do not limit the scope of the invention. Various additions, omissions, replacements, and modifications may be made to these embodiments without departing from the scope of the invention.
1・・・モータ駆動装置
2・・・コンバータ装置
3・・・インバータ装置
4・・・交流電源
5・・・整流回路
6a、6b・・・リアクトル
7a、7b・・・ダイオード
8a、8b・・・スイッチング素子
10a、10b・・・スイッチング回路
12・・・平滑コンデンサ
15・・・コンバータ制御部
17・・・電圧検出部
19・・・インバータ制御部
21・・・波形検出部
22・・・成分特定部
23・・・位相差算出部
24・・・制御信号生成部
25・・・記憶部
30・・・入力電流検出部
50・・・コンピュータ
60・・・CPU
70・・・メインメモリ
80・・・ストレージ
90・・・インターフェース
Lp・・・正極母線
70
Claims (7)
前記電源電圧の所定周期以上の期間における前記電源電圧のピーク値を用いて前記電源電圧を正規化する正規化処理部と、
前記正規化処理部が正規化した後の電圧と前記電源電圧の理想的な電圧との差に基づく補正値を用いて電圧指令を算出する電圧指令算出部と、
を備えるコンバータ装置。 a waveform detection unit that detects a voltage waveform of the supplied power supply voltage;
a normalization processing unit that normalizes the power supply voltage using a peak value of the power supply voltage in a period equal to or longer than a predetermined cycle of the power supply voltage;
a voltage command calculation unit that calculates a voltage command using a correction value based on a difference between the voltage normalized by the normalization processing unit and the ideal voltage of the power supply voltage;
A converter device comprising :
前記同相成分と直交成分とに基づいて、前記電源電圧の推定した位相と前記電源電圧の実際の位相との差である位相差を算出する位相差算出部と、 a phase difference calculator that calculates a phase difference, which is the difference between the estimated phase of the power supply voltage and the actual phase of the power supply voltage, based on the in-phase component and the quadrature component;
を備える請求項1に記載のコンバータ装置。 The converter device of claim 1, comprising:
を備える請求項2に記載のコンバータ装置。 3. The converter device of claim 2, comprising:
ローパスフィルタに前記ピーク値を通過させた場合に、前記ローパスフィルタが出力する値で前記電源電圧を正規化する、 normalizing the power supply voltage with the value output by the low-pass filter when the peak value is passed through the low-pass filter;
請求項1から請求項3の何れか一項に記載のコンバータ装置。 The converter device according to any one of claims 1 to 3.
前記正規化処理部によって正規化された前記電源電圧に基づく昇圧比の上限の逆数によって、前記電圧指令の取り得る範囲を制限する、 limiting the possible range of the voltage command by the reciprocal of the upper limit of the step-up ratio based on the power supply voltage normalized by the normalization processing unit;
請求項1から請求項4の何れか一項に記載のコンバータ装置。 The converter device according to any one of claims 1 to 4.
前記電源電圧の所定周期以上の期間における前記電源電圧のピーク値を用いて前記電源電圧を正規化することと、
正規化した後の電圧と前記電源電圧の理想的な電圧との差に基づく補正値を用いて電圧指令を算出することと、
を含むコンバータ装置による処理方法。 detecting a voltage waveform of the supplied power supply voltage;
normalizing the power supply voltage using a peak value of the power supply voltage in a period equal to or longer than a predetermined cycle of the power supply voltage;
calculating a voltage command using a correction value based on the difference between the normalized voltage and the ideal voltage of the power supply voltage;
A processing method by a converter device comprising:
供給される電源電圧の電圧波形を検出することと、
前記電源電圧の所定周期以上の期間における前記電源電圧のピーク値を用いて前記電源電圧を正規化することと、
正規化した後の電圧と前記電源電圧の理想的な電圧との差に基づく補正値を用いて電圧指令を算出することと、
を実行させるプログラム。 on the computer of the converter device,
detecting a voltage waveform of the supplied power supply voltage;
normalizing the power supply voltage using a peak value of the power supply voltage in a period equal to or longer than a predetermined cycle of the power supply voltage;
calculating a voltage command using a correction value based on the difference between the normalized voltage and the ideal voltage of the power supply voltage;
program to run.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019029644A JP7235531B2 (en) | 2019-02-21 | 2019-02-21 | Converter device, processing method and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019029644A JP7235531B2 (en) | 2019-02-21 | 2019-02-21 | Converter device, processing method and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020137300A JP2020137300A (en) | 2020-08-31 |
JP7235531B2 true JP7235531B2 (en) | 2023-03-08 |
Family
ID=72263818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019029644A Active JP7235531B2 (en) | 2019-02-21 | 2019-02-21 | Converter device, processing method and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7235531B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008220018A (en) | 2007-03-02 | 2008-09-18 | Fuji Electric Systems Co Ltd | Method and apparatus for phase lock control for alternating-current output power converter |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06335252A (en) * | 1993-05-19 | 1994-12-02 | Hitachi Ltd | Method and equipment for controlling self-excited power converter |
JPH10313574A (en) * | 1997-05-07 | 1998-11-24 | Hitachi Ltd | Power conversion device and phase-locked control method therefor |
-
2019
- 2019-02-21 JP JP2019029644A patent/JP7235531B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008220018A (en) | 2007-03-02 | 2008-09-18 | Fuji Electric Systems Co Ltd | Method and apparatus for phase lock control for alternating-current output power converter |
Also Published As
Publication number | Publication date |
---|---|
JP2020137300A (en) | 2020-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5742980B1 (en) | Power converter control method | |
CN109155606B (en) | Power conversion device and air conditioner | |
US20150115906A1 (en) | Matrix converter | |
JP2016158323A (en) | Harmonic restraint device with active filter | |
US20200036316A1 (en) | Control device for power converter | |
JP2019161824A (en) | Power source device and correction method for electrostatic capacitance for power source device | |
JP5813934B2 (en) | Power converter | |
JP6851291B2 (en) | Power converter and its control method | |
JP7235531B2 (en) | Converter device, processing method and program | |
JP2013215061A (en) | Power conversion device | |
CN111133665B (en) | Control device, control method, and storage medium | |
JP7265838B2 (en) | Converter device, control method and program | |
WO2017010142A1 (en) | Power conversion device | |
JP7328834B2 (en) | Converter device, control method and program | |
JP7040077B2 (en) | Power converter | |
JP2017017918A (en) | Control apparatus of rotating machine driving device | |
JP5295693B2 (en) | Induction motor drive | |
US20230308036A1 (en) | Electric motor drive device | |
WO2023095319A1 (en) | Power conversion device, power conversion system, and overcurrent protection method | |
JP2020171184A (en) | Converter device, air conditioner, and control method and program of converter device | |
JP6974161B2 (en) | Controls, control methods and programs | |
EP3041121B1 (en) | Converter control device and control method, and air conditioner | |
JP2019205245A (en) | Motor controller and motor drive system | |
JP7131682B1 (en) | FAILURE DETECTION DEVICE, POWER CONVERSION DEVICE, AND FAILURE DETECTION PROGRAM | |
JP2023122773A (en) | Motor system, processing method, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20211214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7235531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |