JP7164960B2

JP7164960B2 - スイッチの断線検出装置

Info

Publication number: JP7164960B2
Application number: JP2018039280A
Authority: JP
Inventors: 宗徳岡野
Original assignee: ヒースト株式会社
Priority date: 2018-03-06
Filing date: 2018-03-06
Publication date: 2022-11-02
Anticipated expiration: 2038-03-06
Also published as: JP2019152590A

Description

本発明は、スイッチ特には無電圧スイッチの断線検出装置に関し、さらに詳しく言えば、構成が簡素でありながら信頼性の高いスイッチの断線検出装置に関するものである。

図９に示すように、機械的な可動片によりオンオフする例えば押しボタンスイッチやリレースイッチ等の無電圧スイッチ１（以下、単に「スイッチ」と言うことがある）は、通常、オンオフの判定機能を有する制御部２に接続されて使用される。制御部２には、多くの場合、ＣＰＵ（中央演算処理ユニット）やマイクロコンピュータが用いられる。

スイッチ１は一対の無電圧接点（以下、単に「接点」と言うことがある）１ａ，１ｂを備え、そのうちの一方の接点１ａは接続配線３ａを介して制御部２の接点接続端子Ｐｉｎに接続されるとともに、他方の接点１ｂは接続配線３ｂを介して制御部２のグランドＧＮＤに接続される。

この例において、一方の接続配線３ａ側は抵抗素子Ｒ１を介して装置内の電源電圧Ｖｃｃにプルアップされる。なお、接続配線３ａ，３ｂを区別する必要がない場合には、総称として接続配線３と言う。

これによれば、接点１ａ，１ｂ間が開放でスイッチオフの場合、制御部２の接点接続端子ＰｉｎはＨｉｇｈレベルとなり、これに対して、接点１ａ，１ｂ間が閉じられたスイッチオンの場合には、制御部２の接点接続端子ＰｉｎはＬｏｗレベルとなる。

ここで問題なのは、接続配線３が断線している場合（接続配線が接点や端子から外れている場合を含む）、スイッチ１が押されて接点１ａ，１ｂ間が導通になっても、制御部２の接点接続端子ＰｉｎのレベルはＨｉｇｈのままでＬｏｗに転じないことである。

制御部２のマイクロコンピュータは、接点接続端子ＰｉｎがＨｉｇｈレベルの場合、スイッチ１がオフでＨｉｇｈレベルなのか、接続配線３の断線によってＨｉｇｈレベルなのか区別できない。

特に、スイッチ１から出力されるオンオフ信号によって動作する機器が安全に関わる装置である場合、信頼性の観点から断線チェックは必須であり、そのための方法として、抵抗分圧方式が多用されている。この技術について図１０を参照して説明する。

抵抗分圧方式では、スイッチ１の接点１ａ，１ｂを接続配線３ａ，３ｂを介して制御部２のシリアルインタフェースであるＳＣＩａとＳＣＩｂとに接続するにあたって、３つの抵抗素子Ｒ１，Ｒ２，Ｒ３と、２つのＡ／Ｄ変換器４ａ，４ｂを用いる。

一方の接続配線３ａ側を抵抗素子Ｒ１を介して制御部２内部の電源電圧Ｖｃｃにプルアップするとともに、接点１ａ，１ｂと並列に抵抗素子Ｒ２を接続し、他方の接続配線３ｂを抵抗素子Ｒ３を介して制御部２のグランドＧＮＤに接続してプルダウンする。

一方のＡ／Ｄ変換器４ａは、接続配線３ａに現れるアナログ電圧Ｖａをデジタル信号に変換して制御部２のシリアルインタフェースＳＣＩａ経由でマイクロコンピュータに報告する。同様に、他方のＡ／Ｄ変換器４ｂは、接続配線３ｂに現れるアナログ電圧Ｖｂをデジタル信号に変換して制御部２のシリアルインタフェースＳＣＩｂ経由でマイクロコンピュータに報告する。

ここで、Ｖｃｃ＝３（Ｖ）で，Ｒ１＝Ｒ２＝Ｒ３であるとして、スイッチ１がオフで断線していない場合、接続配線３ａ，３ｂに現れるアナログ電圧Ｖａ，Ｖｂは次の値となる。
Ｖａ＝３×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）＝３×２／３＝２（Ｖ）
Ｖｂ＝３×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）＝３×１／３＝１（Ｖ）

これに対して、スイッチ１がオンで断線していない場合には、
Ｖａ＝Ｖｂ＝３×Ｒ３／（Ｒ１＋Ｒ３）＝３×１／２＝１．５（Ｖ）
になる。

このようなＶａ，Ｖｂの出方により、制御部（マイクロコンピュータ）２はスイッチ１のオンオフ状態を知ることができる。

この制御系において、接続配線３（３ａ，３ｂ）が断線すると、スイッチ１がオン、オフのいずれの場合でも、Ｖａ＝３（Ｖ），Ｖｂ＝０（Ｖ）に固定される。

これにより、制御部２は接続配線３に断線有りと判定することができる（類例として、特許文献１－３参照）。なお、Ａ／Ｄ変換器に代えて、コンパレータにより接続配線３ａ，３ｂに現れる電圧Ｖａ，Ｖｂを監視する方法もある。

特開２００２－２３３０４６号公報特開２００３－１１５８８１号公報特開２０１７－０４４６３８号公報

しかしながら、上記抵抗分圧方式には、制御部（マイクロコンピュータ）の他に、外付け部品としてＡ／Ｄ変換器やコンパレータ等を必要とするため、回路が複雑になりコストが高くなる。

また、Ａ／Ｄ変換器やコンパレータ等の外付け搭載部品自体が故障するおそれがある。この意味で搭載部品は少ない方がよい。さらには、Ｖｃｃ→Ｒ１→Ｒ２→Ｒ３→ＧＮＤへと電流が常に流れるため、消費電流を考慮すべき電池駆動による装置においては、電池寿命が短くなる、という問題もある。

そこで、本発明の課題は、構成が簡素でありながら信頼性の高いスイッチの断線検出装置を提供することにある。

上記した課題を解決するため、第１の発明は、第１および第２の接点接続端子を有する制御部を備え、上記第１接点接続端子は入力端子であって第１配線を介して無電圧スイッチが備える一対の無電圧接点のうちの一方の接点が接続され、上記第２接点接続端子は出力端子であって第２配線を介して上記無電圧接点のうちの他方の接点が接続されており、上記制御部は、上記第１接点接続端子に入力される信号に基づいて上記無電圧スイッチのオンオフや、上記第１配線および上記第２配線を含む接続配線の断線を検出する機能を有し、上記一対の無電圧接点に対して並列にコンデンサが接続され、上記第１配線に上記コンデンサとともに微分回路を構成する抵抗素子が接続されており、
上記制御部は、上記第２接点接続端子より上記第２配線を介して上記無電圧スイッチに向けて断線検出用のテストアウトのパルスを送信し、上記第１配線を介して上記第１接点接続端子に戻されるテストインの信号に、上記テストアウトのパルスの立ち上がりエッジもしくは立ち下がりエッジが含まれている場合には上記接続配線が断線していないと判定し、含まれていない場合には上記接続配線が断線していると判定するスイッチの断線検出装置において、
上記第１配線が上記抵抗素子を介してグランドに接続されており、上記テストアウトのパルスには上記微分回路の時定数τよりも２倍以上長いパルス幅を有する正パルスが用いられ、上記制御部は、上記パルス幅内で上記微分回路の時定数τの２倍以上を経過した時点における上記テストインの信号の電圧値がＬｏｗと判断される閾値以下である場合には上記無電圧スイッチがオフであると判定し、上記テストインの信号の電圧値がＨｉｇｈと判断される閾値以上である場合には上記無電圧スイッチがオンであると判定することを特徴としている。

第２の発明は、第１および第２の接点接続端子を有する制御部を備え、上記第１接点接続端子は入力端子であって第１配線を介して無電圧スイッチが備える一対の無電圧接点のうちの一方の接点が接続され、上記第２接点接続端子は出力端子であって第２配線を介して上記無電圧接点のうちの他方の接点が接続されており、上記制御部は、上記第１接点接続端子に入力される信号に基づいて上記無電圧スイッチのオンオフや、上記第１配線および上記第２配線を含む接続配線の断線を検出する機能を有し、上記一対の無電圧接点に対して並列にコンデンサが接続され、上記第１配線に上記コンデンサとともに微分回路を構成する抵抗素子が接続されており、
上記制御部は、上記第２接点接続端子より上記第２配線を介して上記無電圧スイッチに向けて断線検出用のテストアウトのパルスを送信し、上記第１配線を介して上記第１接点接続端子に戻されるテストインの信号に、上記テストアウトのパルスの立ち上がりエッジもしくは立ち下がりエッジが含まれている場合には上記接続配線が断線していないと判定し、含まれていない場合には上記接続配線が断線していると判定するスイッチの断線検出装置において、
上記第１配線が上記抵抗素子を介して正電源に接続されており、上記テストアウトのパルスには上記微分回路の時定数τよりも２倍以上長いパルス幅を有する負パルスが用いられ、上記制御部は、上記パルス幅内で上記微分回路の時定数τの２倍以上を経過した時点における上記テストインの信号の電圧値がＨｉｇｈと判断される閾値以上である場合には上記無電圧スイッチがオフであると判定し、上記テストインの信号の電圧値がＬｏｗと判断される閾値以下である場合には上記無電圧スイッチがオンであると判定することを特徴としている。

また、第３の発明は、第１および第２の接点接続端子を有する制御部を備え、上記第１接点接続端子は入力端子であって第１配線を介して無電圧スイッチが備える一対の無電圧接点のうちの一方の接点が接続され、上記第２接点接続端子は出力端子であって第２配線を介して上記無電圧接点のうちの他方の接点が接続されており、上記制御部は、上記第１接点接続端子に入力される信号に基づいて上記無電圧スイッチのオンオフや、上記第１配線および上記第２配線を含む接続配線の断線を検出する機能を有し、上記一対の無電圧接点に対して並列にコンデンサが接続され、上記第１配線に上記コンデンサとともに微分回路を構成する抵抗素子が接続されており、
上記制御部は、上記第２接点接続端子より上記第２配線を介して上記無電圧スイッチに向けて断線検出用のテストアウトのパルスを送信し、上記第１配線を介して上記第１接点接続端子に戻されるテストインの信号に、上記テストアウトのパルスの立ち上がりエッジもしくは立ち下がりエッジが含まれている場合には上記接続配線が断線していないと判定し、含まれていない場合には上記接続配線が断線していると判定するスイッチの断線検出装置において、
上記第１配線が上記抵抗素子を介して正電源に接続されており、上記テストアウトのパルスには正パルスが用いられ、上記制御部は、上記正パルスの後縁の立ち下がり時点から上記微分回路の時定数τの２倍以上を経過した時点における上記テストインの信号の電圧値がＨｉｇｈと判断される閾値以上である場合には上記無電圧スイッチがオフであると判定し、上記テストインの信号の電圧値がＬｏｗと判断される閾値以下である場合には上記無電圧スイッチがオンであると判定することを特徴としている。

本発明によれば、ほとんど故障することのないコンデンサと抵抗素子による微分回路を用いるだけでよく、しかも、１回のテストアウトのパルスごとに断線検出とスイッチのオンオフ検出の両方を行うことができるため、簡素な構成でありながら信頼性の高い断線検出装置が得られる。

また、テストアウトのパルスを送出するときのみ電流が消費されることから、従来の抵抗分圧方式と比べて消費電流が少なくて済み、特に電池駆動式の場合、電池の長寿命化がはかれる。

本発明の第１実施形態に係るスイッチの断線検出装置を示す模式図。上記第１実施形態において、（ａ）正常時と断線時の各テストイン信号を示す波形図、（ｂ）正常時のテストイン信号の詳細を示す拡大波形図。上記第１実施形態において、（ａ）断線がなくスイッチがオンされた時のテストイン信号を示す波形図、（ｂ）テストイン信号の波形によりスイッチのオンオフを判定する態様を説明する波形図。上記第１実施形態の動作を示すフローチャート。本発明の第２実施形態に係るスイッチの断線検出装置を示す模式図。上記第２実施形態において、（ａ）正常時、断線時およびスイッチオン時の各テストイン信号を示す波形図、（ｂ）テストイン信号の波形によりスイッチのオンオフを判定する態様を説明する波形図。本発明の第３実施形態に係るスイッチの断線検出装置を示す模式図。上記第３実施形態において、（ａ）正常時、断線時およびスイッチオン時の各テストイン信号を示す波形図、（ｂ）テストイン信号の波形によりスイッチのオンオフを判定する態様を説明する波形図。無電圧スイッチの基本的な構成を示す模式図。スイッチの断線検出装置の従来例を示す模式図。

次に、図１ないし図８により、本発明のいくつかの実施形態について説明するが、本発明はこれに限定されるものではない。

図１に示すように、本発明の第１実施形態においても、無電圧スイッチ（以下、単にスイッチと言うことがある）１の一方の接点１ａは接続配線３ａを介して制御部２の一方の接点接続端子Ｐｉｎに接続され、他方の接点１ｂは接続配線３ｂを介して制御部２の他方の接点接続端子Ｐｏｕｔに接続される。

無電圧スイッチ１は、機械的な可動片によりオンオフする例えば押しボタンスイッチやリレースイッチ等である。また、制御部２には、信号の生成・送出・判定機能等を有するマイクロコンピュータが用いられる。図示しないが、制御部２には液晶パネル等の表示装置やブザー等の警報装置が接続されるか、もしくは内蔵される。

この第１実施形態において、接点接続端子Ｐｉｎ側の接続配線３ａは抵抗素子Ｒ１を介して当該断線検出装置内の電源電圧Ｖｃｃにプルアップされており、この抵抗素子Ｒ１と微分回路を構成するコンデンサＣ１が接点１ａ，１ｂに対して並列に接続される。

制御部２の接点接続端子Ｐｏｕｔから断線検出用のテストアウト（ＴｅｓｔＯｕｔ）のパルス（好ましくは矩形波）がスイッチ１に向けて送信される。この実施形態において、テストアウトのパルスは微分回路（Ｃ１，Ｒ１）が持つ時定数τよりも十分に長いパルス幅を有する負パルスである。このテストアウトのパルスは所定の時間間隔で繰り返し送信される。

接続配線３（３ａ，３ｂ）に断線がなく、かつ、スイッチ１がオフ（開）の場合、テストアウトのパルスは、コンデンサＣ１を経て接続配線３ａを通ってテストイン（ＴｅｓｔＩｎ）信号として接点接続端子Ｐｉｎに戻る。

したがって、図２（ａ）に示すように、接続配線３に断線がなく、かつ、スイッチ１がオフであれば、テストイン信号には微分回路（Ｃ１，Ｒ１）による過渡応答波形（この実施形態ではテストアウトパルスの立ち下がりエッジの部分）が現れる。これに対して、接続配線３が断線している場合（接続配線が接点や端子から外れている場合を含む）には、テストイン信号には微分回路（Ｃ１，Ｒ１）による過渡応答波形が現れない。これによって、制御部２は断線の有無を判定する。

図２（ｂ）のテストイン信号のエッジ部分の詳細図を参照して、テストイン信号は、テストアウトの負のパルスにより、Ｖｃｃ電圧（例えば３Ｖ）から一時的に０Ｖまで下がるが、コンデンサＣ１と抵抗素子Ｒ１にて求まる時定数τが経過した時点でＶｃｃの６３％の電圧まで復帰する。さらに時間が経過して、例えば、時定数τの５倍以上の時間が経過した時点では計算上、電圧はＶｃｃの９９％まで復帰する。

次に、図３を参照して、スイッチ１のオンオフ判定について説明する。接続配線３（３ａ，３ｂ）に断線がない状態でスイッチ１がオン（閉）の場合には、図３（ａ）に示すように、テストアウトのパルスがそのままテストイン信号として接点接続端子Ｐｉｎに戻る。すなわち、テストアウトのパルスが出力されている間、テストイン信号は０Ｖとなる。これに対して、スイッチ１がオフの場合には、テストイン信号は、図２（ｂ）で説明したように過渡応答を示し、例えば、時定数τの５倍以上の時間が経過した時点で電圧はＶｃｃの９９％まで復帰する。

したがって、図３（ｂ）に示すように、テストインの信号の立ち下がりエッジから、微分回路（Ｃ１，Ｒ１）の時定数τよりも十分に時間が経過した時点（好ましくは時定数τの２倍以上）で接点接続端子Ｐｉｎの電圧値がＬｏｗと判断される閾値以下の場合にはスイッチオン、これに対してＨｉｇｈと判断される閾値以上の場合にはスイッチオフと判定する。

ここで、図４に示されているフローチャートにしたがって、上記第１実施形態の動作について説明する。

テストアウトのパルスは所定の基本周期ごとに接点接続端子Ｐｏｕｔから繰り返し出力される。なお、テストアウトのパルス幅は、微分回路（Ｃ１，Ｒ１）の時定数τに対して十分に長く設定されている（この例では、時定数τの５倍）。

制御部２は、まず、ステップＳＴ１０１でテストアウト信号の検出基本周期を監視し、検出基本周期の時間が経過すると、ステップＳＴ１０２で、テストアウトのパルス（負のパルス）の出力を開始し、続くステップＳＴ１０３で、所定時間が経過したかを判断する。所定時間とは、テストアウトのパルス幅内で微分回路（Ｃ１，Ｒ１）の時定数τを十分に経過しており後縁の立ち上がりエッジの直前付近の時間が好ましい。

所定時間が経過した時点のステップＳＴ１０４で、これまでの時間内にテストイン信号に立ち下がりエッジが検出されたかどうかを判断する。その判断がＹＥＳで、立ち下がりエッジが検出された場合には、ステップＳＴ１０５で、現在のテストイン信号の電圧はＨｉｇｈ（制御部２がＨｉｇｈと判断する閾値以上）かどうかを判断する。

その結果がＹＥＳでテストイン信号の電圧はＨｉｇｈである場合、スイッチはオフ（開）であるから、ステップＳＴ１０６ａで、スイッチ検出フラグを「ＯＦＦ」に設定する。これに対して、テストイン信号の電圧がＬｏｗ（例えば０Ｖ）である場合、スイッチはオン（閉）であるから、ステップＳＴ１０６ｂで、スイッチ検出フラグを「ＯＮ」に設定する。

ステップＳＴ１０６ａ，１０６ｂのいずれかを処理した後、ステップＳＴ１０７で、断線エラーフラグを「ＯＦＦ」に設定し、次段のステップＳＴ１０８で、テストアウト信号の送信を終了させる。テストアウトのパルスの後縁が立ち上がった時点で送信終了となる。

なお、上記ステップＳＴ１０４の判断がＮＯで、テストイン信号に立ち下がりエッジが検出されない場合には断線状態が検出されたと判断し、ステップＳＴ１０４ａに移行して断線エラーフラグを「ＯＮ」に設定する。

テストアウト信号の送信が終了すると、ステップＳＴ１０９で、断線エラーフラグが「ＯＮ」であるかどうかを判断する。断線エラーフラグが「ＯＮ」でない場合には、ステップＳＴ１１０で、スイッチ検出フラグが「ＯＮ」であるかどうかを判断する。

その結果、スイッチ検出フラグが「ＯＮ」でなく「ＯＦＦ」の場合には、ステップＳＴ１１１ａで、スイッチはオフ（開）であるとして非検出処理を行い、スイッチ検出フラグが「ＯＮ」の場合には、ステップＳＴ１１１ｂで、スイッチはオン（閉）であるとして検出処理を行う。また、上記ステップＳＴ１０９で、断線エラーフラグが「ＯＮ」になっている場合には、ステップＳＴ１１１ｃで、断線有りとするエラー処理を行う。これらの各処理は、図示しない表示装置や警報装置、スイッチにより動作する機器等に出力される。

次に、図５，図６により、本発明の第２実施形態について説明する。上記第１実施形態では、接点接続端子Ｐｉｎ側が抵抗素子Ｒ１によりＶｃｃにプルアップされているが、この第２実施形態では、接点接続端子Ｐｉｎ側が抵抗素子Ｒ１によりグランドＧＮＤにプルダウンされている。

図６（ａ）に示すように、この第２実施形態において、接点接続端子Ｐｏｕｔより出力されるテストアウトのパルスは正の矩形波である。

接続配線３（３ａ，３ｂ）が断線していない正常時（ただし、スイッチ１はオフ状態）には、テストイン信号として微分回路（Ｃ１，Ｒ１）による過渡応答波形（前縁の立ち上がりエッジに生ずるヒゲ状の微分波形）が接点接続端子Ｐｉｎに戻る。断線時には、過渡応答波形は現れない。断線がなくスイッチ１がオン（閉）の場合には、テストアウトのパルスがそのまま接点接続端子Ｐｉｎに戻る。

図６（ｂ）を参照して、スイッチ１のオンオフ検出については、テストインの信号の立ち上がりエッジから、微分回路（Ｃ１，Ｒ１）の時定数τよりも十分長い時間（例えば時定数τの２倍以上）が経過した時点でのテストインの信号の電圧を検出し、その電圧がＬｏｗであればスイッチオフ（開）、Ｈｉｇｈであればスイッチオン（閉）と判定する（上記第１実施形態とは逆の判定）。

次に、図７，図８により、本発明の第３実施形態について説明する。この第３実施形態においても、上記第１実施形態と同じく、接点接続端子Ｐｉｎ側が抵抗素子Ｒ１によりＶｃｃにプルアップされているが、接点接続端子Ｐｏｕｔより出力されるテストアウトのパルスが正の矩形波である点で上記第１実施形態と異なる。

この第３実施形態によれば、図８（ａ）に示すように、接点接続端子Ｐｏｕｔより出力されるテストアウトのパルスが正の矩形波であるため、接続配線３（３ａ，３ｂ）が断線していない正常時（ただし、スイッチ１はオフ状態）には、テストイン信号として微分回路（Ｃ１，Ｒ１）による過渡応答である微分波形がテストアウトパルスの後縁のタイミングで発生し、接点接続端子Ｐｉｎに戻る。この場合、前縁に現れるＶｃｃを超えようとする微分波形は、保護ダイオードＤ１で吸収されるので無視される。

また、断線時には、後縁の過渡応答波形は現れない。スイッチ１がオン（閉）の場合には、テストアウトのパルスがそのまま接点接続端子Ｐｉｎに戻る。

図８（ｂ）を参照して、スイッチ１のオンオフ検出については、テストインの信号の立ち下がりエッジから、微分回路（Ｃ１，Ｒ１）の時定数τよりも十分長い時間（例えば時定数τの２倍以上）が経過した時点でのテストインの信号の電圧を検出し、その電圧がＬｏｗであればスイッチオン（閉）、Ｈｉｇｈであればスイッチオフ（開）と判定する（上記第１実施形態と同じ判定となる）。

以上説明した各実施形態から分かるように、本発明によれば、ほとんど故障することのないコンデンサと抵抗素子による微分回路を用いるだけでよく、しかも、１回のテストアウトのパルスごとに断線検出とスイッチのオンオフ検出の両方を行うことができるため、簡素な構成でありながら信頼性の高い断線検出装置が得られる。

１無電圧スイッチ
１ａ，１ｂ接点
２制御部
３（３ａ，３ｂ）接続配線
Ｃ１コンデンサ
Ｒ１抵抗素子
Ｐｉｎ接点接続端子（入力側）
Ｐｏｕｔ接点接続端子（出力側）

Claims

第１および第２の接点接続端子を有する制御部を備え、上記第１接点接続端子は入力端子であって第１配線を介して無電圧スイッチが備える一対の無電圧接点のうちの一方の接点が接続され、上記第２接点接続端子は出力端子であって第２配線を介して上記無電圧接点のうちの他方の接点が接続されており、上記制御部は、上記第１接点接続端子に入力される信号に基づいて上記無電圧スイッチのオンオフや、上記第１配線および上記第２配線を含む接続配線の断線を検出する機能を有し、上記一対の無電圧接点に対して並列にコンデンサが接続され、上記第１配線に上記コンデンサとともに微分回路を構成する抵抗素子が接続されており、
上記制御部は、上記第２接点接続端子より上記第２配線を介して上記無電圧スイッチに向けて断線検出用のテストアウトのパルスを送信し、上記第１配線を介して上記第１接点接続端子に戻されるテストインの信号に、上記テストアウトのパルスの立ち上がりエッジもしくは立ち下がりエッジが含まれている場合には上記接続配線が断線していないと判定し、含まれていない場合には上記接続配線が断線していると判定するスイッチの断線検出装置において、
上記第１配線が上記抵抗素子を介してグランドに接続されており、上記テストアウトのパルスには上記微分回路の時定数τよりも２倍以上長いパルス幅を有する正パルスが用いられ、上記制御部は、上記パルス幅内で上記微分回路の時定数τの２倍以上を経過した時点における上記テストインの信号の電圧値がＬｏｗと判断される閾値以下である場合には上記無電圧スイッチがオフであると判定し、上記テストインの信号の電圧値がＨｉｇｈと判断される閾値以上である場合には上記無電圧スイッチがオンであると判定することを特徴とするスイッチの断線検出装置。
第１および第２の接点接続端子を有する制御部を備え、上記第１接点接続端子は入力端子であって第１配線を介して無電圧スイッチが備える一対の無電圧接点のうちの一方の接点が接続され、上記第２接点接続端子は出力端子であって第２配線を介して上記無電圧接点のうちの他方の接点が接続されており、上記制御部は、上記第１接点接続端子に入力される信号に基づいて上記無電圧スイッチのオンオフや、上記第１配線および上記第２配線を含む接続配線の断線を検出する機能を有し、上記一対の無電圧接点に対して並列にコンデンサが接続され、上記第１配線に上記コンデンサとともに微分回路を構成する抵抗素子が接続されており、
上記制御部は、上記第２接点接続端子より上記第２配線を介して上記無電圧スイッチに向けて断線検出用のテストアウトのパルスを送信し、上記第１配線を介して上記第１接点接続端子に戻されるテストインの信号に、上記テストアウトのパルスの立ち上がりエッジもしくは立ち下がりエッジが含まれている場合には上記接続配線が断線していないと判定し、含まれていない場合には上記接続配線が断線していると判定するスイッチの断線検出装置において、
上記第１配線が上記抵抗素子を介して正電源に接続されており、上記テストアウトのパルスには上記微分回路の時定数τよりも２倍以上長いパルス幅を有する負パルスが用いられ、上記制御部は、上記パルス幅内で上記微分回路の時定数τの２倍以上を経過した時点における上記テストインの信号の電圧値がＨｉｇｈと判断される閾値以上である場合には上記無電圧スイッチがオフであると判定し、上記テストインの信号の電圧値がＬｏｗと判断される閾値以下である場合には上記無電圧スイッチがオンであると判定することを特徴とするスイッチの断線検出装置。
第１および第２の接点接続端子を有する制御部を備え、上記第１接点接続端子は入力端子であって第１配線を介して無電圧スイッチが備える一対の無電圧接点のうちの一方の接点が接続され、上記第２接点接続端子は出力端子であって第２配線を介して上記無電圧接点のうちの他方の接点が接続されており、上記制御部は、上記第１接点接続端子に入力される信号に基づいて上記無電圧スイッチのオンオフや、上記第１配線および上記第２配線を含む接続配線の断線を検出する機能を有し、上記一対の無電圧接点に対して並列にコンデンサが接続され、上記第１配線に上記コンデンサとともに微分回路を構成する抵抗素子が接続されており、
上記制御部は、上記第２接点接続端子より上記第２配線を介して上記無電圧スイッチに向けて断線検出用のテストアウトのパルスを送信し、上記第１配線を介して上記第１接点接続端子に戻されるテストインの信号に、上記テストアウトのパルスの立ち上がりエッジもしくは立ち下がりエッジが含まれている場合には上記接続配線が断線していないと判定し、含まれていない場合には上記接続配線が断線していると判定するスイッチの断線検出装置において、
上記第１配線が上記抵抗素子を介して正電源に接続されており、上記テストアウトのパルスには正パルスが用いられ、上記制御部は、上記正パルスの後縁の立ち下がり時点から上記微分回路の時定数τの２倍以上を経過した時点における上記テストインの信号の電圧値がＨｉｇｈと判断される閾値以上である場合には上記無電圧スイッチがオフであると判定し、上記テストインの信号の電圧値がＬｏｗと判断される閾値以下である場合には上記無電圧スイッチがオンであると判定することを特徴とするスイッチの断線検出装置。