JP7079075B2 - パッケージ - Google Patents
パッケージ Download PDFInfo
- Publication number
- JP7079075B2 JP7079075B2 JP2017146364A JP2017146364A JP7079075B2 JP 7079075 B2 JP7079075 B2 JP 7079075B2 JP 2017146364 A JP2017146364 A JP 2017146364A JP 2017146364 A JP2017146364 A JP 2017146364A JP 7079075 B2 JP7079075 B2 JP 7079075B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- viewed
- wiring film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明では、多層膜部における重ね合わせ方向から見て配線膜および接合部と重なる位置に空隙が形成されているので、配線膜の重ね合わせ方向の熱膨張を空隙により吸収することができる。これにより、多層膜部における重ね合わせ方向から見て接合部と重なる位置のうち、配線膜が設けられた領域において生じる重ね合わせ方向の膜厚の変化量と、配線膜が設けられていない領域において生じる重ね合わせ方向の膜厚の変化量と、の差を緩和することができる。このため、温度変化時に、多層膜部における重ね合わせ方向から見て接合部と重なる位置の表面形状が、配線膜が設けられた領域と、配線膜が設けられていない領域と、で変化することを抑制できる。よって、第1基板と第2基板との接合時に、多層膜部が高温となることで多層膜部の表面に凹凸が発生することが抑制されるので、接合部に隙間が形成されることを抑制できる。また、第1基板と第2基板との接合後の降温時に、接合部に作用する応力に分布が生じることが抑制されるので、接合部が剥離することや、接合部の周囲に応力集中が生じてクラックが発生すること等を抑制できる。以上により、パッケージ内部の気密を維持することが可能となり、信頼性の高いパッケージを提供できる。
しかも、複数の空隙の間には配線膜および絶縁膜のうち少なくともいずれか一方が配置されるので、例えば1つの大きな空隙を設ける場合と比較して、多層膜部の強度の低下を抑制できる。したがって、第1基板と第2基板との接合時に多層膜部に加わる力を受け止めて、第1基板と第2基板とを確実に接合させることができる。
しかも、空隙が重ね合わせ方向から見て接合部を跨いで延びているので、空隙が接合部を跨いでいない場合と比較して、空隙に対する接合部の位置ずれの許容範囲を大きくすることができる。したがって、第1基板および第2基板の接合を容易に行うことが可能となる。
最初に、第1実施形態のパッケージ1について説明する。まず、パッケージ1の概略構成について説明する。
図1は、第1実施形態のパッケージの平面図である。図2は、図1のII-II線における断面図である。
図1および図2に示すように、パッケージ1は、赤外線センサである素子2が埋設されたベース基板3(第1基板)と、キャビティ5を有し、ベース基板3に重ねて設けられたリッド基板4(第2基板)と、キャビティ5の周囲においてベース基板3とリッド基板4とが接合された接合部6と、を備えている。なお、以下では、ベース基板3とリッド基板4の重ね合わせ方向を単に重ね合わせ方向という。また、重ね合わせ方向のうち、ベース基板3に対するリッド基板4側を上側と定義し、その反対側を下側と定義する。また、重ね合わせ方向に直交するとともに、互いに直交する2方向をX方向およびY方向と定義する。
図2に示すように、絶縁膜16は、引出配線膜14よりも下層(すなわち基板本体10と引出配線膜14との間)に設けられた下層絶縁膜20と、引出配線膜14よりも上層に設けられた上層絶縁膜30、を備えている。
図2および図3に示すように、上層第1絶縁膜31の上面には、複数の凹部33が形成されている。凹部33は、重ね合わせ方向から見て接合部6と重なる位置に設けられている。凹部33は、重ね合わせ方向から見て引出配線膜14と重なる位置に設けられている。
しかも、複数の空隙18の間には絶縁膜16が配置されるので、例えば1つの大きな空隙を設ける場合と比較して、多層膜部12の強度の低下を抑制できる。したがって、ベース基板3とリッド基板4との接合時に多層膜部12に加わる力を受け止めて、ベース基板3とリッド基板4とを確実に接合させることができる。
しかも、重ね合わせ方向から見て空隙18が接合部6を跨いで延びているので、空隙が接合部を跨いでいない場合と比較して、空隙18に対する接合部6の位置ずれの許容範囲を大きくすることができる。したがって、ベース基板3およびリッド基板4の接合を容易に行うことが可能となる。
図4は、第1実施形態の変形例のパッケージの平面図である。図5は、図4のV-V線における断面図である。
上記第1実施形態においては、空隙18が重ね合わせ方向から見て引出配線膜14と重なる位置に設けられているが、図4に示すように、さらに重ね合わせ方向から見た引出配線膜14の側方に側部空隙19が形成されていてもよい。
図4および図5に示すように、上層第1絶縁膜31の上面には、複数の側部凹部34が形成されている。側部凹部34は、重ね合わせ方向から見て引出配線膜14の外側、かつ重ね合わせ方向に直交する方向から見て引出配線膜14と重なる位置に設けられている。側部凹部34は、接合部6のうち重ね合わせ方向から見て引出配線膜14と重なるとともにX方向(所定方向)に沿って引出配線膜14の外側まで直線状に延びる直線部6aと重なる位置に設けられている。側部凹部34は、重ね合わせ方向から見て引出配線膜14のX方向両側にそれぞれ1つずつ設けられている。
次に、第2実施形態のパッケージ201について説明する。
第1実施形態では、空隙18が引出配線膜14と接合部6との間に形成されている。これに対して、第2実施形態では、空隙218が基板本体10と引出配線膜14との間に形成されている点で、第1実施形態と異なっている。
図7に示すように、絶縁膜216は、引出配線膜14よりも下層(すなわち基板本体10と引出配線膜14との間)に設けられた下層絶縁膜220と、引出配線膜14よりも上層に設けられた上層絶縁膜230と、を備えている。下層絶縁膜220は、下層第1絶縁膜21と、下層第2絶縁膜222と、下層第3絶縁膜223と、を備えている。下層第1絶縁膜21の上面には、素子2が設けられている。
図7および図8に示すように、下層第2絶縁膜222の上面には、複数の凹部224が形成されている。凹部224は、重ね合わせ方向から見て接合部6と重なる位置に設けられている。凹部224は、重ね合わせ方向から見て引出配線膜14と重なる位置に設けられている。
下層第2絶縁膜222および下層第3絶縁膜223には、貫通孔220aが形成されている。貫通孔220aは、下層第2絶縁膜222および下層第3絶縁膜223を貫通している。貫通孔220aは、重ね合わせ方向から見てベース基板3のX方向中央部に設けられ、素子2の図示しない電極の少なくとも一部を囲うように形成されている(図6参照)。下層第3絶縁膜223には、引出配線膜14が積層されている。引出配線膜14は、貫通孔220aの内側で、素子2の電極(不図示)と導通している。
次に、第3実施形態のパッケージ301について説明する。
第1実施形態では、空隙18が上層第1絶縁膜31の各凹部33の内側に形成されている。これに対して、第3実施形態では、空隙318が引出配線膜314の凹部315の内側に形成されている点で、第1実施形態と異なっている。
図10に示すように、多層膜部312は、引出配線膜314と、絶縁膜316と、を備えている。絶縁膜316は、引出配線膜314よりも下層(すなわち基板本体10と引出配線膜314との間)に設けられた下層絶縁膜20と、引出配線膜314よりも上層に設けられ、下層第2絶縁膜22に積層された上層絶縁膜230と、を備えている。
図9から図11に示すように、引出配線膜314の上面には、複数の凹部315が形成されている。凹部315は、重ね合わせ方向から見て接合部6と重なる位置に設けられている。各凹部315は、重ね合わせ方向から見てY方向に沿って延びるスリット状に形成されている。各凹部315は、重ね合わせ方向から見て接合部6をY方向で跨いでいる。換言すると、各凹部315の一端部は、重ね合わせ方向から見て接合部6よりもキャビティ5側に設けられ、各凹部315の他端部は、重ね合わせ方向から見て接合部6よりも外側に設けられている。複数の凹部315は、X方向に等間隔で並んで設けられている。なお、図示の例では、各凹部315は、引出配線膜314を貫通しているが引出配線膜314を貫通していなくてもよい。また、各凹部315は、重ね合わせ方向に一定の幅で延びていてもよいし、上側から下側に向かうに従い幅広となる逆テーパ状に形成されていてもよい。
次に、第4実施形態のパッケージ401について説明する。
図12は、第4実施形態のパッケージの平面図である。図13は、図12のXIII-XIII線における断面図である。
第1実施形態では、空隙18が重ね合わせ方向から見て引出配線膜14および接合部6と重なる位置に形成されている。これに対して、図12および図13に示す第4実施形態では、側部空隙19が重ね合わせ方向から見て引出配線膜14の外側、かつ重ね合わせ方向に直交する方向から見て引出配線膜14と重なる位置であって、接合部6の直線部6aと重なる位置に形成されている点で、第1実施形態と異なっている。すなわち、第4実施形態のパッケージ401は、図4および図5に示す第1実施形態の変形例のパッケージ101において、空隙18が形成されていない構成を有する。
例えば、上記実施形態では、素子2が赤外線センサである場合を説明したが、これに限定されず、素子が例えばジャイロセンサや加速度センサ等であってもよい。また、上記実施形態では、リッド基板4がシリコン基板により形成されているが、これに限定されず、例えばガラス基板等であってもよい。
Claims (8)
- 基板本体、および前記基板本体に積層された多層膜部を有する第1基板と、
キャビティを有し、前記第1基板と重ねて設けられる第2基板と、
前記キャビティの周囲において前記第1基板の前記多層膜部と前記第2基板とが接合された接合部と、
を備え、
前記多層膜部は、
前記第1基板および前記第2基板の重ね合わせ方向から見て前記接合部を跨いで延びる配線膜と、
前記基板本体および前記配線膜を、前記重ね合わせ方向から見て少なくとも前記接合部と重なる位置において被覆する絶縁膜と、
を備え、
前記多層膜部には、前記重ね合わせ方向から見て前記配線膜および前記接合部と重なる位置に空隙が形成され、
前記空隙は、前記重ね合わせ方向において前記接合部と前記基板本体との間に形成されている、
ことを特徴とするパッケージ。 - 前記空隙は、前記配線膜と前記接合部との間に形成されている、
ことを特徴とする請求項1に記載のパッケージ。 - 前記多層膜部は、前記基板本体と前記配線膜との間に設けられた下層絶縁膜を備え、
前記空隙は、前記下層絶縁膜における前記基板本体と前記配線膜との間に形成されている、
ことを特徴とする請求項1または2に記載のパッケージ。 - 前記空隙は、前記重ね合わせ方向に直交する方向から見て前記配線膜と重なる位置に形成されている、
ことを特徴とする請求項1から3のいずれか1項に記載のパッケージ。 - 前記多層膜部には、前記重ね合わせ方向から見て前記配線膜の外側、かつ前記重ね合わせ方向に直交する方向から見て前記配線膜と重なる位置に側部空隙が形成されている、
ことを特徴とする請求項1から4のいずれか1項に記載のパッケージ。 - 前記空隙は、複数設けられている、
ことを特徴とする請求項1から5のいずれか1項に記載のパッケージ。 - 前記空隙は、前記重ね合わせ方向から見て前記接合部を跨いで延びている、
ことを特徴とする請求項1から6のいずれか1項に記載のパッケージ。 - 基板本体、および前記基板本体に積層された多層膜部を有する第1基板と、
キャビティを有し、前記第1基板と重ねて設けられる第2基板と、
前記キャビティの周囲において前記第1基板の前記多層膜部と前記第2基板とが接合された接合部と、
を備え、
前記多層膜部は、
前記第1基板および前記第2基板の重ね合わせ方向から見て前記接合部を跨いで延びる配線膜と、
前記基板本体および前記配線膜を、前記重ね合わせ方向から見て少なくとも前記接合部と重なる位置において被覆する絶縁膜と、
を備え、
前記接合部は、前記重ね合わせ方向から見て前記配線膜と重なるとともに所定方向に沿って前記配線膜の外側まで直線状に延びる直線部を備え、
前記多層膜部には、前記重ね合わせ方向から見て前記配線膜の外側、かつ前記重ね合わせ方向に直交する方向から見て前記配線膜と重なる位置であって、前記重ね合わせ方向から見て前記直線部と重なる位置に側部空隙が形成され、
前記側部空隙は、前記重ね合わせ方向において前記接合部と前記基板本体との間に形成されている、
ことを特徴とするパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017146364A JP7079075B2 (ja) | 2017-07-28 | 2017-07-28 | パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017146364A JP7079075B2 (ja) | 2017-07-28 | 2017-07-28 | パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019029468A JP2019029468A (ja) | 2019-02-21 |
JP7079075B2 true JP7079075B2 (ja) | 2022-06-01 |
Family
ID=65478842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017146364A Active JP7079075B2 (ja) | 2017-07-28 | 2017-07-28 | パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7079075B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115083999A (zh) * | 2021-03-10 | 2022-09-20 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077223A (ja) | 1999-09-06 | 2001-03-23 | Kyocera Corp | 電子部品収納用容器 |
JP2010060541A (ja) | 2008-09-08 | 2010-03-18 | Torex Semiconductor Ltd | 半導体センサー装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06236934A (ja) * | 1993-02-09 | 1994-08-23 | Toshiba Corp | ガラス封止型半導体装置 |
-
2017
- 2017-07-28 JP JP2017146364A patent/JP7079075B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077223A (ja) | 1999-09-06 | 2001-03-23 | Kyocera Corp | 電子部品収納用容器 |
JP2010060541A (ja) | 2008-09-08 | 2010-03-18 | Torex Semiconductor Ltd | 半導体センサー装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019029468A (ja) | 2019-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7673514B2 (en) | Acceleration sensor having single and multi-layer substrates | |
JP4793496B2 (ja) | 半導体装置およびその製造方法 | |
JP5218455B2 (ja) | 半導体力学量センサおよびその製造方法 | |
TWI543415B (zh) | A piezoelectric vibrating device, and a piezoelectric vibrating device and a circuit board | |
JP2007013636A (ja) | 圧電振動子の製造方法及び圧電振動子 | |
JP7002390B2 (ja) | 赤外線センサ及び赤外線センサの製造方法 | |
JP7079075B2 (ja) | パッケージ | |
JP4204206B2 (ja) | 半導体装置 | |
TWI234659B (en) | Acceleration sensor | |
WO2019176616A1 (ja) | 圧電振動デバイス | |
JP7233982B2 (ja) | パッケージ及びパッケージの製造方法 | |
WO2009118995A1 (ja) | 半導体装置及びその製造方法 | |
JP2018085421A (ja) | 半導体装置 | |
JP2007013608A (ja) | 圧電振動子の製造方法及び圧電振動子 | |
JP5392296B2 (ja) | 半導体装置およびその製造方法 | |
JP6797722B2 (ja) | 赤外線センサ | |
JP2007057455A (ja) | 圧力センサ及び圧力センサの製造方法 | |
JP5225824B2 (ja) | 電子部品パッケージ及び電子部品パッケージの製造方法 | |
JP6763756B2 (ja) | パッケージ | |
JP2019155566A (ja) | Mems素子およびその実装構造 | |
JP6334192B2 (ja) | 圧電デバイスおよびその実装構造 | |
JP7448382B2 (ja) | パッケージ及びパッケージの製造方法 | |
JP7233984B2 (ja) | パッケージ及びパッケージの製造方法 | |
WO2023058103A1 (ja) | 気密パッケージ素子および素子モジュール | |
JP6257150B2 (ja) | 電子部品パッケージ及び電子部品パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181026 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7079075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |