JP7015350B2 - Solid-state image sensor and camera - Google Patents
Solid-state image sensor and camera Download PDFInfo
- Publication number
- JP7015350B2 JP7015350B2 JP2020127638A JP2020127638A JP7015350B2 JP 7015350 B2 JP7015350 B2 JP 7015350B2 JP 2020127638 A JP2020127638 A JP 2020127638A JP 2020127638 A JP2020127638 A JP 2020127638A JP 7015350 B2 JP7015350 B2 JP 7015350B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- state image
- separation
- charge storage
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Element Separation (AREA)
Description
本発明は、固体撮像装置およびカメラに関する。 The present invention relates to a solid-state image sensor and a camera.
特許文献1は、固体撮像素子に関するものであり、同文献には、光電変換領域間での信号電荷の分離を確実に実現するための製造方法が記載されている。該製造方法では、半導体基板内に不純物を導入することにより第1の画素分離領域を形成し、半導体基板表面に第1のエピタキシャル成長層を形成し、第1のエピタキシャル成長層を貫通し第1の画素分離領域に当接するように第2の画素分離領域を形成する。 Patent Document 1 relates to a solid-state image pickup device, and the same document describes a manufacturing method for reliably realizing separation of signal charges between photoelectric conversion regions. In the manufacturing method, a first pixel separation region is formed by introducing impurities into the semiconductor substrate, a first epitaxial growth layer is formed on the surface of the semiconductor substrate, and the first pixel penetrates the first epitaxial growth layer. A second pixel separation region is formed so as to abut on the separation region.
特許文献2は、固体撮像素子に関するものであり、同文献には、単位画素を微細化しても混色することなく、また、アキュミュレーション層での暗電流の発生を抑える固体撮像素子の製造方法が記載されている。該製造方法では、n型半導体の上にシリコン酸化膜を介して配置されたn型半導体層にフォトダイオードを形成し、該フォトダイオードを囲むようにp型の画素分離領域を形成し、また、表面側p+アキュミュレーション層を形成する。該製造方法では、その後、n型半導体層に対してその裏面側からイオンを注入することによって裏面側p+アキュミュレーション層を形成する。 Patent Document 2 relates to a solid-state image sensor, and the same document describes a method for manufacturing a solid-state image sensor that does not mix colors even if a unit pixel is miniaturized and suppresses the generation of dark current in the accumulation layer. Is described. In the manufacturing method, a photodiode is formed on an n-type semiconductor layer arranged on an n-type semiconductor via a silicon oxide film, a p-type pixel separation region is formed so as to surround the photodiode, and a p-type pixel separation region is formed. The surface side p + accumulation layer is formed. In the manufacturing method, an ion is then injected into the n-type semiconductor layer from the back surface side to form a back surface side p + accumulation layer.
半導体層に形成される電荷蓄積領域を相互に分離するための分離領域を該半導体層の2つの面のうち1つの面(以下、イオン注入面)を通したイオン注入のみで形成する場合、イオン注入面から遠ざかるほど分離領域の幅が広くなりうる。これは、イオン注入面から遠い領域(即ち深い領域)にイオンを注入するためには、高い注入エネルギーが必要となり、これにより、イオンが注入される領域が広がるためである。イオン注入面から遠ざかるほど分離領域の幅が広くなる現象は、電荷蓄積領域あるいは画素の高密度化を妨げる。 When the separation region for separating the charge storage regions formed in the semiconductor layer from each other is formed only by ion implantation through one of the two surfaces of the semiconductor layer (hereinafter, ion implantation surface), ions are formed. The farther away from the implantation surface, the wider the separation region can be. This is because high implantation energy is required to implant ions into a region far from the ion implantation surface (that is, a deep region), which expands the region into which the ions are implanted. The phenomenon that the width of the separation region becomes wider as the distance from the ion implantation surface increases hinders the densification of the charge storage region or the pixel.
本発明は、上記の課題認識を契機としてなされたものであり、電荷蓄積領域あるいは画素の高密度化に有利な製造方法および該製造方法による製造に有利な構造を有する固体撮像装置を提供することを目的とする。 The present invention has been made in the wake of the above-mentioned problem recognition, and provides a solid-state imaging device having a manufacturing method advantageous for increasing the density of a charge storage region or a pixel and a structure advantageous for manufacturing by the manufacturing method. With the goal.
本発明の1つの側面は、第1面および第2面を有する半導体層を含む固体撮像装置に係り、前記固体撮像装置は、前記第1面と前記第2面との間に配置され、電荷を蓄積する複数の電荷蓄積領域を各々が含む複数の電荷蓄積領域ペアと、1つのマイクロレンズが前記複数の電荷蓄積領域ペアのうちの1つの電荷蓄積領域ペアに割り当てられるように前記第2面の側に配置された複数のマイクロレンズと、前記1つの電荷蓄積領域ペアの前記複数の電荷蓄積領域の間に配置され、前記第2面から前記第1面に向かって、前記第2面と前記第1面との間の位置まで延びた第1分離領域を含む、第1分離部と、前記複数の電荷蓄積領域ペアの間に配置され、前記第2面から前記第1面に向かって、前記第2面と前記第1面との間の位置まで延びた第2分離領域を含む、第2分離部と、を含み、前記第1分離領域は、第1部分と第2部分とを含み、前記第1部分は前記第2部分よりも前記第1面に近く、前記第2分離領域は、第3部分と第4部分とを含み、前記第3部分は、前記第4部分よりも前記第1面に近く、前記第1部分の幅は、前記第2部分の幅より大きく、前記第3部分の幅は前記第4部分より大きい。 One aspect of the present invention relates to a solid-state imaging device including a semiconductor layer having a first surface and a second surface, wherein the solid-state imaging device is arranged between the first surface and the second surface and has a charge. The second surface so that a plurality of charge storage region pairs, each including a plurality of charge storage regions, and one microlens are assigned to one charge storage region pair among the plurality of charge storage region pairs. It is arranged between the plurality of microlenses arranged on the side of the above and the plurality of charge storage regions of the one charge storage region pair, and from the second surface toward the first surface, with the second surface. A first separation region including a first separation region extending to a position between the first surface and the plurality of charge storage region pairs is arranged from the second surface toward the first surface. , A second separation region comprising a second separation region extending to a position between the second surface and the first surface , wherein the first separation region comprises a first portion and a second portion. The first portion is closer to the first surface than the second portion, the second separation region includes a third portion and a fourth portion, and the third portion is closer to the fourth portion than the fourth portion. Close to the first surface, the width of the first portion is larger than the width of the second portion, and the width of the third portion is larger than the width of the fourth portion.
本発明によれば、電荷蓄積領域あるいは画素の高密度化に有利な製造方法および該製造方法による製造に有利な構造を有する固体撮像装置が提供される。 According to the present invention, there is provided a solid-state image sensor having a manufacturing method advantageous for increasing the density of a charge storage region or a pixel and a structure advantageous for manufacturing by the manufacturing method.
以下、添付図面を参照しながら本発明の実施形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
図1は、本発明の第1実施形態の固体撮像装置100の構成を模式的に示す断面図である。図2は、本発明の第1実施形態の固体撮像装置100の構成を模式的に示す平面図である。図1は、図2のX-X’線に沿った断面図である。
FIG. 1 is a cross-sectional view schematically showing the configuration of the solid-
固体撮像装置100は、第1面F1および第2面F2を有する半導体層101と、半導体層101の中に配置された複数の電荷蓄積領域103と、半導体層101の中に配置された分離部120、130とを備える。分離部120、130は、複数の電荷蓄積領域103を相互に分離するように半導体層101の中に配置されている。分離部120、130は、イオン注入によって形成された不純物半導体領域であり、ポテンシャルバリアを形成する。
The solid-
固体撮像装置100は、複数のマイクロレンズ171を備えている。ここで、2つの電荷蓄積領域103からなる電荷蓄積領域ペアに対して1つのマイクロレンズ171が割り当てられるように、複数のマイクロレンズ171が配列されている。固体撮像装置100は、電荷蓄積領域ペアを構成する2つの電荷蓄積領域103にそれぞれ蓄積された電荷に応じた信号を個別に読み出すことができるように構成されている。このような構成は、位相差検出法による焦点検出に利用されうる。固体撮像装置100はまた、電荷蓄積領域ペアを構成する2つの電荷蓄積領域103にそれぞれ蓄積された電荷の総和に応じた信号を個別に読み出すことができるように構成されうる。電荷蓄積領域ペアを構成する2つの電荷蓄積領域103にそれぞれ蓄積された電荷の総和に応じた信号は、1つの画素の信号に相当する。
The solid-
分離部120は、電荷蓄積領域ペアと他の電荷蓄積領域ペアとの間に配置されていて、ポテンシャルバリアを形成するペア間分離部である。分離部130は、電荷蓄積領域ペアを構成する2つの電荷蓄積領域103の間に配置されていて、ポテンシャルバリアを形成するペア内分離部である。ペア内分離部130によって形成されるポテンシャルバリアは、ペア間分離部120によって形成されるポテンシャルバリアより小さい。このような構成は、1つの電荷蓄積領域ペア(画素)を構成する2つの電荷蓄積領域103の一方から溢れた電荷が他方に移動することを許容する一方で、電荷蓄積領域ペアから他の電荷蓄積領域ペアへの電荷の移動を妨げるために有利である。これは、ダイナミックレンジを拡大しつつ混色を低減することに寄与する。
The
ペア内分離部130によって形成されるポテンシャルバリアをペア間分離部120によって形成されるポテンシャルバリアより小さくする方法としては、例えば、次の第1~第3の方法を挙げることができる。第1~第3の方法は、それらの2つ以上を組み合わせて用いられてもよい。
As a method of making the potential barrier formed by the in-
第1の方法では、ペア内分離部130を第1段数の不純物半導体領域で構成し、ペア間分離部120は、第2段数の不純物半導体領域で構成し、第1段数を第2段数より少なくする。
In the first method, the
第2の方法では、ペア内分離部130の不純物濃度をペア間分離部120の不純物濃度よりも低くする。
In the second method, the impurity concentration of the
第3の方法では、第1面F1に沿った方向におけるペア内分離部130の幅を第1面F1に沿った方向におけるペア間分離部120の幅よりも小さくする。
In the third method, the width of the pair-in-
ペア間分離部120は、第1分離領域121および第2分離領域122を有しうる。第1分離領域121は、第1面F1を通して半導体層101にイオンを注入することによって形成されうる。第2分離領域122は、第2面F2を通して半導体層101にイオンを注入することによって形成されうる。
The pair-to-
ペア内分離部130は、第1分離領域131および第2分離領域132を有しうる。第1分離領域131は、第1面F1を通して半導体層101にイオンを注入することによって形成されうる。第2分離領域132は、第2面F2を通して半導体層101にイオンを注入することによって形成されうる。第1分離領域131と第2分離領域132とは、例えば、互いに接触していない。ペア内分離部130を、第2段数より少ない第1段数の不純物半導体領域で構成することにより、第1分離領域131と第2分離領域132とが互いに接触しないようにしてもよい。
The in-
固体撮像装置100は、第1面F1と電荷蓄積領域103との間に配置された表面ピニング層105を備えうる。固体撮像装置100はまた、第2面F2に隣接するように配置された裏面ピニング層107を備えうる。ここで、分離部120、130、表面ピニング層105および裏面ピニング層107は、第1導電型の不純物半導体領域で構成される。半導体層101および電荷蓄積領域103は、第1導電型とは異なる第2導電型の不純物半導体領域で構成されうる。第1導電型がp型であれば第2導電型はn型であり、第1導電型がn型であれば第2導電型はp型である。
The solid-
固体撮像装置100は、半導体層101の中にフローティングディフュージョン106を備えうる。フローティングディフュージョン106は、第2導電型の不純物半導体領域で構成されうる。電荷蓄積領域103に蓄積された電荷は、転送ゲート141によって半導体層101に形成されるチャネルを通して、フローティングディフュージョン106に転送されうる。固体撮像装置100は、その他、フローティングディフュージョン106の電位をリセットするリセットトランジスタ、フローティングディフュージョン106に転送された電荷に応じた信号を垂直信号線に出力する増幅トランジスタを備えうる。
The solid-
固体撮像装置100は、第1面F1の側に多層配線構造140を備えうる。多層配線構造140は、転送ゲート141などのゲート電極、配線パターン143、絶縁膜145、コンタクトプラグ(不図示)およびビアプラグ(不図示)などを含みうる。固体撮像装置100はまた、第2面F2の側に、例えば、反射防止膜161、遮光膜163、絶縁膜165およびカラーフィルタ層167を備えうる。多層配線構造140が半導体層101の一方の側(第1面の側)に配置され、マイクロレンズ171が半導体層101の他方の側(第2面の側)に配置された固体撮像装置は、裏面照射型と呼ばれうる。ただし、本発明は、裏面照射型には限定されない。
The solid-
固体撮像装置100は、多層配線構造140の側に支持基板151を備えうる。支持基板151は、多層配線構造140および半導体層101などを支持する。
The solid-
以下、図3-図6、図1を参照しながら第1実施形態の固体撮像装置100の製造方法を説明する。まず、図3(a)に示す工程において、シリコン基板などの半導体基板101’を準備し、半導体基板101’にウエル、及びSTI(Shallow Trench Isolation)などの素子分離を形成し、更に、第1分離領域121、131を形成する。ここで、半導体基板101’は、後に半導体層101となる。第1分離領域121、131は、半導体基板101’の第1面F1を通して半導体基板101’に少なくとも1回(典型的には複数回)のイオン注入工程を実施することによって形成されうる。第1分離領域121、131は、前述のとおり、第1導電型の不純物領域で構成されうる。第1導電型がp型である場合、一例を挙げると、ボロンを1.5MeV、1MeV、600keV、300keV、100keV、50keVで半導体基板101’に注入することによって第1分離領域121、131を形成することができる。いくつかの実施例では、複数回のイオン注入工程のうち一部のイオン注入において、ペア間分離部120とペア内分離部130のうち、ペア間分離部120にのみイオンが注入されうる。
Hereinafter, a method for manufacturing the solid-
図3(b)に示す工程では、半導体基板101’に電荷蓄積領域103、表面ピニング層105、フローティングディフュージョン106、転送ゲート141などのゲート電極、トランジスタの拡散領域を形成する。なお、転送ゲート141などのゲート電極は、ゲート絶縁膜を介して第1面F1の上に形成される。前述のとおり、電荷蓄積領域103およびフローティングディフュージョン106は、第2導電型の不純物領域であり、表面ピニング層105は、第1導電型の不純物領域である。第1導電型がp型である場合、一例を挙げると、ボロンを10keVで半導体基板101’に注入することによって表面ピニング層105を形成することができる。
In the step shown in FIG. 3B, a
第1分離領域121、131などの不純物半導体領域を形成するためのイオン注入工程の実施の後に、イオン注入によって生じた結晶欠陥を修復するための第1アニール工程が実施されうる。第1アニール工程は、例えば、電気炉を用いたFA法(Furnace Annealing)、又は、RTP法(Rapid Thermal Annealing)によってなされうる。
After the ion implantation step for forming the impurity semiconductor regions such as the
図4(a)に示す工程では、半導体基板101の第1面F1の上に多層配線構造140を形成する。
In the step shown in FIG. 4A, the
図4(b)に示す工程は、任意的な工程であり、この工程では、多層配線構造140に対して支持基板151を結合する。多層配線構造140の表面は、典型的には、平坦化された絶縁膜が露出している。支持基板151は、例えば、シリコン基板またはガラス基板などの基板で構成され、典型的には、平坦化された表面を有する。多層配線構造140への支持基板151の結合は、例えば、真空中または不活性ガス雰囲気中で実施されうる。この結合工程の前に、多層配線構造140の表面および支持基板151の表面に対してプラズマ照射を実施することにより結合強度を高めることができる。あるいは、この結合工程の前に、多層配線構造140の表面および支持基板151の表面を薬液によって処理することによって活性化させてもよい。
The step shown in FIG. 4B is an optional step, and in this step, the
以上の結合工程は、多層配線構造140の表面と支持基板151の表面とを直接結合させるものであるが、この結合は、接着剤を用いてなされてもよい。接着剤としては、例えば、ベンゾシクロブテンを挙げることができ、ベンゾシクロブテンを使用する場合、250℃程度で結合を行うことができる。
The above bonding step directly bonds the surface of the
図5(a)に示す工程では、半導体基板101’の第2面F2’側を処理することによって半導体基板101’を薄化して、処理された第2面F2を有する半導体層101を形成する。薄化は、例えば、研削、研磨、CMP(Chemical Mechanical Polishing)またはエッチングによって実施されうる。半導体層101がシリコン層である場合、半導体層101の厚さは、例えば、2~10μmの範囲内であることが好ましい。この場合、可視光およびその近傍を含む波長帯域である400~700nmの波長帯域の光は、その80パーセント以上が半導体層101で吸収される。
In the step shown in FIG. 5A, the semiconductor substrate 101'is thinned by processing the second surface F2'side of the semiconductor substrate 101'to form the
図5(b)に示す工程では、第2分離領域122、132を形成する。第2分離領域122、132は、半導体基板101の第2面F2を通して半導体層101に少なくとも1回(典型的には複数回)のイオン注入工程を実施することによって形成されうる。第2分離領域122、132は、前述のとおり、第1導電型の不純物領域で構成されうる。第1導電型がp型である場合、一例を挙げると、ボロンを600keV、300keV、100keV、50keVで半導体層101に注入することによって第2分離領域122、132を形成することができる。これにより、第1分離領域121および第2分離領域122からなるペア間分離部120、および、第1分離領域131および第2分離領域132からなるペア内分離部130を形成することができる。いくつかの実施例では、複数回のイオン注入工程のうち一部のイオン注入において、ペア間分離部120とペア内分離部130のうち、ペア間分離部120にのみイオンが注入されうる。
In the step shown in FIG. 5B, the
ここで、第2分離領域122を形成するためのイオン注入の回数は、第1分離領域121を形成するためのイオン注入の回数よりも少ないことが好ましい。あるいは、第2分離領域122の深さ方向の寸法は、第1分離領域121の深さ方向の寸法よりも小さいことが好ましい。また、第2分離領域132を形成するためのイオン注入の回数は、第1分離領域131を形成するためのイオン注入の回数よりも少ないことが好ましい。あるいは、第2分離領域132の深さ方向の寸法は、第1分離領域131の深さ方向の寸法よりも小さいことが好ましい。これは、第2分離領域122、132および以下の裏面ピニング層107を形成するためのイオン注入によって形成された結晶欠陥を回復するための第2アニール工程における加熱は、第2面F2の近傍に対して選択的に実施されることが好ましいからである。
Here, the number of ion implantations for forming the
図6(a)に示す工程では、第2面F2の近傍にイオンを注入することによって裏面ピニング層107を形成する。第1導電型がp型である場合、一例を挙げると、ボロンを10keVで第2面F2を通して半導体層101に注入することによって裏面ピニング層107を形成することができる。その後、第2分離領域122、132および裏面ピニング層107を形成するためのイオン注入によって形成された結晶欠陥を回復するための第2アニール工程を実施する。第2アニール工程には、第1アニール工程とは異なる方法が用いられうる。ここで、第1面F1側には、多層配線構造140が既に形成されているので、配線パターン143が融点に達しないように、第2アニール工程における加熱は、第2面F2の近傍に対して選択的に実施される。
In the step shown in FIG. 6A, the back
第2アニール工程は、例えば、第2面F2に光を照射する方法で実施されうる。より具体的には、第2アニール工程は、例えば、レーザーアニール法またはフラッシュランプアニール法によって実施されうる。レーザーアニール法を適用した一例では、308nm(XeCl)エキシマレーザを用いて、レーザー光を、100nsec程度の時間、第2面F2に照射する。 The second annealing step can be carried out, for example, by irradiating the second surface F2 with light. More specifically, the second annealing step can be carried out, for example, by a laser annealing method or a flash lamp annealing method. In one example to which the laser annealing method is applied, a 308 nm (XeCl) excimer laser is used to irradiate the second surface F2 with laser light for a time of about 100 nsec.
第2アニール工程は、後述の反射防止膜161の形成後であって遮光膜163の形成前に実施されてもよい。また、この場合、裏面ピニング層107を形成するためのイオン注入も、反射防止膜161の形成後(かつ、第2アニール工程の前)に実施してもよい。反射防止膜161の形成後に裏面ピニング層107を形成するためのイオン注入を実施する場合、反射防止膜161は、イオン注入の際のチャネリングを防止するバッファ層として機能しうる。
The second annealing step may be performed after the formation of the
図6(b)に示す工程では、半導体層101の第2面F2の上に反射防止膜161を形成する。反射防止膜161は、例えば、シリコン酸化膜とシリコン窒化膜とで構成されうる。例えば、反射防止膜161は、5nm厚のシリコン酸化膜と50nm厚のシリコン窒化膜との積層、又は、5nm厚のシリコン酸化膜と、50nm厚のシリコン窒化膜と、50nm厚のシリコン酸化膜との積層で構成されうる。なお、反射防止膜161は、これらの例に限定されず、反射防止機能を有するあらゆる構造が採用されうる。
In the step shown in FIG. 6B, the
図6(b)に示す工程ではまた、反射防止膜161の上に遮光膜163を形成する。遮光膜163は、例えば、アルミニウムまたはタングステンで形成されうる。なお、遮光膜163は、任意的な構成要素である。
In the step shown in FIG. 6B, the light-shielding
次いで、図1を参照しながら説明する。図1に示す工程では、遮光膜163および反射防止膜161の上に絶縁膜(平坦化膜)165を形成し、絶縁膜165の上にカラーフィルタ層167を形成し、カラーフィルタ層167の上にマイクロレンズ171を形成する。
Next, it will be described with reference to FIG. In the step shown in FIG. 1, an insulating film (flattening film) 165 is formed on the light-shielding
以下、図7-9を参照しながら本発明の第2実施形態の製造方法を説明する。第2実施形態は、薄化された半導体層101を得る方法が第1実施形態と異なる。第2実施形態として言及しない事項は、矛盾しない限り、第1実施形態に従いうる。
Hereinafter, the production method of the second embodiment of the present invention will be described with reference to FIGS. 7-9. The second embodiment is different from the first embodiment in the method of obtaining the thinned
まず、図7(a)に示す工程において、SOI(Silicon On Insulator)基板を準備する。SOI基板は、ハンドル基板203の上に埋め込み絶縁層201を有し、埋め込み絶縁層201の上に半導体層101を有する。また、図7(a)に示す工程では、半導体層101の第1面F1を通して半導体層101にイオンを注入することにより半導体層101中に裏面ピニング層107を形成する。裏面ピニング層107は、例えば、埋め込み絶縁層201に接するように形成されうる。なお、SOI基板を製造する際に、半導体層101の中に裏面ピニング層107が形成されてもよい。図7(a)に示す工程ではまた、半導体層101にウエルおよびSTI(Shallow Trench Isolation)などの素子分離を形成し、更に、第1分離領域121、131を形成する。
First, in the step shown in FIG. 7A, an SOI (Silicon On Insulator) substrate is prepared. The SOI substrate has an embedded insulating
図7(b)に示す工程では、半導体層101に電荷蓄積領域103、表面ピニング層105、フローティングディフュージョン106、転送ゲート141などのゲート電極、トランジスタの拡散領域などを形成する。
In the step shown in FIG. 7B, a
図8(a)に示す工程では、半導体基板101の第1面F1の上に多層配線構造140を形成する。図8(b)に示す工程は、任意的な工程であり、この工程では、多層配線構造140に対して支持基板151を結合する。
In the step shown in FIG. 8A, the
図9に示す工程では、ハンドル基板203および埋め込み絶縁層201を除去する(即ち、半導体層101が残るようにSOI基板を薄化する)。この工程は、第1実施形態における図5(a)に示す薄化工程に対応する。ハンドル基板203および埋め込み絶縁層201の除去は、例えば、埋め込み絶縁層201をエッチングストップ層として利用してハンドル基板203をエッチングし、その後、埋め込み絶縁層201をエッチングすることによって実施することができる。ここで、埋め込み絶縁層201を反射防止膜161として利用可能な構造としておけば、埋め込み絶縁層201の除去工程および反射防止膜161の形成工程を省略することができる。
In the step shown in FIG. 9, the
以降の工程は、第1実施形態における図5(b)、図6(a)、図6(b)、図1に示す工程と同様である。 Subsequent steps are the same as the steps shown in FIGS. 5 (b), 6 (a), 6 (b), and 1 in the first embodiment.
以下、図10を参照しながら本発明の第3実施形態を説明する。第3実施形態として言及しない事項は、矛盾しない限り、第1または第2実施形態に従いうる。第1および第2実施形態では、2つの電荷蓄積領域103からなる電荷蓄積領域ペアに対して1つのマイクロレンズ171が割り当てられている。第3実施形態では、1つの電荷蓄積領域103に対して1つのマイクロレンズ171が割り当てられている。電荷蓄積領域103と電荷蓄積領域103との間には、分離部120が配置されていて、ポテンシャルバリアを形成する。分離部120は、第1分離領域121および第2分離領域122を有しうる。第1分離領域121は、第1面F1を通して半導体層101にイオンを注入することによって形成されうる。第2分離領域122は、第2面F2を通して半導体層101にイオンを注入することによって形成されうる。
Hereinafter, a third embodiment of the present invention will be described with reference to FIG. Matters not mentioned as the third embodiment may follow the first or second embodiment as long as there is no contradiction. In the first and second embodiments, one
第2分離領域122を形成するためのイオン注入の回数は、第1分離領域121を形成するためのイオン注入の回数よりも少ないことが好ましい。あるいは、第2分離領域122の深さ方向の寸法は、第1分離領域121の深さ方向の寸法よりも小さいことが好ましい。
The number of ion implantations for forming the
第3実施形態の固体撮像装置およびその製造方法は、第1実施形態における分離部130の代わりに分離部120が配置され、1つの電荷蓄積領域103に対して1つのマイクロレンズ171が割り当てられる点を除いて第1実施形態と同様である。
In the solid-state image sensor and the manufacturing method thereof of the third embodiment, the
以下、図11を参照しながら本発明の第4実施形態を説明する。第4実施形態として言及しない事項は、矛盾しない限り、第1または第2実施形態に従いうる。 Hereinafter, a fourth embodiment of the present invention will be described with reference to FIG. Matters not mentioned as the fourth embodiment may follow the first or second embodiment as long as there is no contradiction.
第4実施形態では、2つの電荷蓄積領域103からなる電荷蓄積領域ペアに対して1つのマイクロレンズ171が割り当てられるように、複数のマイクロレンズ171が配列されている。第4実施形態では、第1分離部120は、接続面IFで相互に接続された第1分離領域121および第2分離領域122を含む。第1分離領域121は、第1面F1と接続面IFとの間に、接続面IFに接触するように配置されている。第2分離領域122は、第2面F2と接続面IFとの間に、接続面IFに接触するように配置されている。ここで、第1分離領域121の接続面IFの側の幅は、第1分離領域121の第1面F1の側の部分の幅よりも大きく、および/または、第2分離領域122の接続面IFの側の幅は、第2分離領域122の第2面F2の側の部分の幅よりも大きい。これにより、リソグラフィー工程におけるアライメント誤差によって第1分離領域121と第2分離領域122とが離れる可能性を低減することができる。
In the fourth embodiment, a plurality of
上記のような第1分離領域121の構造は、第1面F1を通して半導体層101に複数回のイオン注入を実施することによって実現することができる。即ち、第1面F1から遠い位置(深い位置)にイオンを注入する場合には、高いイオン注入エネルギーが必要とされ、これによりイオンが注入される領域が横方向(第1面F1に平行な方向)に広がる。例えば、同じ開口を有するマスクを使って、エネルギーの異なる複数回のイオン注入が実施されうる。同様に、上記のような第2分離領域122の構造は、第2面F2を通して半導体層101に複数回のイオン注入を実施することによって実現することができる。
The structure of the
図12には、本発明の第5実施形態が示されている。第5実施形態は、第4実施形態における分離部130の代わりに分離部120が配置され、1つの電荷蓄積領域103に対して1つのマイクロレンズ171が割り当てられる点を除いて第4実施形態と同様である。
FIG. 12 shows a fifth embodiment of the present invention. The fifth embodiment is the same as the fourth embodiment except that the
以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置(例えば、パーソナルコンピュータ、携帯端末)も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、A/D変換器、および、該A/D変換器から出力されるデジタルデータを処理するプロセッサを含みうる。 Hereinafter, as an application example of the solid-state image sensor according to each of the above embodiments, a camera incorporating the solid-state image sensor will be exemplified. The concept of a camera includes not only a device whose main purpose is shooting but also a device having an auxiliary shooting function (for example, a personal computer or a mobile terminal). The camera includes a solid-state image sensor according to the present invention exemplified as the above embodiment, and a processing unit that processes a signal output from the solid-state image sensor. The processing unit may include, for example, an A / D converter and a processor that processes digital data output from the A / D converter.
Claims (13)
前記第1面と前記第2面との間に配置され、電荷を蓄積する複数の電荷蓄積領域を各々が含む複数の電荷蓄積領域ペアと、
1つのマイクロレンズが前記複数の電荷蓄積領域ペアのうちの1つの電荷蓄積領域ペアに割り当てられるように前記第2面の側に配置された複数のマイクロレンズと、
前記1つの電荷蓄積領域ペアの前記複数の電荷蓄積領域の間に配置され、前記第2面から前記第1面に向かって、前記第2面と前記第1面との間の位置まで延びた第1分離領域を含む、第1分離部と、
前記複数の電荷蓄積領域ペアの間に配置され、前記第2面から前記第1面に向かって、前記第2面と前記第1面との間の位置まで延びた第2分離領域を含む、第2分離部と、を含み、
前記第1分離領域は、第1部分と第2部分とを含み、前記第1部分は前記第2部分よりも前記第1面に近く、
前記第2分離領域は、第3部分と第4部分とを含み、前記第3部分は、前記第4部分よりも前記第1面に近く、
前記第1部分の幅は、前記第2部分の幅より大きく、前記第3部分の幅は前記第4部分より大きい、
ことを特徴とする固体撮像装置。 A solid-state image sensor including a semiconductor layer having a first surface and a second surface.
A plurality of charge storage region pairs arranged between the first surface and the second surface and each containing a plurality of charge storage regions for accumulating charges.
A plurality of microlenses arranged on the side of the second surface so that one microlens is assigned to one charge storage region pair among the plurality of charge storage region pairs.
It is arranged between the plurality of charge storage regions of the one charge storage region pair and extends from the second surface toward the first surface to a position between the second surface and the first surface . The first separation section, including the first separation region,
A second separation region arranged between the plurality of charge storage region pairs and extending from the second surface toward the first surface to a position between the second surface and the first surface is included. Including the second separation part
The first separation region includes a first portion and a second portion, wherein the first portion is closer to the first surface than the second portion.
The second separation region includes a third portion and a fourth portion, and the third portion is closer to the first surface than the fourth portion.
The width of the first portion is larger than the width of the second portion, and the width of the third portion is larger than the width of the fourth portion.
A solid-state image sensor characterized by this.
ことを特徴とする請求項1に記載の固体撮像装置。 The length of the first separation region in the direction from the second surface to the first surface is smaller than the length of the second separation region in the direction.
The solid-state image sensor according to claim 1.
ことを特徴とする請求項1又は2に記載の固体撮像装置。 The depth of the first separation region from the second surface is smaller than the depth of the second separation region from the second surface .
The solid-state image sensor according to claim 1 or 2.
ことを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。 Further comprising a transfer gate located on the side of the first surface to transfer charge.
The solid-state image pickup apparatus according to any one of claims 1 to 3.
ことを特徴とする請求項1乃至4のいずれか1項に記載の固体撮像装置。 The first separation includes a portion where the depth from the first surface is greater than the depth of the plurality of charge storage regions from the first surface.
The solid-state image pickup device according to any one of claims 1 to 4, wherein the solid-state image pickup device is characterized.
ことを特徴とする請求項1乃至5のいずれか1項に記載の固体撮像装置。 The second separation includes a portion where the depth from the first surface is greater than the depth of the plurality of charge storage regions from the first surface.
The solid-state image pickup device according to any one of claims 1 to 5, wherein the solid-state image pickup device is provided.
前記第2面に平行な面に対する平面視において、前記第2分離領域と前記遮光膜とが重なっている、
ことを特徴とする請求項1乃至6のいずれか1項に記載の固体撮像装置。 Further including a light-shielding film arranged on the side of the second surface,
In a plan view of a plane parallel to the second plane, the second separation region and the light-shielding film overlap each other.
The solid-state image pickup device according to any one of claims 1 to 6, wherein the solid-state image pickup device is described.
前記第2面に平行な面に対する平面視において、前記第1分離領域と前記遮光膜とが重なっている、
ことを特徴とする請求項1乃至7のいずれか1項に記載の固体撮像装置。 Further including a light-shielding film arranged on the side of the second surface,
In a plan view of a plane parallel to the second plane, the first separation region and the light-shielding film overlap each other.
The solid-state image pickup apparatus according to any one of claims 1 to 7.
ことを特徴とする請求項1乃至8のいずれか1項に記載の固体撮像装置。 The second separation portion is arranged between the third portion and the first surface, and further includes a separation region in which the width on the side of the first surface is smaller than the width on the side of the second surface.
The solid-state image pickup device according to any one of claims 1 to 8, wherein the solid-state image pickup device is provided.
ことを特徴とする請求項1乃至9のいずれか1項に記載の固体撮像装置。 The first separation portion further includes a separation region which is arranged between the first portion and the first surface and whose width on the side of the first surface is smaller than the width on the side of the second surface.
The solid-state image pickup device according to any one of claims 1 to 9, wherein the solid-state image pickup device is provided.
ことを特徴とする請求項1乃至10のいずれか1項に記載の固体撮像装置。 The first separation portion arranged between the plurality of charge storage regions of the one charge storage region pair comes into contact with the plurality of charge storage regions of the one charge storage region pair, and the one charge storage is performed. The plurality of charge storage regions of the region pair are not in contact with the second separation portion.
The solid-state image sensor according to any one of claims 1 to 10.
ことを特徴とする請求項1乃至11のいずれか1項に記載の固体撮像装置。 The width of each of the first portion, the second portion, the third portion, and the fourth portion is a length along the direction connecting the plurality of charge storage regions of the one charge storage region pair.
The solid-state image pickup apparatus according to any one of claims 1 to 11.
前記固体撮像装置からの信号を処理する処理部と、を備え、
前記信号を用いて位相差検出法による焦点検出を行う、
ことを特徴とするカメラ。 The solid-state image sensor according to any one of claims 1 to 12.
A processing unit for processing a signal from the solid-state image sensor is provided.
Focus detection is performed by the phase difference detection method using the above signal.
A camera that features that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020127638A JP7015350B2 (en) | 2020-07-28 | 2020-07-28 | Solid-state image sensor and camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020127638A JP7015350B2 (en) | 2020-07-28 | 2020-07-28 | Solid-state image sensor and camera |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019068063A Division JP6744943B2 (en) | 2019-03-29 | 2019-03-29 | Solid-state imaging device and camera |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020194965A JP2020194965A (en) | 2020-12-03 |
JP7015350B2 true JP7015350B2 (en) | 2022-02-02 |
Family
ID=73547665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020127638A Active JP7015350B2 (en) | 2020-07-28 | 2020-07-28 | Solid-state image sensor and camera |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7015350B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240000501A (en) * | 2021-04-30 | 2024-01-02 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | Imaging devices and electronic devices |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250931A (en) | 2000-03-07 | 2001-09-14 | Canon Inc | Solid-state image sensor and image sensing system using the same |
JP2009158800A (en) | 2007-12-27 | 2009-07-16 | Nikon Corp | Solid-state imaging element, and imaging device using it |
JP2010192483A (en) | 2009-02-16 | 2010-09-02 | Panasonic Corp | Solid-state image sensor and method of manufacturing the same |
JP2011221253A (en) | 2010-04-08 | 2011-11-04 | Sony Corp | Imaging apparatus, solid-state image sensor, imaging method and program |
JP2012028459A (en) | 2010-07-21 | 2012-02-09 | Sony Corp | Semiconductor device, solid state imaging device, manufacturing method of semiconductor device, manufacturing method of solid state imaging device, and electronic apparatus |
-
2020
- 2020-07-28 JP JP2020127638A patent/JP7015350B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250931A (en) | 2000-03-07 | 2001-09-14 | Canon Inc | Solid-state image sensor and image sensing system using the same |
JP2009158800A (en) | 2007-12-27 | 2009-07-16 | Nikon Corp | Solid-state imaging element, and imaging device using it |
JP2010192483A (en) | 2009-02-16 | 2010-09-02 | Panasonic Corp | Solid-state image sensor and method of manufacturing the same |
JP2011221253A (en) | 2010-04-08 | 2011-11-04 | Sony Corp | Imaging apparatus, solid-state image sensor, imaging method and program |
JP2012028459A (en) | 2010-07-21 | 2012-02-09 | Sony Corp | Semiconductor device, solid state imaging device, manufacturing method of semiconductor device, manufacturing method of solid state imaging device, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2020194965A (en) | 2020-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11276722B2 (en) | Solid-state image sensor and method of manufacturing the same | |
EP2209140B1 (en) | Method for manufacturing solid-state image device | |
CN103456755B (en) | The manufacture method of device for solid photography | |
TWI455295B (en) | Solid-state imaging device, electronic apparatus, and method for making solid-state imaging device | |
KR20110132517A (en) | Method for production of solid-state imaging element, solid-state imaging element, and imaging apparatus | |
KR20190124963A (en) | Backside illuminated image sensor and method of manufacturing the same | |
JP6346488B2 (en) | Semiconductor device, solid-state imaging device, manufacturing method thereof, and camera | |
JP6744943B2 (en) | Solid-state imaging device and camera | |
JP5600924B2 (en) | Solid-state imaging device, manufacturing method thereof, and camera | |
JP7015350B2 (en) | Solid-state image sensor and camera | |
JP6506814B2 (en) | Solid-state imaging device and camera | |
JP2008172005A (en) | Solid-state image pickup device, electronic module and electronic device | |
CN112599548B (en) | Image sensor and method of manufacturing the same | |
CN105990389B (en) | Solid-state imaging element and method for manufacturing the same | |
JP2006093175A (en) | Solid-state image pickup device and manufacturing method therefor | |
JP2007201088A (en) | Solid-state image pickup element | |
US20230005972A1 (en) | Backside illuminated image sensor and method of manufacturing the same | |
JP2007201087A (en) | Solid-state image pickup element and manufacturing method thereof | |
JP2017162924A (en) | Manufacturing method of solid-state image pickup device | |
KR20060000900A (en) | Fabricating method of image sensor with deuterium annealing | |
JP2002190587A (en) | Method of manufacturing solid-state image pickup device | |
JP2012009791A (en) | Solid imaging device and manufacturing method thereof | |
JP2006253480A (en) | Solid-state imaging element and its manufacturing method | |
KR20070050511A (en) | Method of forming an device isolation area and method of forming an image device using the same | |
JP2006041117A (en) | Method of manufacturing solid-state imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200827 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200827 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20210103 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220121 |