JP6999776B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6999776B2 JP6999776B2 JP2020176708A JP2020176708A JP6999776B2 JP 6999776 B2 JP6999776 B2 JP 6999776B2 JP 2020176708 A JP2020176708 A JP 2020176708A JP 2020176708 A JP2020176708 A JP 2020176708A JP 6999776 B2 JP6999776 B2 JP 6999776B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- semiconductor device
- wiring
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
以下に、第1実施形態に係る半導体装置の構成を説明する。
図6に示すように、第1実施形態に係る半導体装置の製造方法は、フロントエンド工程S1と、バックエンド工程S2とを有している。フロントエンド工程S1においては、図7及び図8に示すように、半導体基板SUBと、ゲート絶縁膜GOと、ゲート電極GEとが形成される。
まず、第1実施形態に係る半導体装置の一般的な効果を説明する。第1実施形態に係る半導体装置においては、第1導電膜FCLが、第2配線WL2と絶縁されながら対向している。また、第1実施形態に係る半導体装置においては、第1導電膜FCLがドレイン領域DRAに電気的に接続されており、第2配線WL2がソース領域SRと電気的に接続されている。すなわち、第1実施形態に係る半導体装置においては、ソースドレイン間容量Cが平面視において素子領域ERの内側に配置されている。そのため、第1実施形態に係る半導体装置においては、ソースドレイン間容量を形成するために、チップ面積を大きくする必要がない。
以下に、第2実施形態に係る半導体装置の構成を説明する。以下においては、第1実施形態に係る半導体装置の構成と異なる点について主に説明し、重複する説明は繰り返さない。
以下に、第3実施形態に係る半導体装置の構成を説明する。以下においては、第2実施形態に係る半導体装置の構成と異なる点について主に説明し、重複する説明は繰り返さない。
Claims (21)
- 第1面と、前記第1面の反対面である第2面とを有し、前記第1面に形成された第1溝と、前記第1面に形成された第1導電型のソース領域と、前記ソース領域を取り囲むように形成された、前記第1導電型と反対の第2導電型のボディ領域と、前記ボディ領域を取り囲むように形成された前記第1導電型のドリフト領域と、前記第2面に形成された前記第1導電型のドレイン領域とを有する半導体基板と、
前記第1溝の側壁及び底壁の上に形成されたゲート絶縁膜と、
前記第1溝を埋めるように、前記ゲート絶縁膜の上に形成されたゲート電極と、
前記半導体基板の前記第1面の上に形成された第1層間絶縁膜と、
前記第1層間絶縁膜の上に形成されており、かつ第2溝を有する第2層間絶縁膜と、
前記第2溝内に埋められており、かつ前記ドレイン領域と電気的に接続された第1導電膜と、
前記第2層間絶縁膜の上に形成された第3層間絶縁膜と、
前記第3層間絶縁膜の上に形成されており、かつ前記ソース領域と電気的に接続された第1配線を備え、
前記第2溝は、前記第2層間絶縁膜の前記第3層間絶縁膜側の面から、前記第2層間絶縁膜の前記第1層間絶縁膜側の面に向かって形成されており、
前記第1導電膜は、前記第3層間絶縁膜により絶縁されながら、前記第1配線と対向している、半導体装置。 - 前記第1配線及び前記ソース領域を、互いに電気的に接続しているコンタクトプラグをさらに備え、
前記コンタクトプラグは、
前記ソース領域に達するように、前記第1層間絶縁膜内に形成された第1部分と、
前記第1部分に達するように、前記第2層間絶縁膜内に形成された第2部分と、
前記第2部分に達するように、前記第3層間絶縁膜内に形成された第3部分とを有し、
前記第1導電膜は、前記第2層間絶縁膜により絶縁されながら、前記コンタクトプラグの前記第2部分と対向している、請求項1に記載の半導体装置。 - 前記第1導電膜の端部は、平面視において、前記ドリフト領域と前記ボディ領域との境界の内側の領域に位置している、請求項1又は請求項2に記載の半導体装置。
- 前記第3層間絶縁膜の上に形成された第2配線と、
前記第3層間絶縁膜内に形成されており、かつ前記第2配線及び前記第1導電膜を互いに電気的に接続しているビアプラグとをさらに備え、
前記第2配線は、平面視において、前記境界を跨ぐように配置されている、請求項3に記載の半導体装置。 - 平面視において、前記境界に沿って延在し、前記境界を跨ぐように配置され、かつ前記ゲート電極に電気的に接続された第2導電膜をさらに備える、請求項3又は請求項4に記載の半導体装置。
- 前記第2導電膜は、
平面視において、前記境界の外側に位置する第1端と、
平面視において、前記境界の内側に位置する第2端とを有し、
前記第1面に沿う方向において、前記境界と前記第1端との距離は3μm以上であり、
前記第1面に沿う方向において、前記境界と前記第2端との距離は3μm以上である、請求項5に記載の半導体装置。 - 前記第2導電膜は、前記第2層間絶縁膜の前記第3層間絶縁膜側の面から、前記第2層間絶縁膜の前記第1層間絶縁膜側の面に向かって形成された第3溝中に埋められている、請求項5又は請求項6に記載の半導体装置。
- 前記第3溝の数は、複数であり、
前記第3溝の幅を互いに隣接する前記第3溝の間隔で除した値は0.5以上1以下である、請求項7に記載の半導体装置。 - 前記第3溝の幅は0.2μm以上0.4μm以下である、請求項7又は請求項8に記載の半導体装置。
- 前記第3層間絶縁膜の上に形成されており、かつ前記ゲート電極と電気的に接続された第3配線をさらに備え、
前記第3配線は、前記境界を跨ぎ、かつ前記境界に沿って延在している、請求項3~請求項9のいずれか1項に記載の半導体装置。 - 第1面と前記第1面の反対面である第2面とを有する半導体基板と、ゲート絶縁膜と、ゲート電極とを形成するフロントエンド工程と、
第1層間絶縁膜形成工程と、第2層間絶縁膜形成工程と、第1導電膜形成工程と、第3層間絶縁膜形成工程と、配線形成工程とを有するバックエンド工程とを備え、
前記半導体基板は、
前記第1面に形成された第1導電型のソース領域と、
前記ソース領域を取り囲むように形成された、前記第1導電型と反対の第2導電型のボディ領域と、
前記ボディ領域を取り囲むように形成された、前記第1導電型のドリフト領域と、
前記第2面に形成された前記第1導電型のドレイン領域と、
前記第1面に形成された第1溝とを有し、
前記ゲート絶縁膜は、前記第1溝の側壁及び底壁の上に形成され、
前記ゲート電極は、前記第1溝を埋めるように、前記ゲート絶縁膜の上に形成され、
前記第1層間絶縁膜形成工程では、前記第1面の上に、第1層間絶縁膜を形成し、
前記第2層間絶縁膜形成工程では、前記第1層間絶縁膜の上に、第2層間絶縁膜を形成し、
前記第3層間絶縁膜形成工程では、前記第2層間絶縁膜の上に、第3層間絶縁膜を形成し、
前記第1導電膜形成工程は、
前記第2層間絶縁膜の前記第3層間絶縁膜側の面から、前記第2層間絶縁膜の前記第1層間絶縁膜側の面に向かう第2溝を形成する工程と、
前記第2溝内に第1導電膜を形成する工程とを有し、
前記配線形成工程では、前記ソース領域と電気的に接続された第1配線を形成し、
前記第1導電膜は、前記第3層間絶縁膜により絶縁されながら、前記第1配線と対向しており、かつ前記ドレイン領域と電気的に接続されている、半導体装置の製造方法。 - 前記バックエンド工程は、コンタクトプラグを形成するコンタクトプラグ形成工程をさらに有し、
前記コンタクトプラグ形成工程は、
前記ソース領域に達するように、前記第1層間絶縁膜内に前記コンタクトプラグの第1部分を形成する工程と、
前記第1部分に達するように、前記第2層間絶縁膜内に前記コンタクトプラグの第2部分を形成する工程と、
前記第2部分に達するように、前記第1層間絶縁膜内に前記コンタクトプラグの第3部分を形成する工程とを有し、
前記第1導電膜は、前記第2層間絶縁膜により絶縁されながら、前記第2部分と対向している、請求項11に記載の半導体装置の製造方法。 - 前記第1導電膜の端部は、平面視において、前記ドリフト領域と前記ボディ領域との境界の内側の領域に位置している、請求項12に記載の半導体装置の製造方法。
- 前記配線形成工程では、前記第3層間絶縁膜の上に第2配線を形成し、
前記コンタクトプラグ形成工程では、前記第3層間絶縁膜内において、かつ前記第2配線及び前記第1導電膜を互いに電気的に接続するビアプラグを形成し、
前記第2配線は、平面視において、前記境界を跨ぐように配置されている、請求項13に記載の半導体装置の製造方法。 - 前記第1導電膜形成工程では、平面視において、前記境界に沿って延在し、前記境界を跨ぐように配置され、かつ前記ゲート電極に電気的に接続する第2導電膜を形成する、請求項13又は請求項14に記載の半導体装置の製造方法。
- 前記第2導電膜は、
平面視において、前記境界の外側に位置する第1端と、
平面視において、前記境界の内側に位置する第2端とを有し、
前記第1面に沿う方向において、前記境界と前記第1端との距離は3μm以上であり、
前記第1面に沿う方向において、前記境界と前記第2端との距離は3μm以上である、請求項15に記載の半導体装置の製造方法。 - 前記第2導電膜は、前記第2層間絶縁膜の前記第3層間絶縁膜側の面から、前記第2層間絶縁膜の前記第1層間絶縁膜側の面に向かって形成された第3溝中に埋められている、請求項15又は請求項16に記載の半導体装置の製造方法。
- 前記第3溝の数は、複数であり、
前記第3溝の幅を互いに隣接する前記第3溝の間隔で除した値は0.5以上1以下である、請求項17に記載の半導体装置の製造方法。 - 前記第3溝の幅は、0.2μm以上0.4μm以下である、請求項17又は請求項18に記載の半導体装置の製造方法。
- 前記配線形成工程では、前記第3層間絶縁膜の上に第3配線を形成し、
前記第3配線は、前記ゲート電極と電気的に接続され、
前記第3配線は、前記境界を跨ぎ、かつ前記境界に沿って延在している、請求項13~請求項19のいずれか1項に記載の半導体装置の製造方法。 - 前記第1導電膜の端部は、平面視において、前記ゲート電極の直上に位置している、請求項11~請求項20のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020176708A JP6999776B2 (ja) | 2020-10-21 | 2020-10-21 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020176708A JP6999776B2 (ja) | 2020-10-21 | 2020-10-21 | 半導体装置及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017117572A Division JP6783708B2 (ja) | 2017-06-15 | 2017-06-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021007183A JP2021007183A (ja) | 2021-01-21 |
JP6999776B2 true JP6999776B2 (ja) | 2022-01-19 |
Family
ID=74165432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020176708A Active JP6999776B2 (ja) | 2020-10-21 | 2020-10-21 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6999776B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003168799A (ja) | 2001-12-03 | 2003-06-13 | Denso Corp | 半導体装置及びその製造方法。 |
US20090224302A1 (en) | 2008-03-06 | 2009-09-10 | Infineon Technologies Austria Ag | Semiconductor device with inherent capacitances and method for its production |
JP2014523649A (ja) | 2011-07-05 | 2014-09-11 | 日本テキサス・インスツルメンツ株式会社 | モノリシックに集積されたアクティブスナバ |
JP2016131183A (ja) | 2015-01-13 | 2016-07-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2020
- 2020-10-21 JP JP2020176708A patent/JP6999776B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003168799A (ja) | 2001-12-03 | 2003-06-13 | Denso Corp | 半導体装置及びその製造方法。 |
US20090224302A1 (en) | 2008-03-06 | 2009-09-10 | Infineon Technologies Austria Ag | Semiconductor device with inherent capacitances and method for its production |
JP2014523649A (ja) | 2011-07-05 | 2014-09-11 | 日本テキサス・インスツルメンツ株式会社 | モノリシックに集積されたアクティブスナバ |
JP2016131183A (ja) | 2015-01-13 | 2016-07-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021007183A (ja) | 2021-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9660070B2 (en) | Power superjunction MOSFET device with resurf regions | |
US11721581B2 (en) | Semiconductor devices including contact plugs | |
JP2647884B2 (ja) | 半導体装置の製造方法 | |
JP5637632B2 (ja) | ボンドパッド下の溝を特徴とするrf装置及び方法 | |
US11469313B2 (en) | Self-aligned trench MOSFET and IGBT structures and methods of fabrication | |
US9385230B2 (en) | Semiconductor device | |
US20090085107A1 (en) | Trench MOSFET with thick bottom oxide tub | |
US20220293786A1 (en) | An improved shielded gate trench mosfet with low on-resistance | |
JP6602698B2 (ja) | 半導体装置及びその製造方法 | |
JP6783708B2 (ja) | 半導体装置 | |
JP2644515B2 (ja) | 半導体装置 | |
JP6999776B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR102400895B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP6967907B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20210391467A1 (en) | Semiconductor devices and methods of fabricating the same | |
JP2018081949A (ja) | 半導体装置及びその製造方法 | |
US20240113218A1 (en) | Semiconductor device and method of manufacturing the same | |
US20240304680A1 (en) | Method of manufacturing semiconductor device | |
JP2018061065A (ja) | 半導体装置 | |
US20230352521A1 (en) | Semiconductor device | |
JP2024001723A (ja) | 半導体装置およびその製造方法 | |
TW202410478A (zh) | 半導體記憶體裝置 | |
TW202236395A (zh) | 場效應電晶體 | |
CN118613050A (zh) | 半导体存储器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6999776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |