JP6988256B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6988256B2 JP6988256B2 JP2017158035A JP2017158035A JP6988256B2 JP 6988256 B2 JP6988256 B2 JP 6988256B2 JP 2017158035 A JP2017158035 A JP 2017158035A JP 2017158035 A JP2017158035 A JP 2017158035A JP 6988256 B2 JP6988256 B2 JP 6988256B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- capacitor
- voltage
- semiconductor switching
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Logic Circuits (AREA)
Description
本発明は、半導体スイッチング素子駆動回路及び電力変換器に関する。 The present invention relates to a semiconductor switching element drive circuit and a power converter.
例えばインバータ回路のように、上アーム用の半導体スイッチング素子と下アーム用の半導体スイッチング素子とが直列接続されたスイッチングレグを複数組み合わせた電力変換器を片電源で駆動する場合、ブートストラップ回路が用いられる。このブートストラップ回路は、上アーム用の半導体スイッチング素子を十分にオンさせるために、電源電圧よりも高い駆動電圧を半導体スイッチング素子の制御端子に供給するものである。例えば下記特許文献１には、半導体スイッチング素子としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いたスイッチングレグの駆動において、上アーム用のＭＯＳＦＥＴの駆動用にドレイン電圧（電源電圧）よりも高いゲート電圧（駆動電圧）を生成するブートストラップ回路が開示されている。
For example, when driving a power converter that combines multiple switching legs in which a semiconductor switching element for the upper arm and a semiconductor switching element for the lower arm are connected in series, such as an inverter circuit, with a single power supply, a bootstrap circuit is used. Will be. This bootstrap circuit supplies a drive voltage higher than the power supply voltage to the control terminal of the semiconductor switching element in order to sufficiently turn on the semiconductor switching element for the upper arm. For example,
近年、インバータ等に用いられるスイッチング素子として、高速スイッチング、大電流駆動及び高耐圧を可能にする化合物半導体スイッチング素子（例えば、ＧａＮデバイスやＳｉＣデバイス等）が開発されており、ノーマリーオン型の半導体スイッチング素子が利用されつつある。 In recent years, compound semiconductor switching devices (for example, GaN devices, SiC devices, etc.) that enable high-speed switching, large current drive, and high withstand voltage have been developed as switching elements used in inverters and the like, and are normally-on type semiconductors. Switching elements are being used.
このノーマリーオン型の半導体スイッチング素子は、ノーマリーオフ型の半導体スイッチング素子とは異なり、駆動電圧を印加しない状態において出力電流が流れるという特性を有する。したがって、このノーマリーオン型の半導体スイッチング素子をオフ状態にするためには、制御端子に負電圧を印加する必要がある。 Unlike the normally-off type semiconductor switching element, this normally-on type semiconductor switching element has a characteristic that an output current flows in a state where a driving voltage is not applied. Therefore, in order to turn off this normally-on type semiconductor switching element, it is necessary to apply a negative voltage to the control terminal.
しかしながら、上述のブートストラップ回路は、電源電圧よりも高い駆動電圧を生成する回路であり、負電圧を生成するものではない。したがって、ノーマリーオン型の半導体スイッチング素子をオフにするには、負電圧を生成し得る新たな駆動回路を開発する必要がある。 However, the bootstrap circuit described above is a circuit that generates a drive voltage higher than the power supply voltage, and does not generate a negative voltage. Therefore, in order to turn off the normally-on type semiconductor switching element, it is necessary to develop a new drive circuit capable of generating a negative voltage.
本発明は、このような事情に鑑みてなされたもので、その目的は、負電圧を生成可能な半導体スイッチング素子駆動回路及び電力変換器を提供することである。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a semiconductor switching element drive circuit and a power converter capable of generating a negative voltage.
本発明の一態様は、所定の半導体スイッチング素子の制御端子に導通用駆動信号を供給する導通用駆動回路と、正極性の直流電源と、第１のコンデンサと、前記直流電源の出力端と前記第１のコンデンサの一端とを接続することにより前記第１のコンデンサを充電させる第１の充電回路と、一端が前記第１のコンデンサの他端に接続された第２のコンデンサと、充電状態の前記第１のコンデンサの一端と前記第２のコンデンサの他端とを接続することにより前記第２のコンデンサを充電させる第２の充電回路と、前記第２のコンデンサの一端と前記制御端子とを接続することにより前記半導体スイッチング素子を遮断状態とする遮断用駆動回路と、を備える半導体スイッチング素子駆動回路である。 One aspect of the present invention includes a conduction drive circuit that supplies a conduction drive signal to a control terminal of a predetermined semiconductor switching element, a positive DC power supply, a first capacitor, an output end of the DC power supply, and the above. A first charging circuit for charging the first capacitor by connecting one end of the first capacitor, a second capacitor having one end connected to the other end of the first capacitor, and a state of charge. A second charging circuit for charging the second capacitor by connecting one end of the first capacitor and the other end of the second capacitor, and one end of the second capacitor and the control terminal are connected to each other. It is a semiconductor switching element drive circuit including a cutoff drive circuit that puts the semiconductor switching element into a cutoff state by connecting.
また、本発明の一態様は、上述の半導体スイッチング素子駆動回路であって、前記第２の充電回路は、導通状態の前記半導体スイッチング素子を経由して前記第２のコンデンサを充電させる。 Further, one aspect of the present invention is the above-mentioned semiconductor switching element drive circuit, in which the second charging circuit charges the second capacitor via the semiconductor switching element in a conductive state.
また、本発明の一態様は、上述の半導体スイッチング素子駆動回路であって、前記半導体スイッチング素子は、前記制御端子と出力端子との間に寄生ダイオードを有し、前記第２の充電回路は、前記寄生ダイオードを経由して前記第２のコンデンサを充電させる。 Further, one aspect of the present invention is the above-mentioned semiconductor switching element drive circuit, wherein the semiconductor switching element has a parasitic diode between the control terminal and the output terminal, and the second charging circuit is a second charging circuit. The second capacitor is charged via the parasitic diode.
また、本発明の一態様は、上述の半導体スイッチング素子駆動回路であって、前記第２のコンデンサの両端の電圧を所定の電圧に制限する電圧制限部をさらに備える。 Further, one aspect of the present invention is the above-mentioned semiconductor switching element drive circuit, further comprising a voltage limiting unit that limits the voltage across the second capacitor to a predetermined voltage.
また、本発明の一態様は、上述の半導体スイッチング素子駆動回路であって、前記電圧制限部は、前記第２のコンデンサに並列接続されたツェナーダイオードである。 Further, one aspect of the present invention is the semiconductor switching element drive circuit described above, wherein the voltage limiting unit is a Zener diode connected in parallel to the second capacitor.
また、本発明の一態様は、上アーム用の前記半導体スイッチング素子と下アーム用の前記半導体スイッチング素子とが直列接続されたスイッチングレグを備える電力変換器であって、上述の半導体スイッチング素子駆動回路は、上アーム用の前記半導体スイッチング素子及び下アーム用の前記半導体スイッチング素子の少なくともいずれか一方を駆動する電力変換器である。 Further, one aspect of the present invention is a power converter including a switching leg in which the semiconductor switching element for the upper arm and the semiconductor switching element for the lower arm are connected in series, and is the above-mentioned semiconductor switching element drive circuit. Is a power converter that drives at least one of the semiconductor switching element for the upper arm and the semiconductor switching element for the lower arm.
また、本発明の一態様は、一の前記半導体スイッチング素子を備える電力変換器であって、上述の半導体スイッチング素子駆動回路は、前記半導体スイッチング素子を駆動する電力変換器である。 Further, one aspect of the present invention is a power converter including the semiconductor switching element, and the semiconductor switching element drive circuit described above is a power converter for driving the semiconductor switching element.
以上説明したように、本発明によれば、負電圧を生成可能な半導体スイッチング素子駆動回路及び電力変換器を提供することができる。 As described above, according to the present invention, it is possible to provide a semiconductor switching element drive circuit and a power converter capable of generating a negative voltage.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、図面において、同一又は類似の部分には同一の符号を付して、重複する説明を省く場合がある。また、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention to which the claims are made. Also, not all combinations of features described in the embodiments are essential to the means of solving the invention. In the drawings, the same or similar parts may be designated by the same reference numerals to omit duplicate explanations. In addition, the shape and size of elements in the drawings may be exaggerated for a clearer explanation.
（第１の実施形態）
図１は、第１の実施形態に係る電力変換器１の回路図である。例えば、電力変換器１は、インバータ、ＤＣ−ＤＣコンバータ又はモータドライブ回路である。
(First Embodiment)
FIG. 1 is a circuit diagram of the
図１に示すように、電力変換器１は、スイッチング素子２，３（半導体スイッチング素子）、負荷駆動用電源４、半導体スイッチング素子駆動回路６及び制御信号発生部７を備える。また、半導体スイッチング素子駆動回路６は、制御電源５（直流電源）、チャージポンプ１０、抵抗２１、ダイオード２２、充放電制御部３０、抵抗４０、第２のコンデンサ６０及び電圧制限部７０を備える。
As shown in FIG. 1, the
スイッチング素子２は、負荷駆動用電源４とグランドとの間に接続された上アーム用の半導体スイッチング素子である。例えば、スイッチング素子２は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）等のワイドギャップ半導体のスイッチング素子、ノーマリーオンデバイスのスイッチング素子等である。本実施形態では、スイッチング素子２は、ｎ型のＭＯＳＦＥＴである場合について、説明する。
The
スイッチング素子３は、負荷駆動用電源４とグランドとの間に接続された下アーム用の半導体スイッチング素子である。例えば、スイッチング素子３は、ＭＯＳＦＥＴ、ＩＧＢＴ、ＳｉＣやＧａＮ等のワイドギャップ半導体のスイッチング素子、ノーマリーオンデバイスのスイッチング素子等である。本実施形態では、スイッチング素子３は、ｎ型のＭＯＳＦＥＴである場合について、説明する。このような一対のスイッチング素子２、３は、互いに直列接続されており、スイッチングレグを構成している。
The
スイッチング素子２のドレイン端子は、負荷駆動用電源４に接続されている。スイッチング素子２のソース端子及びスイッチング素子３のドレイン端子とが接続されている。スイッチング素子３のソース端子はグランドに接続されている。スイッチング素子２，３のそれぞれのゲート端子は、半導体スイッチング素子駆動回路６に接続されている。
スイッチング素子２，３は、半導体スイッチング素子駆動回路６から供給されるゲート電圧に基づいてオン又オフする。これにより、スイッチング素子２，３は、負荷駆動用電源４から供給される入力電圧Ｖｉｎを交流電圧に変換して負荷に出力する。
The drain terminal of the
The
半導体スイッチング素子駆動回路６は、片電源である制御電源５からの電圧に基づいて、スイッチング素子２，３のそれぞれのゲート端子に、ゲート電圧を出力する。これにより、半導体スイッチング素子駆動回路６は、スイッチング素子２，３のオン又はオフを制御する。具体的には、半導体スイッチング素子駆動回路６は、上アームのスイッチング素子２を十分にオンさせるために、そのゲート端子に印加するゲート電圧をスイッチング素子２のドレイン端子に印加される入力電圧Ｖｉｎ以上に昇圧するチャージポンプ１０を備える。
The semiconductor switching
また、半導体スイッチング素子駆動回路６は、スイッチング素子２，３をオフさせる場合には、スイッチング素子２，３のゲート端子に負電圧のゲート電圧を印加する。これにより、半導体スイッチング素子駆動回路６は、スイッチング素子２，３を確実にオフさせることができる。本実施形態では、スイッチング素子２をオンさせるための昇圧されたゲート電圧と、スイッチング素子２をオフさせるための負電圧のゲート電圧とを、一の制御電源５から生成することを特徴とする。
Further, in the semiconductor switching
以下に、第１の実施形態に係る半導体スイッチング素子駆動回路６の構成について、具体的に説明する。なお、本実施形態では、説明の便宜のため、スイッチング素子２をオフさせるときにのみ、ゲート端子に負電圧のゲート電圧を印加する場合について説明するが、これに限定されない。すなわち、スイッチング素子３のゲート端子に対して、負電圧のゲート電圧を供給する構成を適用してもよいし、チャージポンプ１０も適用してもよい。
Hereinafter, the configuration of the semiconductor switching
制御電源５は、スイッチング素子２，３を駆動するための正極性の直流電源である。例えば、制御電源５の電圧は、電圧ＶＤＤである。
チャージポンプ１０は、抵抗１１、ダイオード１２及び第１のコンデンサ１３を備える。チャージポンプ１０は、第１のコンデンサ１３が充電した電荷を用いてスイッチング素子２をオンする。
抵抗１１は、一端が制御電源５の出力端に接続され、他端がダイオード１２のアノードに接続されている。ダイオード１２のカソードは、第１のコンデンサ１３の一端に接続されている。第１のコンデンサ１３の一端は、抵抗２１の一端及び充放電制御部３０に接続されている。第１のコンデンサ１３の他端は、電圧制限部７０及び第２のコンデンサ６０の一端に接続されている。
The
The
One end of the
充放電制御部３０は、制御信号発生部７から出力される制御信号に基づいて、第１のコンデンサ１３及び第２のコンデンサ６０の充放電を制御する。この制御信号とは、例えば、ＰＷＭ（pulse width modulation）信号である。充放電制御部３０は、スイッチング素子３１（導通用駆動回路）及びスイッチング素子３２（遮断用駆動回路）を備える。
スイッチング素子３１は、スイッチング素子２のゲート端子（制御端子）に導通用駆動信号を供給する。導通用駆動信号とは、スイッチング素子３１をオンさせる信号であり、例えば、ゲート電圧である。例えば、スイッチング素子３１は、ＮＰＮ型のＩＧＢＴである。
The charge /
The switching
スイッチング素子３２は、第２のコンデンサ６０の一端とスイッチング素子２のゲート端子とを接続することによりスイッチング素子２を遮断状態（オフ）とする。例えば、スイッチング素子３２は、ＰＮＰ型のＩＧＢＴである。すなわち、本実施形態では、充放電制御部３０は、スイッチング素子３１及びスイッチング素子３２を用いたプッシュプル回路であるが、これに限定されず、スイッチング素子２のオン又はオフを制御する制御回路であれば特に限定されない。
The switching
スイッチング素子３１のコレクタ端子は第１のコンデンサ１３の一端と抵抗２１の一端に接続されている。スイッチング素子３１のエミッタ端子は、スイッチング素子３２のエミッタ端子に接続されている。スイッチング素子３１のベースとスイッチング素子３２のベースとは制御信号発生部７に接続されている。スイッチング素子３１のエミッタ端子とスイッチング素子３２のエミッタ端子との接続点は抵抗４０を介してスイッチング素子２のゲート端子に接続されている。スイッチング素子３２のコレクタ端子は、第２のコンデンサ６０の一端に接続されている。
The collector terminal of the switching
抵抗Ｒ２１の他端は、ダイオード２２のアノードに接続されている。ダイオード２２は、カソードがスイッチング素子２のドレイン端子に接続されている。抵抗Ｒ２１は、ダイオード２２に流れる電流の電流制限抵抗である。
The other end of the resistor R21 is connected to the anode of the
第２のコンデンサ６０は、充電した電荷を放電する場合には、当該電荷のうち負電荷をスイッチング素子２のゲート端子に供給可能に設けられている。例えば、第２のコンデンサ６０は、他端がスイッチング素子２のソース端子に接続され、一端が第１のコンデンサ１３の他端とスイッチング素子３２のコレクタ端子とに接続されている。
The
電圧制限部７０は、第２のコンデンサ６０に対して並列に接続されている。電圧制限部７０は、第２のコンデンサ６０の両端の電圧を所定の電圧に制限する。この所定の電圧は、スイッチング素子２のゲート端子に印加する負電圧のゲート電圧に相当する。したがって、スイッチング素子２がノーマリーオン特性を有している場合には、この所定の電圧は、スイッチング素子２のノーマリーオン特性や、スイッチング素子２のゲート端子の耐圧に基づいて設定される。本実施形態では、電圧制限部７０がツェナーダイオードである場合について、説明する。この場合には、ツェナーダイオードの降伏電圧が上記所定の電圧に相当する。
The
電圧制限部７０は、アノードが第１のコンデンサ１３の他端と第２のコンデンサ６０の一端に接続され、カソードが第２のコンデンサ６０の他端に接続されている。
In the
次に、本実施形態における半導体スイッチング素子駆動回路６の動作の流れについて、図２〜図６を用いて説明する。本実施形態では、半導体スイッチング素子駆動回路６の動作モードとして、５つの動作モード（動作モード１〜動作モード５）を順に切り替えることで、スイッチング素子２をオン又はオフに制御する。なお、図２〜図６において、破線で示したスイッチング素子２，３，３１，３２はオフであることを示し、実線で示したスイッチング素子２，３，３１，３２はオンであることを示す。
Next, the operation flow of the semiconductor switching
＜動作モード１＞
図２は、第１の実施形態に係る半導体スイッチング素子駆動回路６の動作モード１を示す説明図である。図２に示すように、動作モード１は、スイッチング素子３１がオフあり、スイッチング素子３２がオンである。また、スイッチング素子２がオフであり、スイッチング素子３がオンである。なお、スイッチング素子２は、ゲート端子に負電圧のゲート電圧が印加されることでオフとなる。ただし、説明の便宜上、初期状態としてスイッチング素子２がオフである場合について説明する。
<
FIG. 2 is an explanatory diagram showing an
図２に示すように、スイッチング素子３１がオフあり、スイッチング素子３２がオンであるため、制御電源５からの電流は、抵抗１１、ダイオード１２、第１のコンデンサ１３、電圧制限部７０、スイッチング素子３及びグランドを経由する経路Ｗ１を通る。したがって、第１のコンデンサ１３は、下アームのスイッチング素子３がオンのときに、制御電源５の電圧ＶＤＤからダイオード１２を介して充電される。換言すれば、動作モード１では、制御電源５の出力端と第１のコンデンサ１３の一端とを電気的に接続することにより第１のコンデンサ１３を充電させる第１の充電回路を形成する。本実施形態では、第１の充電回路は、抵抗１１、ダイオード１２、電圧制限部７０及びスイッチング素子３を備える。その結果、第１のコンデンサ１３の一端には、（ＶＤＤ＋Ｖｉｎ−Ｖｆ）の電圧が充電されることになる。なお、Ｖｆがダイオード１２の順電圧である。これにより、第１のコンデンサ１３の一端の電圧は、入力電圧Ｖｉｎよりも高い電圧となる。なお、抵抗１１は、ダイオード１２に流れる電流を制限する電流制限抵抗である。
As shown in FIG. 2, since the switching
＜動作モード２＞
図３は、第１の実施形態に係る半導体スイッチング素子駆動回路６の動作モード２を示す説明図である。図３に示すように、動作モード２では、制御信号発生部７からの制御信号により、スイッチング素子３１がオンし、スイッチング素子３２がオフする。また、スイッチング素子３は、制御信号発生部７の制御信号によりオフする。この動作モード２では、スイッチング素子２は、オフである。
<
FIG. 3 is an explanatory diagram showing an
図３に示すように、スイッチング素子３１がオフからオンになると、第１のコンデンサ１３に充電されていた電荷は、スイッチング素子３１、抵抗４０、スイッチング素子３の入力容量４１、第２のコンデンサ６０を経由し、第１のコンデンサ１３の他端に戻る経路Ｗ２を通る。したがって、入力容量４１と第２のコンデンサ６０とは、第１のコンデンサ１３から放電された電荷により充電が開始される。このように、第２のコンデンサ６０の他端には正電荷が充電され、第２のコンデンサ６０の一端には負電荷が充電される。換言すれば、動作モード２では、充電状態の第１のコンデンサ１３の一端と第２のコンデンサ６０の他端とを接続することにより第２のコンデンサ６０を充電させる第２の充電回路を形成する。本実施形態の動作モード２では、第２の充電回路は、第１のコンデンサ１３、スイッチング素子３１、抵抗４０及びスイッチング素子２の入力容量４１を備える。
As shown in FIG. 3, when the switching
＜動作モード３＞
図４は、第１の実施形態に係る半導体スイッチング素子駆動回路６の動作モード３を示す説明図である。半導体スイッチング素子駆動回路６は、動作モード２において入力容量４１が十分に充電されるとスイッチング素子２がオンすることで、動作モード３に移行する。
図４に示すように、動作モード３では、スイッチング素子２がオンすると、第１のコンデンサ１３に充電されていた電荷は、抵抗２１、ダイオード２２、スイッチング素子２、第２のコンデンサ６０を経由し、第１のコンデンサ１３の他端に戻る経路Ｗ３を通る。したがって、第２のコンデンサ６０は、第１のコンデンサ１３から放電された電荷により充電が継続される。すなわち、第２のコンデンサ６０の他端には正電荷が充電され、第２のコンデンサ６０の一端には負電荷が充電される。換言すれば、動作モード３では、充電状態の第１のコンデンサ１３の一端と第２のコンデンサ６０の他端とを接続することにより第２のコンデンサ６０を充電させる第２の充電回路を形成する。この第２の充電回路は、導通状態のスイッチング素子２を経由して第２のコンデンサ６０を充電させる。本実施形態の動作モード３では、第２の充電回路は、第１のコンデンサ１３、抵抗２１、ダイオード２２及びスイッチング素子２を備える。
<
FIG. 4 is an explanatory diagram showing an
As shown in FIG. 4, in the
このように、充放電制御部３０は、第１のコンデンサ１３を放電させスイッチング素子２をオンにすることで、第１のコンデンサ１３からの放電された電荷がスイッチング素子２を介して第２のコンデンサ６０に充電される経路Ｗ３を形成する。
In this way, the charge /
＜動作モード４＞
図５は、第１の実施形態に係る半導体スイッチング素子駆動回路６の動作モード４を示す説明図である。
動作モード４では、第２のコンデンサ６０の両端の電圧が電圧制限部７０の降伏電圧に達すると、第１のコンデンサ１３に充電されていた電荷は、抵抗２１、ダイオード２２、スイッチング素子２、電圧制限部７０を経由し、第１のコンデンサ１３の他端に戻る経路Ｗ４を通る。したがって、第２のコンデンサ６０に対する充電が停止され、第２のコンデンサ６０の両端の電圧が電圧制限部７０の降伏電圧に維持される。すなわち、第２のコンデンサ６０の一端に負電荷が充電されることで生成された負電圧が所定の電圧に維持される。なお、動作モード４は、第２のコンデンサ６０の両端の電圧が所定の電圧を超えた場合に行われる動作モードである。したがって、動作モード４は、第２のコンデンサ６０の両端の電圧が所定の電圧を超えない場合に行われるものであって、負電圧を生成するための必須のモードではない。
<
FIG. 5 is an explanatory diagram showing an
In the
＜動作モード５＞
図６は、第１の実施形態に係る半導体スイッチング素子駆動回路６の動作モード５を示す説明図である。図６に示すように、動作モード５では、制御信号発生部７からの制御信号により、スイッチング素子３１がオフし、スイッチング素子３２がオンする。すなわち、充放電制御部３０は、第２のコンデンサ６０を放電させるために、第２のコンデンサ６０の一端とスイッチング素子２のゲート端子とを導通させる。これにより、第２のコンデンサ６０に充電されていた電荷は、入力容量４１、抵抗４０、スイッチング素子３２を通り、第２のコンデンサ６０に戻る経路Ｗ５と通る。この場合には、入力容量４１に充電されていた電荷が放電されるので、スイッチング素子２がオンからオフになる。換言すれば、第２のコンデンサ６０に充電されていた負電荷は、スイッチング素子３２、抵抗４０、入力容量４１を通り、第１のコンデンサ１３の一端に戻る経路Ｗ５を通る。したがって、第２のコンデンサ６０の一端からスイッチング素子２のゲート端子に負電荷が供給されることで、スイッチング素子２のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子２がオンからオフになる。
なお、上述の５つの動作モードは、スイッチング素子２がＭＯＳＦＥＴである場合のものであって、すべてのスイッチング素子２に対して必ずしも５つの動作モードが行われるものではない。例えば、スイッチング素子２がＩＧＢＴである場合には、半導体スイッチング素子駆動回路６は、動作モード１、動作モード２と動作モード３とが混合した動作モード、動作モード４、動作モード５の順に動作する。
<
FIG. 6 is an explanatory diagram showing an
The above-mentioned five operation modes are for the case where the switching
このように、半導体スイッチング素子駆動回路６は、動作モード１から動作モード５を繰り返し実行することで、スイッチング素子２のゲート端子に対して正電圧と負電圧とを片電源で生成可能である。
As described above, the semiconductor switching
上述したように、第１の実施形態に係る半導体スイッチング素子駆動回路６は、スイッチング素子３１、制御電源５、第１のコンデンサ１３、第１の充電回路、第２のコンデンサ６０、第２の充電回路及びスイッチング素子３２を備える。スイッチング素子３１は、スイッチング素子２のゲート端子に導通用駆動信号を供給する。第１の充電回路は、制御電源５の出力端と第１のコンデンサ１３の一端とを接続することにより第１のコンデンサ１３を充電させる。第２の充電回路は、充電状態の第１のコンデンサ１３の一端と第２のコンデンサ６０の他端とを接続することにより第２のコンデンサ６０を充電させる。スイッチング素子３２は、第２のコンデンサ６０の一端とスイッチング素子２のゲート端子とを接続することによりスイッチング素子２を遮断状態とする。これにより、上アームのスイッチング素子２のオンとオフを駆動する場合に、新たな電源を追加することなく、負電圧を生成することができる。すなわち、半導体スイッチング素子駆動回路６は、片電源のみでスイッチング素子２の両電源駆動が可能となる。したがって、負電圧を印加する必要があるデバイス（例えば、ノーマリーオンのデバイス）及び負電圧を印加する事で高速駆動が可能となるデバイスをスイッチング素子２として採用する場合に、本実施形態における半導体スイッチング素子駆動回路６を適用することで、新たな電源を追加することがない。そのため、実装部品のコストの削減や信頼性向上、及び実装面積低減が図れる。
As described above, the semiconductor switching
また、上述の半導体スイッチング素子駆動回路６は、第２のコンデンサ６０の両端の電圧を所定の電圧に制限する電圧制限部７０をさらに備えてもよい。これにより、第２のコンデンサ６０に過電圧が充電されることを防止できるとともに、スイッチング素子２のゲート端子に印加する負電圧のゲート電圧を調整可能である。
Further, the semiconductor switching
また、上述の半導体スイッチング素子駆動回路６は、スイッチング素子２に対するオン又はオフを制御する構成について、説明したがこれに限定されない。すなわち、スイッチング素子３に対しても、上述の半導体スイッチング素子駆動回路６の構成を適用可能である。図７は、スイッチング素子２及びスイッチング素子３のそれぞれのゲート端子に対して、負電圧のゲート電圧を供給可能な電力変換器１Ａの回路図の一例を示す図である。
Further, the above-mentioned semiconductor switching
図７に示すように、電力変換器１Ａは、スイッチング素子２，３、負荷駆動用電源４、半導体スイッチング素子駆動回路６、半導体スイッチング素子駆動回路６Ａ、ゲートドライバ１００，１０１及び制御信号発生部７を備える。
As shown in FIG. 7, the
図７に示す半導体スイッチング素子駆動回路６は、片電源である制御電源５からの電圧に基づいて、スイッチング素子２をオフさせる場合には、スイッチング素子２のゲート端子に負電圧のゲート電圧を印加する。
半導体スイッチング素子駆動回路６Ａは、片電源である制御電源５からの電圧に基づいて、スイッチング素子３をオフさせる場合には、スイッチング素子３のゲート端子に負電圧のゲート電圧を印加する。
The semiconductor switching
When the switching
半導体スイッチング素子駆動回路６Ａは、第１のコンデンサ１３、抵抗２１、ダイオード２２、充放電制御部３０、抵抗４０、第２のコンデンサ６０及び電圧制限部７０を備える。なお、説明の便宜上、半導体スイッチング素子駆動回路６Ａの第１のコンデンサ１３、抵抗２１、ダイオード２２、充放電制御部３０、抵抗４０、第２のコンデンサ６０及び電圧制限部７０のそれぞれの符号の末尾にＡを付して、半導体スイッチング素子駆動回路６のそれぞれと区別する。
The semiconductor switching
ここで、主回路用電源である負荷駆動用電源４のグランド（以下、「第１のグランド」という。）と制御電源５のグランド（以下、「第２のグランド」という。）とは、共通ではなく、互いに絶縁されている。なお、スイッチング素子３のソース端子には第１のグランドが接続されている。
Here, the ground of the load drive power supply 4 (hereinafter referred to as “first ground”) which is the power supply for the main circuit and the ground of the control power supply 5 (hereinafter referred to as “second ground”) are common. Not isolated from each other. A first ground is connected to the source terminal of the
第１のコンデンサ１３及び電圧制限部７０の間には、グランド（以下、「第３のグランド」という。）に接続される。また、第１のコンデンサ１３Ａ及び電圧制限部７０Ａの間は、第２のグランドに接続される。第３のグランドは、第１のグランド及び第２のグランドのそれぞれと絶縁されている。
A ground (hereinafter referred to as "third ground") is connected between the
ゲートドライバ１００は、制御信号発生部７から出力される制御信号に基づいて、充放電制御部３０に駆動信号を出力する。これにより、充放電制御部３０は、ゲートドライバ１００から出力される駆動信号に基づいて、第１のコンデンサ１３及び第２のコンデンサ６０の充放電を制御する。なお、ゲートドライバ１００は、絶縁ゲートドライバであって、一次側のグランド端子には第２のグランドが接続され、二次側のグランド端子には第３のグランドが接続される。
The
ゲートドライバ１０１は、制御信号発生部７から出力される制御信号に基づいて、充放電制御部３０Ａに駆動信号を出力する。これにより、充放電制御部３０Ａは、ゲートドライバ１００Ａから出力される駆動信号に基づいて、第１のコンデンサ１３Ａ及び第２のコンデンサ６０Ａの充放電を制御する。このゲートドライバ１０１のグランド端子には、第２のグランドが接続される。なお、ゲートドライバ１０１は、絶縁ゲートドライバであってもよいし、非絶縁ゲートドライバであってもよい。
The
上述したように、負荷駆動用電源４と制御電源５とのグランド端子のそれぞれに、互いに絶縁されたグランドを接続する。また、上アームのスイッチング素子２を駆動させるための絶縁ゲートドライバであるゲートドライバ１００を用いることで、スイッチング素子２及びスイッチング素子３のそれぞれのゲートに対して正電圧と負電圧とを片電源で生成可能である。
As described above, grounds isolated from each other are connected to the ground terminals of the load
また、上述の半導体スイッチング素子駆動回路６は、一の半導体スイッチ素子を備える電力変換器に対しても適用可能である。図８は、単体のスイッチング素子２のゲートに対して、負電圧のゲート電圧を供給可能な電力変換器１Ｂの回路図の一例を示す図である。
電力変換器１Ｂは、スイッチング素子２、負荷駆動用電源４、半導体スイッチング素子駆動回路６Ｂ、ゲートドライバ１０１及び制御信号発生部７を備える。
Further, the above-mentioned semiconductor switching
The
半導体スイッチング素子駆動回路６Ｂは、第１のコンデンサ１３、抵抗２１、ダイオード２２、充放電制御部３０、抵抗４０、第２のコンデンサ６０及び電圧制限部７０を備える。負荷駆動用電源４のグランド端子には、第１のグランドが接続され、制御電源５のグランド端子には第１のグランドとは絶縁された第２のグランドが接続される。なお、スイッチング素子２のソース端子には第１のグランドが接続されている。
The semiconductor switching
上述したように、負荷駆動用電源４と制御電源５とのグランド端子のそれぞれに、互いに絶縁されたグランドを接続することで、スイッチング素子２に対して正電圧と負電圧とを片電源で生成可能である。
As described above, by connecting grounds isolated from each other to the ground terminals of the load
また、上述の半導体スイッチング素子駆動回路６において、第１のコンデンサ１３に並列に抵抗を接続してもよい。これにより、第１のコンデンサ１３に充電された電荷をすばやく放電させることができる。
Further, in the above-mentioned semiconductor switching
（第２の実施形態）
図９は、第２の実施形態に係る電力変換器１Ｃの回路図である。例えば、電力変換器１Ｃは、インバータ、ＤＣ−ＤＣコンバータ又はモータドライブ回路である。第２の実施形態に係る電力変換器１Ｃは、第１の実施形態と比較して、抵抗２１及びダイオード２２を削減した構成である。
(Second embodiment)
FIG. 9 is a circuit diagram of the
図９に示すように、電力変換器１Ｃは、スイッチング素子２Ｃ，３Ｃ（半導体スイッチング素子）、負荷駆動用電源４、半導体スイッチング素子駆動回路６Ｃ及び制御信号発生部７を備える。また、半導体スイッチング素子駆動回路６Ｃは、制御電源５（直流電源）、チャージポンプ１０、充放電制御部３０、抵抗４０、第２のコンデンサ６０及び電圧制限部７０を備える。
As shown in FIG. 9, the
スイッチング素子２Ｃは、負荷駆動用電源４とグランドとの間に接続された上アーム用の半導体スイッチング素子である。このスイッチング素子２Ｃは、制御端子と出力端子との間に寄生ダイオード５０Ｃを備える。ここで、スイッチング素子２Ｃの制御端子とは、ゲート端子又はベース端子である。また、スイッチング素子２Ｃの入力端子は、ドレイン端子又はコレクタ端子である。また、スイッチング素子２Ｃの出力端子は、ソース端子又はエミッタ端子である。
The switching element 2C is a semiconductor switching element for the upper arm connected between the load
例えば、スイッチング素子２Ｃは、ＪＦＥＴ（Junction Field-Effect Transistor）、バイポーラトランジスタ、ＳｉＣやＧａＮ等のワイドギャップ半導体のスイッチング素子、ノーマリーオンデバイスのスイッチング素子等である。本実施形態では、スイッチング素子２Ｃは、ゲート端子とソース端子との間に寄生ダイオード５０Ｃを有するｎ型のＦＥＴである場合について、説明する。
For example, the switching element 2C is a JFET (Junction Field-Effect Transistor), a bipolar transistor, a wide-gap semiconductor switching element such as SiC or GaN, a normally-on device switching element, or the like. In the present embodiment, the case where the switching element 2C is an n-type FET having a
スイッチング素子３Ｃは、負荷駆動用電源４とグランドとの間に接続された上アーム用の半導体スイッチング素子である。このスイッチング素子３Ｃは、制御端子と接地端子との間に寄生ダイオード６０Ｃを備える。ここで、スイッチング素子３Ｃの制御端子とは、ゲート端子又はベース端子である。また、スイッチング素子３Ｃの入力端子は、ドレイン端子又はコレクタ端子である。また、スイッチング素子３Ｃの出力端子は、ソース端子又はエミッタ端子である。
The switching
例えば、スイッチング素子３Ｃは、ＪＦＥＴ、バイポーラトランジスタ、ＳｉＣやＧａＮ等のワイドギャップ半導体のスイッチング素子、ノーマリーオンデバイスのスイッチング素子等である。本実施形態では、スイッチング素子３Ｃは、ゲート端子とソース端子との間に寄生ダイオード６０Ｃを有するｎ型のＦＥＴである場合について、説明する。
For example, the switching
スイッチング素子２Ｃのドレイン端子は、負荷駆動用電源４に接続されている。スイッチング素子２Ｃのソース端子及びスイッチング素子３Ｃのドレイン端子とが接続されている。スイッチング素子３Ｃのソース端子はグランドに接続されている。スイッチング素子２Ｃ，３Ｃのそれぞれのゲート端子は、半導体スイッチング素子駆動回路６Ｃに接続されている。
スイッチング素子２Ｃ，３Ｃは、半導体スイッチング素子駆動回路６Ｃから供給されるゲート電圧に基づいてオン又オフする。これにより、スイッチング素子２Ｃ，３Ｃは、負荷駆動用電源４から供給される入力電圧Ｖｉｎを交流電圧に変換して負荷に出力する。
The drain terminal of the switching element 2C is connected to the load
The
半導体スイッチング素子駆動回路６Ｃは、片電源である制御電源５からの電圧に基づいて、スイッチング素子２Ｃ，３Ｃのそれぞれのゲート端子に、ゲート電圧を出力する。これにより、半導体スイッチング素子駆動回路６Ｃは、スイッチング素子２Ｃ，３Ｃのオン又はオフを制御する。具体的には、半導体スイッチング素子駆動回路６Ｃは、上アームのスイッチング素子２Ｃを十分にオンさせるために、そのゲート端子に印加するゲート電圧をスイッチング素子２Ｃのドレイン端子に印加される入力電圧Ｖｉｎ以上に昇圧するチャージポンプ１０を備える。
The semiconductor switching
また、半導体スイッチング素子駆動回路６Ｃは、スイッチング素子２Ｃ，３Ｃをオフさせる場合には、スイッチング素子２Ｃ，３Ｃのゲート端子に負電圧のゲート電圧を印加する。これにより、半導体スイッチング素子駆動回路６Ｃは、スイッチング素子２Ｃ，３Ｃを確実にオフさせることができる。
Further, in the semiconductor switching
以下に、第２の実施形態に係る半導体スイッチング素子駆動回路６Ｃの構成について、具体的に説明する。なお、本実施形態では、説明の便宜のため、スイッチング素子２Ｃをオフさせるときにのみ、ゲート端子に負電圧のゲート電圧を印加する場合について説明するが、これに限定されない。すなわち、スイッチング素子３Ｃのゲート端子に対して、負電圧のゲート電圧を供給する構成を適用してもよいし、チャージポンプ１０も適用してもよい。
Hereinafter, the configuration of the semiconductor switching
抵抗１１は、一端が制御電源５の出力端に接続され、他端がダイオード１２のアノードに接続されている。ダイオード１２のカソードは、第１のコンデンサ１３の一端に接続されている。第１のコンデンサ１３の一端は、充放電制御部３０に接続されている。第１のコンデンサ１３の他端は、電圧制限部７０及び第２のコンデンサ６０の一端に接続されている。
One end of the
スイッチング素子３１のコレクタ端子は第１のコンデンサ１３の一端に接続されている。スイッチング素子３１のエミッタ端子は、スイッチング素子３２のエミッタ端子に接続されている。スイッチング素子３１のベースとスイッチング素子３２のベースとは制御信号発生部７に接続されている。スイッチング素子３１のエミッタ端子とスイッチング素子３２のエミッタ端子との接続点は抵抗４０を介してスイッチング素子２のゲート端子に接続されている。スイッチング素子３２のコレクタ端子は、第２のコンデンサ６０の一端に接続されている。
The collector terminal of the switching
次に、第２の実施形態に係る半導体スイッチング素子駆動回路６Ｃの動作の流れについて、図１０〜図１４を用いて説明する。本実施形態では、半導体スイッチング素子駆動回路６Ｃの動作モードとして、５つの動作モード（動作モード１´〜動作モード５´）を順に切り替えることで、スイッチング素子２Ｃをオン又はオフに制御する。なお、図１０〜図１４において、破線で示したスイッチング素子２Ｃ，３Ｃ，３１，３２はオフであることを示し、実線で示したスイッチング素子２Ｃ，３Ｃ，３１，３２はオンであることを示す。
Next, the operation flow of the semiconductor switching
＜動作モード１´＞
図１０は、第２の実施形態に係る半導体スイッチング素子駆動回路６Ｃの動作モード１´を示す説明図である。図１０に示すように、第２の実施形態に係る動作モード１´は、第１の実施形態に係る動作モード１と同様である。すなわち、第２の実施形態に係る動作モード１´では、スイッチング素子３１がオフあり、スイッチング素子３２がオンである。また、スイッチング素子２Ｃがオフであり、スイッチング素子３Ｃがオンである。なお、スイッチング素子２Ｃは、ゲート端子に負電圧のゲート電圧が印加されることでオフとなる。ただし、説明の便宜上、初期状態としてスイッチング素子２Ｃがオフである場合について説明する。
<Operation mode 1'>
FIG. 10 is an explanatory diagram showing an
図１０に示すように、スイッチング素子３１がオフあり、スイッチング素子３２がオンであるため、制御電源５からの電流は、抵抗１１、ダイオード１２、第１のコンデンサ１３、電圧制限部７０、スイッチング素子３Ｃ及びグランドを経由する経路Ｗ´１を通る。したがって、第１のコンデンサ１３は、下アームのスイッチング素子３Ｃがオンのときに、制御電源５の電圧ＶＤＤからダイオード１２を介して充電される。換言すれば、動作モード１´では、制御電源５の出力端と第１のコンデンサ１３の一端とを電気的に接続することにより第１のコンデンサ１３を充電させる第１の充電回路を形成する。本実施形態では、第１の充電回路は、抵抗１１、ダイオード１２、電圧制限部７０及びスイッチング素子３Ｃを備える。その結果、第１のコンデンサ１３の一端には、（ＶＤＤ＋Ｖｉｎ−Ｖｆ）の電圧が充電されることになる。なお、Ｖｆがダイオード１２の順電圧である。これにより、第１のコンデンサ１３の一端の電圧は、入力電圧Ｖｉｎよりも高い電圧となる。なお、抵抗１１は、ダイオード１２に流れる電流を制限する電流制限抵抗である。
As shown in FIG. 10, since the switching
＜動作モード２´＞
図１１は、第２の実施形態に係る半導体スイッチング素子駆動回路６Ｃの動作モード２´を示す説明図である。図１１に示すように、動作モード２´では、制御信号発生部７からの制御信号により、スイッチング素子３１がオンし、スイッチング素子３２がオフする。また、スイッチング素子３Ｃは、制御信号発生部７の制御信号によりオフする。この動作モード２´では、スイッチング素子２Ｃは、オフである。
<Operation mode 2'>
FIG. 11 is an explanatory diagram showing an operation mode 2'of the semiconductor switching
図１１に示すように、スイッチング素子３１がオフからオンになると、第１のコンデンサ１３に充電されていた電荷は、スイッチング素子３１、抵抗４０、スイッチング素子２Ｃの入力容量５１Ｃ、第２のコンデンサ６０を経由し、第１のコンデンサ１３の他端に戻る経路Ｗ´２を通る。したがって、入力容量５１Ｃと第２のコンデンサ６０とは、第１のコンデンサ１３から放電された電荷により充電が開始される。このように、第２のコンデンサ６０の他端には正電荷が充電され、第２のコンデンサ６０の一端には負電荷が充電される。換言すれば、動作モード２´では、充電状態の第１のコンデンサ１３の一端と第２のコンデンサ６０の他端とを接続することにより第２のコンデンサ６０を充電させる第２の充電回路を形成する。第２の実施形態の動作モード２´では、第２の充電回路は、第１のコンデンサ１３、スイッチング素子３１、抵抗４０及びスイッチング素子２Ｃの入力容量５１Ｃを備える。
As shown in FIG. 11, when the switching
＜動作モード３´＞
図１２は、第２の実施形態に係る半導体スイッチング素子駆動回路６Ｃの動作モード３´を示す説明図である。半導体スイッチング素子駆動回路６Ｃは、動作モード２´において入力容量５０Ｃが十分に充電されるとスイッチング素子２Ｃがオンすることで、動作モード３´に移行する。
図１２に示すように、動作モード３´では、スイッチング素子２Ｃがオンすると、第１のコンデンサ１３に充電されていた電荷は、スイッチング素子３１、抵抗４０、スイッチング素子２Ｃの寄生ダイオード５０Ｃ、第２のコンデンサ６０を経由し、第１のコンデンサ１３の他端に戻る経路Ｗ´３を通る。したがって、第２のコンデンサ６０は、第１のコンデンサ１３から放電された電荷により充電が継続される。すなわち、第２のコンデンサ６０の他端には正電荷が充電され、第２のコンデンサ６０の一端には負電荷が充電される。換言すれば、動作モード３´では、充電状態の第１のコンデンサ１３の一端と第２のコンデンサ６０の他端とを接続することにより第２のコンデンサ６０を充電させる第２の充電回路を形成する。この第２の充電回路は、第１のコンデンサ１３に蓄電された電荷を、寄生ダイオード５０Ｃを経由して第２のコンデンサ６０に充電させる。本実施形態の動作モード３´では、第２の充電回路は、第１のコンデンサ１３、スイッチング素子３１、抵抗４０、及び寄生ダイオード５０Ｃを備える。
<Operation mode 3'>
FIG. 12 is an explanatory diagram showing an operation mode 3'of the semiconductor switching
As shown in FIG. 12, in the operation mode 3', when the switching element 2C is turned on, the electric charge charged in the
このように、充放電制御部３０は、第１のコンデンサ１３を放電させスイッチング素子２Ｃをオンにすることで、第１のコンデンサ１３からの放電された電荷がスイッチング素子２Ｃの寄生ダイオード５０Ｃを介して第２のコンデンサ６０に充電される経路Ｗ´３を形成する。
In this way, the charge /
＜動作モード４´＞
図１３は、第２の実施形態に係る半導体スイッチング素子駆動回路６Ｃの動作モード４´を示す説明図である。
図１３に示すように、動作モード４´では、第２のコンデンサ６０の両端の電圧が電圧制限部７０の降伏電圧に達すると、第１のコンデンサ１３に充電されていた電荷は、スイッチング素子３１、抵抗４０、寄生ダイオード５０Ｃ、電圧制限部７０を経由し、第１のコンデンサ１３の他端に戻る経路Ｗ´４を通る。したがって、第２のコンデンサ６０に対する充電が停止され、第２のコンデンサ６０の両端の電圧が電圧制限部７０の降伏電圧に維持される。すなわち、第２のコンデンサ６０の一端に負電荷が充電されることで生成された負電圧が所定の電圧に維持される。なお、動作モード４´は、第２のコンデンサ６０の両端の電圧が所定の電圧を超えた場合に行われる動作モードである。したがって、動作モード４´は、第２のコンデンサ６０の両端の電圧が所定の電圧を超えない場合に行われるものであって、負電圧を生成するための必須のモードではない。
<Operation mode 4'>
FIG. 13 is an explanatory diagram showing an operation mode 4'of the semiconductor switching
As shown in FIG. 13, in the operation mode 4', when the voltage across the
＜動作モード５´＞
図１４は、第２の実施形態に係る半導体スイッチング素子駆動回路６Ｃの動作モード５´を示す説明図である。図１４に示すように、動作モード５´では、制御信号発生部７からの制御信号により、スイッチング素子３１がオフし、スイッチング素子３２がオンする。すなわち、充放電制御部３０は、第２のコンデンサ６０を放電させるために、第２のコンデンサ６０の一端とスイッチング素子２Ｃのゲート端子とを導通させる。これにより、第２のコンデンサ６０に充電されていた電荷は、入力容量５１Ｃ、抵抗４０、スイッチング素子３２を通り、第２のコンデンサ６０に戻る経路Ｗ´５と通る。この場合には、入力容量５１Ｃに充電されていた電荷が放電されるので、スイッチング素子２Ｃがオンからオフになる。換言すれば、第２のコンデンサ６０に充電されていた負電荷は、スイッチング素子３２、抵抗４０、入力容量５１Ｃを通り、第１のコンデンサ１３の一端に戻る経路Ｗ´５を通る。したがって、第２のコンデンサ６０の一端からスイッチング素子２Ｃのゲート端子に負電荷が供給されることで、スイッチング素子２Ｃのゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子２Ｃがオンからオフになる。
<Operation mode 5'>
FIG. 14 is an explanatory diagram showing an operation mode 5'of the semiconductor switching
このように、第２の実施形態に係る半導体スイッチング素子駆動回路６Ｃは、動作モード１´から動作モード５´を繰り返し実行することで、スイッチング素子２Ｃのゲート端子に対して正電圧と負電圧とを片電源で生成可能である。
As described above, the semiconductor switching
また、第２の実施形態に係る半導体スイッチング素子駆動回路６Ｃは、動作モード３´の場合に、第１のコンデンサ１３に充電されていた電荷を、スイッチング素子２Ｃのゲート端子とソース端子との間に接続された寄生ダイオード５０Ｃを介して第２のコンデンサ６０の他端に供給することで、第２のコンデンサ６０の一端に負電圧を生成する。これにより、半導体スイッチング素子駆動回路６Ｃは、第１の実施形態と比較して、抵抗２１及びダイオード２２を削減することができる。
Further, in the semiconductor switching
上述したように、第２の実施形態に係る半導体スイッチング素子駆動回路６Ｃは、スイッチング素子３１、制御電源５、第１のコンデンサ１３、第１の充電回路、第２のコンデンサ６０、第２の充電回路及びスイッチング素子３２を備える。スイッチング素子３１は、スイッチング素子２Ｃのゲート端子に導通用駆動信号を供給する。第１の充電回路は、制御電源５の出力端と第１のコンデンサ１３の一端とを接続することにより第１のコンデンサ１３を充電させる。第２の充電回路は、充電状態の第１のコンデンサ１３の一端と第２のコンデンサ６０の他端とを接続することにより第２のコンデンサ６０を充電させる。スイッチング素子３２は、第２のコンデンサ６０の一端とスイッチング素子２Ｃのゲート端子とを接続することによりスイッチング素子２Ｃを遮断状態とする。
As described above, the semiconductor switching
これにより、半導体スイッチング素子駆動回路６Ｃは、上アームのスイッチング素子２Ｃのオンとオフを駆動する場合に、新たな電源を追加することなく、負電圧を生成することができる。すなわち、半導体スイッチング素子駆動回路６Ｃは、片電源のみでスイッチング素子２の両電源駆動が可能となる。したがって、負電圧を印加する必要があるデバイス（例えば、ノーマリーオンのデバイス）及び負電圧を印加する事で高速駆動が可能となるデバイスをスイッチング素子２Ｃとして採用する場合に、本実施形態における半導体スイッチング素子駆動回路６Ｃを適用することで、新たな電源を追加することがない。そのため、実装部品のコストの削減や信頼性向上、及び実装面積低減が図れる。
As a result, the semiconductor switching
また、第２の実施形態に係る半導体スイッチング素子駆動回路６Ｃの制御対象のスイッチング素子は、制御端子と出力端子との間に寄生ダイオードを備える。したがって、第２の実施形態では、負電圧生成用のダイオードＤ２２を制御対象のスイッチング素子の寄生ダイオードで代用し、負電圧生成用の抵抗Ｒ２１を抵抗４０で代用する。これにより、第２の実施形態に係る第２の充電回路は、その制御対象である半導体スイッチング素子の寄生ダイオードを経由して第２のコンデンサ６０を充電させる。そのため、半導体スイッチング素子駆動回路６Ｃは、第１の実施形態と比較して、抵抗２１及びダイオード２２を削減することができ、更なる実装部品のコストの削減や信頼性向上、及び実装面積低減が図れる。
Further, the control target switching element of the semiconductor switching
また、上述の半導体スイッチング素子駆動回路６Ｃは、スイッチング素子２に対するオン又はオフを制御する構成について、説明したがこれに限定されない。すなわち、スイッチング素子３Ｃに対しても、第１の実施形態の図７に示す例と同様に上述の半導体スイッチング素子駆動回路６Ｃの構成を適用可能である。
Further, the above-mentioned semiconductor switching
また、上述の半導体スイッチング素子駆動回路６Ｃは、第１の実施形態の図８に示す例と同様に、一の半導体スイッチ素子を備える電力変換器に対しても適用可能である。
Further, the above-mentioned semiconductor switching
また、上述の半導体スイッチング素子駆動回路６Ｃにおいて、第１のコンデンサ１３に並列に抵抗を接続してもよい。これにより、半導体スイッチング素子駆動回路６Ｃは、第１のコンデンサ１３に充電された電荷をすばやく放電させることができる。
Further, in the above-mentioned semiconductor switching
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。 Although the embodiments of the present invention have been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and includes designs and the like within a range that does not deviate from the gist of the present invention.
１ 電力変換器
２，３ スイッチング素子（半導体スイッチング素子）
４ 負荷駆動用電源
５ 制御電源（直流電源）
６ 半導体スイッチング素子駆動回路
７ 制御信号発生部
１０ チャージポンプ
１３ 第１のコンデンサ
２１，４０ 抵抗
２２ ダイオード
３０ 充放電制御部
３１ スイッチング素子（導通用駆動回路）
３２ スイッチング素子（遮断用駆動回路）
６０ 第２のコンデンサ
７０ 電圧制限部
1
4 Load
6 Semiconductor switching
32 Switching element (cutting drive circuit)
60
Claims (4)
前記上アーム用の半導体スイッチング素子の制御端子である第１の制御端子に第１の導通用駆動信号を供給する第１の導通用駆動回路と、
前記下アーム用の半導体スイッチング素子の制御端子である第２の制御端子に第２の導通用駆動信号を供給する第２の導通用駆動回路と、
正極性の直流電源と、
第１のコンデンサと、
前記直流電源の出力端と前記第１のコンデンサの一端とを接続することにより前記第１のコンデンサを充電させる第１の充電回路と、
一端が前記第１のコンデンサの他端に接続された第２のコンデンサと、
充電状態の前記第１のコンデンサの一端と前記第２のコンデンサの他端とを接続することにより前記第２のコンデンサを充電させる第２の充電回路と、
前記第２のコンデンサの一端と前記第１の制御端子とを接続することにより前記上アーム用の半導体スイッチング素子を遮断状態とする遮断用駆動回路とを備え、
前記第２の充電回路は、導通状態の前記上アーム用の半導体スイッチング素子を経由して前記第２のコンデンサを充電させる電力変換器。 A power converter comprising a switching leg which the semiconductor switching elements of the upper arm and the semiconductor switching element of the lower arm are connected in series,
A first conduction drive circuit that supplies a first conduction drive signal to the first control terminal, which is a control terminal of the semiconductor switching element for the upper arm,
A second conduction drive circuit that supplies a second conduction drive signal to the second control terminal, which is a control terminal of the semiconductor switching element for the lower arm,
Positive DC power supply and
The first capacitor and
A first charging circuit that charges the first capacitor by connecting the output end of the DC power supply and one end of the first capacitor.
A second capacitor, one end of which is connected to the other end of the first capacitor,
A second charging circuit that charges the second capacitor by connecting one end of the first capacitor in a charged state and the other end of the second capacitor.
A breaking drive circuit for cutting off the semiconductor switching element for the upper arm by connecting one end of the second capacitor to the first control terminal is provided.
The second charging circuit is a power converter that charges the second capacitor via a semiconductor switching element for the upper arm in a conductive state.
前記上アーム用の半導体スイッチング素子の制御端子である第１の制御端子に第１の導通用駆動信号を供給する第１の導通用駆動回路と、
前記下アーム用の半導体スイッチング素子の制御端子である第２の制御端子に第２の導通用駆動信号を供給する第２の導通用駆動回路と、
正極性の直流電源と、
第１のコンデンサと、
前記直流電源の出力端と前記第１のコンデンサの一端とを接続することにより前記第１のコンデンサを充電させる第１の充電回路と、
一端が前記第１のコンデンサの他端に接続された第２のコンデンサと、
充電状態の前記第１のコンデンサの一端と前記第２のコンデンサの他端とを接続することにより前記第２のコンデンサを充電させる第２の充電回路と、
前記第２のコンデンサの一端と前記第１の制御端子とを接続することにより前記上アーム用の半導体スイッチング素子を遮断状態とする遮断用駆動回路とを備え、
前記上アーム用の半導体スイッチング素子は、前記第１の制御端子と出力端子との間に寄生ダイオードを有し、
前記第２の充電回路は、前記寄生ダイオードを経由して前記第２のコンデンサを充電させる電力変換器。 A power converter comprising a switching leg which the semiconductor switching elements of the upper arm and the semiconductor switching element of the lower arm are connected in series,
A first conduction drive circuit that supplies a first conduction drive signal to the first control terminal, which is a control terminal of the semiconductor switching element for the upper arm,
A second conduction drive circuit that supplies a second conduction drive signal to the second control terminal, which is a control terminal of the semiconductor switching element for the lower arm,
Positive DC power supply and
The first capacitor and
A first charging circuit that charges the first capacitor by connecting the output end of the DC power supply and one end of the first capacitor.
A second capacitor, one end of which is connected to the other end of the first capacitor,
A second charging circuit that charges the second capacitor by connecting one end of the first capacitor in a charged state and the other end of the second capacitor.
A breaking drive circuit for cutting off the semiconductor switching element for the upper arm by connecting one end of the second capacitor to the first control terminal is provided.
The semiconductor switching element for the upper arm has a parasitic diode between the first control terminal and the output terminal.
The second charging circuit is a power converter that charges the second capacitor via the parasitic diode.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016162852 | 2016-08-23 | ||
| JP2016162852 | 2016-08-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018033303A JP2018033303A (en) | 2018-03-01 |
| JP6988256B2 true JP6988256B2 (en) | 2022-01-05 |
Family
ID=61303726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017158035A Active JP6988256B2 (en) | 2016-08-23 | 2017-08-18 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6988256B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6950495B2 (en) * | 2017-11-28 | 2021-10-13 | 株式会社Ihi | Power converter |
| JP6981393B2 (en) | 2018-10-26 | 2021-12-15 | オムロン株式会社 | Switching element drive circuit and switching circuit |
| JP7358227B2 (en) | 2019-12-19 | 2023-10-10 | 株式会社東芝 | semiconductor equipment |
| JP2023026044A (en) * | 2021-08-12 | 2023-02-24 | オムロン株式会社 | Switching element driving circuit and switching circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4443859B2 (en) * | 2003-05-30 | 2010-03-31 | 三菱電機株式会社 | Charge pump drive circuit |
-
2017
- 2017-08-18 JP JP2017158035A patent/JP6988256B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018033303A (en) | 2018-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6705936B2 (en) | Method and circuit for operating a circuit | |
| KR102236287B1 (en) | Bootstrap Capacitor Overvoltage Management Circuit for GaN Transistor-Based Power Converters | |
| US8299737B2 (en) | Motor driving circuit | |
| US9935551B2 (en) | Switching circuit including serially connected transistors for reducing transient current at time of turning off, and power supply circuit provided therewith | |
| JP6988256B2 (en) | Power converter | |
| WO2013077105A1 (en) | Inverter device | |
| KR101986475B1 (en) | drive | |
| JP5556726B2 (en) | Switching circuit | |
| JP2013070530A (en) | Gate drive circuit, power conversion circuit, three-phase inverter and gate drive method | |
| WO2019207977A1 (en) | Gate drive circuit and gate drive method | |
| JP6048929B2 (en) | Gate drive circuit, inverter circuit, power conversion device, and electrical equipment | |
| JP5619673B2 (en) | Switching circuit and semiconductor module | |
| US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
| JP6065721B2 (en) | Drive circuit, semiconductor integrated circuit, and drive circuit control method | |
| US10784768B2 (en) | Conversion circuit and conversion circuitry | |
| JP6950443B2 (en) | Semiconductor switching element drive circuit and power converter | |
| JP7331440B2 (en) | Semiconductor switching element drive circuit and multi-level power converter | |
| JP6801343B2 (en) | Power converter | |
| JP6950495B2 (en) | Power converter | |
| CN110741546A (en) | Rectifier circuit and power supply device | |
| JP2017112465A (en) | Gate drive circuit | |
| JP2021035142A (en) | Gate drive circuit, drive device, semiconductor device, and gate drive method | |
| JP2018064148A (en) | Switching circuit | |
| JP2020120417A (en) | Switching circuit | |
| JP2020120418A (en) | Switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211115 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6988256 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |