JP6934138B2 - 情報処理装置、情報処理方法、および情報処理システム - Google Patents
情報処理装置、情報処理方法、および情報処理システム Download PDFInfo
- Publication number
- JP6934138B2 JP6934138B2 JP2016018378A JP2016018378A JP6934138B2 JP 6934138 B2 JP6934138 B2 JP 6934138B2 JP 2016018378 A JP2016018378 A JP 2016018378A JP 2016018378 A JP2016018378 A JP 2016018378A JP 6934138 B2 JP6934138 B2 JP 6934138B2
- Authority
- JP
- Japan
- Prior art keywords
- master
- slave
- spi
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Description
なお、説明は以下の順序で行うものとする。
1.本発明の実施の形態の回路の構成
2.マスタの送信側の保護回路の構成
3.マスタの受信側の保護回路の構成
4.本発明の実施の形態に係る装置の構成
5.マスタ1とマスタ2の優先度を回路によって決定する構成
まず、本発明の実施の形態の回路の構成について説明する。図1は、各自が電源を有する2のマスタと1のスレーブとを、本発明の実施の形態によって信号線で接続した構成図である。
図1において、マスタ1の電源101は、マスタ1のマイコン104とスレーブの電源103に対して電力を供給し、マスタ1のマイコン104を駆動する。
また、マスタ1のマイコン104は、マスタ2のマイコン105と信号線を介して接続する。ここでの接続の種類は、信号を送信することができるものであれば、SPI方式に限られず、例えばシリアル方式又はUSB方式による接続も含まれる。
また、マスタ2のマイコン105は、マスタ1のマイコン104と信号線を介して接続されていることによって、接続の優先順位がつけられている。
具体的には、マスタ2のマイコン105は、マスタ1のマイコン104から信号が送信されない場合にのみ、スレーブのセンサIC106と通信し、マスタ1のマイコン104から信号が送信される場合は、スレーブのセンサIC106に送信する信号線110を開放する。
保護回路は、所定の電圧以上の入力を許容することで、ラッチアップ現象が生じることを防止するものである。
また、保護回路113及び保護回路114は、マスタ2のマイコン105及びマスタ2の電源102を保護するための回路であり、マスタ2の電源102がオフのときに、信号線109および信号線110から、マスタ2のマイコン105およびマスタ2の電源102へ電流が逆流する(ラッチアップ現象)のを防ぐ。
図3は、FETを用いたマスタの送信側の保護回路300の構成図である。
FETと抵抗を用いたオープンドレイン出力回路からなる。
SCLK1は、データを送受信する際のデータ同期用のクロックを送信する。
MOSI1は、マスタからスレーブとなる機器又は回路にデータ信号を送信する。
これらはいずれも、FET307のソースに接続される。
これらはいずれも、FET308のソースに接続される。
抵抗306は、FETを用いた回路において抵抗を介して電源305に接続されており、オープンドレイン出力回路のプルアップ抵抗である。
FETがオンにならない限り、マスタの信号線には電流が流れないため、上記の保護回路によって、ラッチアップ現象が生じることを防止できる。
SCLKは、データを送受信する際のデータ同期用のクロックを受信する。
DINは、マスタから送信されたデータ信号を受信する。
これらはいずれも、FET307及びFET308のドレインに接続される。
ダイオードと抵抗を用いたOR回路からなる。
SCLK1は、データを送受信する際のデータ同期用のクロックを送信する。
MOSI1は、マスタからスレーブとなる機器又は回路にデータ信号を送信する。
これらはいずれも、ダイオード403のアノードに接続される。
これらはいずれも、ダイオード404のアノードに接続される。
ダイオード404は、アノードをマスタ2の送信信号線402と接続し、カソードを後述するスレーブの受信信号線407と接続する。
ダイオード403及びダイオード404によって、ラッチアップ現象が生じることを防止できる。
SCLKは、データを送受信する際のデータ同期用のクロックを受信する。
DINは、マスタから送信されたデータ信号を受信する。
これらはいずれも、ダイオード403及びダイオード404のカソードに接続される。
SCLK1は、データを送受信する際のデータ同期用のクロックを送信する。
MOSI1は、マスタからスレーブとなる機器又は回路にデータ信号を送信する。
これらはいずれも、トランジスタ509のエミッタに接続される。
これらはいずれも、トランジスタ510のエミッタに接続される。
抵抗507は、マスタ2の電源504と、後述するトランジスタ510の間に配され、ベース電流を制限するための抵抗である。
図6は、AND入力回路を用いたマスタの受信側の保護回路600の構成図である。
なお、AND入力回路と同等の機能を持つ回路であれば、他の回路を用いて実施することもできる。
MISOの信号線は、選択したスレーブの機器又は回路から、マスタに送信されたデータ信号を受信する。
マスタ1の電源603から電源が供給されない場合、他の信号がマスタ1の受信信号線601に流れることはない。この結果、マスタ1に対するラッチアップ現象が生じることを防止できる。
マスタ2の電源604から電源が供給されない場合、他の信号がマスタ2の受信信号線602に流れることはない。この結果、マスタ2に対するラッチアップ現象が生じることを防止できる。
DOUTの信号線は、スレーブの機器又は回路から、マスタにデータ信号を送信する。
図7は、本発明の実施の形態に係る装置の第1の実施例700の構成図である。
一の装置内に、マスタ1及びマスタ2とスレーブを持つマルチマスタの構成であり、マスタ1及びマスタ2とスレーブの間にSPI通信保護回路を備える構成である。
蓄電池704は、蓄えた電力を、電源2(システム電源)705に対して供給する。
他の装置と情報を送受信する場合の方式は、有線通信又は無線通信のいずれでもよく、例えば、USB、WiFi、Bluetooth等が該当する。
ユーザへの入力は、図示していないスイッチ、操作つまみ、タッチパネル等のいずれであってもよい。
ユーザへの出力は、図示していないアラーム音等の音による出力、LED等の光による出力、ディスプレイ画面上への画面出力等のいずれでもよい。
本実施例において、マスタ1(充電制御マイコン)708とマスタ2(モニタマイコン)709の優先順位は、マスタ1(充電制御マイコン)708とマスタ2(モニタマイコン)709内のファームウェアの双方又はいずれかに、予め定められている。
すなわち、マスタ1(充電制御マイコン)708は、マスタ2(モニタマイコン)709に優先して、SPI通信保護回路711を介してスレーブ(センサIC)710から情報を読み出すことができる。
この結果、マスタ1(充電制御マイコン)708とマスタ2(モニタマイコン)709が同時にスレーブ(センサIC)710に対して信号線を駆動することがなくなり、信号の衝突を回避することができる。
また、マスタ2(モニタマイコン)709は、マスタ1(充電制御マイコン)708から所定の情報を受信しない場合に限り、SPI通信保護回路711を介してスレーブ(センサIC)710から情報を読み出すことができる。
また、SPI通信保護回路711は、スレーブ(センサIC)710とSPI方式で接続され、マスタ1(充電制御用マイコン)708及びマスタ2(モニタマイコン)709との間で予め定められた優先順位に従って、いずれか一方がスレーブ(センサIC)710と通信する際のマスタ側の回路を保護する。
2のマスタと1のスレーブがそれぞれ独立した複数の装置からなるマルチマスタの構成であり、マスタとスレーブの間にSPI通信保護回路を備える構成である。
なお、図8は、データ送信815からデータ受信825への経路が、センサ装置830を経由しているが、センサ装置830を経由せずに、機器810から機器820に直接接続されてもよい。
また、SPI通信保護回路834は、スレーブ831とSPI方式で接続され、マスタ811及びマスタ821との間で予め定められた優先順位に従って、いずれか一方がスレーブ831と通信する際、マスタ側の回路を保護する。
具体的には、SPIマスタ送信813又はSPIマスタ送信823が、SPI通信保護回路834を介して、SPIスレーブ受信832に対して、データ読み出しの制御信号を送信し、SPIマスタ受信814又はSPIマスタ受信824が、SPI通信保護回路834を介して、SPIスレーブ送信833から送信された、読み出されたデータを受信する。
装置810は、センサ装置830からデータを読み出し、当該データを装置810のデータ送信815を用いて、装置820のデータ受信825に向けて送信する。
上記の実施例では、2つのマスタの間の優先度を、各々のマスタの双方又は一方のファームウェアで予め設定していた。
しかし、当該優先度は、回路によって決定することもできる。
図9は、マスタ1とマスタ2の優先度を回路によって決定する第1の実施例900の構成図である。
2のマスタと1のスレーブがそれぞれ独立した複数の装置からなるマルチマスタの構成であり、2のマスタの間のデータ通信で優先度を決定する構成である。
コネクタ934は、装置910のSPIマスタ送信912及びSPIマスタ受信913をSPI通信保護回路936に接続し、データ送信914を装置920のデータ受信925に接続する。しかし、データ受信915はコネクタ934から先にあるいずれの回路にも接続しない。
しかし、コネクタ935に接続された装置920のデータ送信924から送信されたデータは、コネクタ935から先のいずれの回路にも接続されていないため、コネクタ934に接続された装置910には送信されない。
また、SPI通信保護回路936は、スレーブ931とSPI方式で接続され、マスタ911及びマスタ921との間で予め定められた優先順位に従って、いずれか一方がスレーブ931と通信する際、マスタ側の回路を保護する。
2のマスタと1のスレーブがそれぞれ独立した複数の装置からなるマルチマスタの構成であり、片方のマスタがもう片方のマスタの電源状態を監視することで優先度を決定する構成である。
図10の実施例では、優先度チェック1015は、コネクタ1034に接続される。しかし、優先度チェック1015は、コネクタ1034から先にあるいかなる回路にも接続していないため、電圧監視機能は動作しない。
この通信方式は、シリアル方式、SPI方式又はUSB方式のいずれでもよい。
優先度チェック1025は、コネクタ1035を介して、装置1010の電源1016と接続され、電源1016から電力が供給されているか否かを検知する。
電源1016から電力が供給されている場合、マスタ1021は、SPIマスタ送信1022がデータを送信することを中止させ、データ通信1024を受信状態にする。この結果、データ通信1024は、マスタ1011のデータ通信1014からデータが送信されるのを待機することになる。
コネクタ1034は、装置1010のSPIマスタ送信1012及びSPIマスタ受信1013をSPI通信保護回路1036に接続し、データ通信1014を装置1020のデータ受信1024に接続する。しかし、優先度チェック1015はコネクタ1034から先にあるいずれの回路にも接続しない。
また、コネクタ1034は、電源1016をスレーブ装置1020の優先度チェック1025に接続するとともに、スレーブ1031に接続して電力を供給する。
また、SPI通信保護回路1036は、スレーブ1031とSPI方式で接続され、マスタ1011及びマスタ1021との間で予め定められた優先順位に従って、いずれか一方がスレーブ1031と通信する際、マスタ側の回路を保護する。
具体的には、SPIマスタ送信1012又はSPIマスタ送信1022が、SPI通信保護回路1036を介して、SPIスレーブ受信1032に対して、データ読み出しの制御信号を送信し、SPIマスタ受信1013又はSPIマスタ受信1023が、SPI通信保護回路1036を介して、SPIスレーブ送信1033から送信された、読み出されたデータを受信する。
装置1010は、センサ装置1030からデータを読み出し、当該データを装置1010のデータ通信1014を用いて、装置1020のデータ通信1024に向けて送信する。
101 マスタ1の電源
102 マスタ2の電源
103 スレーブの電源
104 マスタ1(マイコン1)
105 マスタ2(マイコン2)
106 スレーブ(センサIC)
107 信号線
108 信号線
109 信号線
110 信号線
111 保護回路
112 保護回路
113 保護回路
114 保護回路
200 従来の通信回路
201 マスタ1の電源
202 マスタ2の電源
203 スレーブの電源
204 マスタ1(マイコン1)
205 マスタ2(マイコン2)
206 スレーブ(センサIC)
207 信号線
208 信号線
300 FETを用いたマスタの送信側の保護回路
301 マスタ1の送信信号線
302 マスタ2の送信信号線
303 マスタ1の電源
304 マスタ2の電源
305 スレーブの電源
306 抵抗
307 Nch MOSFET
308 Nch MOSFET
309 スレーブの受信信号線
400 ダイオードを用いたマスタの送信側の保護回路
401 マスタ1の送信信号線
402 マスタ2の送信信号線
403 ダイオード
404 ダイオード
405 抵抗
406 GND
407 スレーブの受信信号線
500 トランジスタを用いたマスタの送信側の保護回路
501 マスタ1の送信信号線
502 マスタ2の送信信号線
503 マスタ1の電源
504 マスタ2の電源
505 スレーブの電源
506 抵抗
507 抵抗
508 抵抗
509 トランジスタ
510 トランジスタ
511 スレーブの受信信号線
600 AND入力回路を用いたマスタの受信側の保護回路
601 マスタ1の受信信号線
602 マスタ2の受信信号線
603 マスタ1の電源
604 マスタ2の電源
605 AND回路
606 AND回路
607 スレーブの送信信号線
700 本発明の実施の形態に係る装置の第1の実施例
701 PVパネル
702 充電用電源
703 充電制御回路
704 蓄電池
705 システム電源
706 通信部
707 ユーザインターフェース部
708 マスタ1(充電制御マイコン)
709 マスタ2(モニタマイコン)
710 スレーブ(センサIC)
711 SPI通信保護回路
800 本発明の実施の形態に係る装置の第2の実施例
810 装置1
811 マスタ
812 電源
813 SPIマスタ送信
814 SPIマスタ受信
815 データ送信
820 装置2
821 マスタ
822 電源
823 SPIマスタ送信
824 SPIマスタ受信
825 データ受信
830 センサ装置
831 スレーブ
832 SPIスレーブ受信
833 SPIスレーブ送信
834 SPI通信保護回路
900 マスタ1とマスタ2の優先度を回路によって決定する第1の実施例
910 装置1
911 マスタ1
912 SPIマスタ送信
913 SPIマスタ受信
914 データ送信
915 データ受信
920 装置2
921 マスタ2
922 SPIマスタ送信
923 SPIマスタ受信
924 データ送信
925 データ受信
930 センサ装置
931 スレーブ
932 SPIスレーブ受信
933 SPIスレーブ送信
934 コネクタ
935 コネクタ
936 SPI通信保護回路
1000 マスタ1とマスタ2の優先度を回路によって決定する第2の実施例
1010 装置1
1011 マスタ1
1012 SPIマスタ送信
1013 SPIマスタ受信
1014 データ通信
1015 優先度チェック
1016 電源1
1020 装置2
1021 マスタ2
1022 SPIマスタ送信
1023 SPIマスタ受信
1024 データ通信
1025 優先度チェック
1026 電源2
1030 センサ装置
1031 スレーブ
1032 SPIスレーブ受信
1033 SPIスレーブ送信
1034 コネクタ
1035 コネクタ
1036 SPI通信保護回路
Claims (7)
- 各回路が独立して電源を備える二のマスタ回路と一のスレーブ回路をSPI(Serial Peripheral Interface)方式で接続するシステムにおいて、
各マスタ回路とスレーブ回路の間に、前記マスタ回路の一方の電源がオンで他方の電源がオフのとき、前記スレーブ回路から電源がオフの前記マスタ回路に対して電流が流れるのを防ぐ保護回路を設けるシステム。 - 前記二のマスタ回路のうち、一のマスタ回路が他のマスタ回路に対して優先順位を持つ 請求項1に記載のシステム。
- 前記優先順位は、一のマスタ回路と他のマスタ回路との通信によって決定される
請求項2に記載のシステム。 - 前記一のマスタ回路と他のマスタ回路との通信は、シリアル通信、SPI方式の通信又はUSBによる通信のいずれかである
請求項3に記載のシステム。 - 前記保護回路は、FET、ダイオード又はトランジスタのいずれかを用いて構成される 請求項1乃至4のいずれか1項に記載のシステム。
- 各装置が独立して電源を備える二のマスタ装置と一のスレーブ装置をSPI(Serial Peripheral Interface)方式で接続する場合において、各マスタ装置とスレーブ装置の間に、前記マスタ装置の一方の電源がオンで他方の電源がオフのとき、前記スレーブ装置から電源がオフの前記マスタ装置に対して電流が流れるのを防ぐ保護回路を設けるシステム。
- 各回路が独立して電源を備える二のマスタ回路と一のスレーブ回路をSPI(Serial Peripheral Interface)方式で接続するシステムにおいて、
各マスタ回路とスレーブ回路の間に、前記マスタ回路の一方の電源がオンで他方の電源がオフのとき、前記スレーブ回路から電源がオフの前記マスタ回路に対して電流が流れるのを防ぐ保護回路を設けて、前記スレーブ回路から電源がオフの前記マスタ回路に対して電流が流れるのを防ぐことによって前記マスタ回路を保護する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016018378A JP6934138B2 (ja) | 2016-01-15 | 2016-01-15 | 情報処理装置、情報処理方法、および情報処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016018378A JP6934138B2 (ja) | 2016-01-15 | 2016-01-15 | 情報処理装置、情報処理方法、および情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017126311A JP2017126311A (ja) | 2017-07-20 |
JP6934138B2 true JP6934138B2 (ja) | 2021-09-15 |
Family
ID=59364509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016018378A Active JP6934138B2 (ja) | 2016-01-15 | 2016-01-15 | 情報処理装置、情報処理方法、および情報処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6934138B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH036944A (ja) * | 1989-06-02 | 1991-01-14 | Matsushita Electric Ind Co Ltd | 制御バスライン衝突防止装置 |
JP3459075B2 (ja) * | 1991-03-15 | 2003-10-20 | ソニー株式会社 | 同期式シリアルバス方式 |
JP2006079394A (ja) * | 2004-09-10 | 2006-03-23 | Renesas Technology Corp | データ処理装置 |
-
2016
- 2016-01-15 JP JP2016018378A patent/JP6934138B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017126311A (ja) | 2017-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11646585B2 (en) | Methods, electronic devices, and charger apparatus for quick USB charging | |
US9595847B2 (en) | Uninterrupted lithium battery power supply system | |
US20150188334A1 (en) | Wireless battery management system | |
US9362769B2 (en) | Method and apparatus for power supply control and electronic device | |
JP2020504421A (ja) | バッテリー管理ユニット及びこれを含むバッテリーパック | |
JP3213456U (ja) | インテリジェント型電力配置機能を備えたネットワーク設備 | |
JP2002315207A (ja) | 電気器具 | |
EP1576710A1 (en) | Method and system for controlling and monitoring an array of point-of-load regulators | |
US11372796B2 (en) | Bus subscriber and method for operating a bus subscriber | |
JP5330348B2 (ja) | 携帯マルチメディア装置の急速充電に適合されたマザーボード | |
JP2008182822A (ja) | 充電装置 | |
US7679321B2 (en) | Power circuit | |
CN105098890A (zh) | 充电数据线及充电器 | |
CN112803584A (zh) | 电池系统和分配控制器局域网标识符的方法 | |
KR20140027842A (ko) | 계층적 연결을 지원하는 액세서리 장치와 시스템 및 지원 방법 | |
JP2013055873A (ja) | バックアップ電池の充電回路 | |
JP6934138B2 (ja) | 情報処理装置、情報処理方法、および情報処理システム | |
CN209955806U (zh) | 一种位置调节控制设备和座椅 | |
CN217143948U (zh) | 一种机器人控制装置及机器人 | |
KR20210103299A (ko) | 배터리 제어 시스템, 배터리 팩, 전기 차량 및 상기 배터리 제어 시스템을 위한 제어 방법 | |
EP1970816B1 (en) | A conversion circuit | |
CN111480323A (zh) | 通信系统与通信装置 | |
WO2021217309A1 (zh) | 选通电路、通信电路、通信控制方法及设备 | |
KR100623045B1 (ko) | 전원공급과 멀티드롭이 가능한 2선식 통신시스템 | |
CN219856823U (zh) | 一种故障唤醒电路和车辆控制系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160307 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200428 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200428 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200616 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200619 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20200807 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20200814 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20201116 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20210302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210309 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20210525 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20210702 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20210709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6934138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |