JP6893430B2 - Liquid crystal display panel and liquid crystal display device using it - Google Patents
Liquid crystal display panel and liquid crystal display device using it Download PDFInfo
- Publication number
- JP6893430B2 JP6893430B2 JP2017054684A JP2017054684A JP6893430B2 JP 6893430 B2 JP6893430 B2 JP 6893430B2 JP 2017054684 A JP2017054684 A JP 2017054684A JP 2017054684 A JP2017054684 A JP 2017054684A JP 6893430 B2 JP6893430 B2 JP 6893430B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- crystal display
- display panel
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 67
- 239000000758 substrate Substances 0.000 claims description 73
- 239000004020 conductor Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 60
- 230000005684 electric field Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- -1 PX pixel Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は、表示装置に用いられる液晶表示パネルならびに表示装置に関するものである。 The present invention relates to a liquid crystal display panel and a display device used in a display device.
近年、表示装置はさまざまな機器において、観察者への情報表示手段として使用されている。現在は、従来の主流であったブラウン管に代わって、液晶、プラズマ、エレクトロルミネッセンス(EL:Electro Luminescence)、FED(Field Emission Display)等を利用した新しい薄型表示装置が登場している。特に、液晶表示装置は、小型から大型の機種まで製造でき、現在の代表的な薄型表示装置となっている。 In recent years, display devices have been used as information display means for observers in various devices. Currently, a new thin display device using liquid crystal, plasma, electroluminescence (EL), FED (Field Emission Display), etc. has appeared in place of the conventional mainstream CRT. In particular, liquid crystal display devices can be manufactured from small to large models, and are currently typical thin display devices.
このような薄型表示装置には、複数の画素がマトリクス状に配置された表示領域が構成されている。画素にはスイッチング素子が設けられている。スイッチング素子として現在主流なのは薄膜トランジスタ(TFT)である。 In such a thin display device, a display area in which a plurality of pixels are arranged in a matrix is configured. A switching element is provided on the pixel. Thin film transistors (TFTs) are currently the mainstream switching elements.
そして近年、視野角の広いディスプレイが求められるようになり、In−Plane−Switching構造やFringe−Field−Switching構造を含む横電界方式の液晶パネルを用いたディスプレイが作られるようになってきた。一般に液晶パネルは、TFTが形成されたTFT基板(アレイ基板)と、液晶を介してTFT基板と対向する対向基板とを有するが、横電界方式の液晶パネルにおいては、液晶を介して画素電極との間に電界を生じる対向電極をTFT基板上に形成したことを特徴としている。 In recent years, there has been a demand for a display having a wide viewing angle, and a display using a lateral electric field type liquid crystal panel including an In-Plane-Switching structure and a Fringe-Field-Switching structure has been made. Generally, a liquid crystal panel has a TFT substrate (array substrate) on which a TFT is formed and a counter substrate facing the TFT substrate via a liquid crystal, but in a transverse electric field type liquid crystal panel, a pixel electrode is provided via the liquid crystal. It is characterized in that a counter electrode that generates an electric field between the two is formed on the TFT substrate.
In−Plane−Switching構造の場合、静電気等の外部からの帯電により表示ムラが発生するおそれがあるため、対向基板の裏面(表示装置に組み込んだ際に外側となる面)に形成された導電膜をGND電位(グラウンド電位、接地電位、基準電位とも呼ぶ)に固定するようにしている。 In the case of the In-Plane-Switching structure, display unevenness may occur due to external charging such as static electricity, so a conductive film formed on the back surface of the opposite substrate (the outer surface when incorporated into the display device). Is fixed to the GND potential (also called ground potential, ground potential, or reference potential).
その手法の一つとして、GND電位が供給されるGNDパッド(GND端子、GND電極)をTFT基板の額縁領域に設け、当該パッドと対向基板の裏面側(表示装置の表示面側)に形成された帯電防止用の導電膜とを銀ペーストや導電性テープ等の導電性材料により電気的に接続するという手法がある。(特許文献1、2)
As one of the methods, a GND pad (GND terminal, GND electrode) to which a GND potential is supplied is provided in the frame region of the TFT substrate, and the pad and the opposite substrate are formed on the back surface side (display surface side of the display device). There is a method of electrically connecting the antistatic conductive film with a conductive material such as a silver paste or a conductive tape. (
特許文献2に記載のように、表示装置の小型化、特に表示領域の周辺部である額縁領域を狭くするうえで、かかるGNDパッドの面積は極力小さくしたいニーズがある。しかし、銀ペーストをGNDパッドからはみ出ないように塗布し、しかも確実な電気的接続をとろうとすると、マージンを含めてGNDパッドの面積はある程度の大きさを必要としていた。
As described in
この発明は上記のような問題点を解消するためになされたもので、銀ペーストのはみ出しを抑制し、必要エリアを縮小、ひいては、パネル額縁サイズを小さくすることができる液晶表示パネルおよびそれを用いた表示装置を提供することを目的とする。 The present invention has been made to solve the above-mentioned problems, and uses a liquid crystal display panel capable of suppressing the protrusion of silver paste, reducing the required area, and reducing the panel frame size. The purpose is to provide a display device that has been used.
本発明にかかる横電界方式の液晶表示パネルは、第1の基板と第2の基板とが液晶を封入するように貼り合わされており、前記第1の基板上には、ゲート信号線と、前記ゲート信号線と交差するソース信号線と、前記液晶を駆動するための画素電極と対向電極と、接地電位を入力される端子と、が形成されており、前記第2の基板が前記液晶と接する面の反対側の面には透明導電膜が形成されており、前記第1の基板と前記第2の基板とに亘って、前記透明導電膜と前記端子とを電気的に接続する導電性材料が形成されており、前記端子は前記第1の基板の表面に対して突起する凸形状パターンが複数形成されている領域を有し、前記凸部パターンは幅が3μm以上10μm以下である閉じた線形状を有し、前記凸部パターンの一方は他方を内包し、前記凸部パターン同士の間隔は3μm以上10μm以下であり、前記導電性材料は前記領域内に形成されていることを特徴とする液晶表示パネルである。 In the transverse electric field type liquid crystal display panel according to the present invention, the first substrate and the second substrate are bonded so as to enclose the liquid crystal, and the gate signal line and the gate signal line are formed on the first substrate. A source signal line intersecting with the gate signal line, a pixel electrode and a counter electrode for driving the liquid crystal, and a terminal for inputting a ground potential are formed, and the second substrate is in contact with the liquid crystal. A transparent conductive film is formed on the surface opposite to the surface, and a conductive material that electrically connects the transparent conductive film and the terminal over the first substrate and the second substrate. The terminal has a region in which a plurality of convex patterns protruding with respect to the surface of the first substrate are formed, and the convex pattern has a width of 3 μm or more and 10 μm or less and is closed. It has a linear shape, one of the convex patterns includes the other, the distance between the convex patterns is 3 μm or more and 10 μm or less, and the conductive material is formed in the region. It is a liquid crystal display panel.
液晶表示パネルの額縁サイズを小さくでき、かつ、GND端子からの銀ペーストをはみ出すことなく、GND端子と帯電防止膜との間に良好な電気的接続を得ることができる。 The frame size of the liquid crystal display panel can be reduced, and a good electrical connection can be obtained between the GND terminal and the antistatic film without the silver paste sticking out from the GND terminal.
実施の形態1.
まず、本実施の形態に係る液晶表示装置を説明する。ここでは、液晶表示装置の一例として、In-Plane-Switchingモードの液晶表示装置について説明する。後述するように液晶表示装置は、液晶表示パネル、バックライトユニット、駆動回路等を備えるものである。図1に液晶表示パネル1の平面図を示す。図2に液晶表示パネル1の断面図を示す。なお、図2は図1中のA−Aで示した箇所の断面図である。
First, the liquid crystal display device according to the present embodiment will be described. Here, as an example of the liquid crystal display device, the liquid crystal display device in the In-Plane-Switching mode will be described. As will be described later, the liquid crystal display device includes a liquid crystal display panel, a backlight unit, a drive circuit, and the like. FIG. 1 shows a plan view of the liquid
液晶表示パネル1は、アレイ基板110とアレイ基板110に対向配置される対向基板120と、両基板を接着するシール材8との間の空間に液晶層LCが形成された構成を有している。両基板の間は、図示しないスペーサによって、所定の間隔となるように維持されている。
The liquid
また、図1に示すように、アレイ基板110は、対向基板120よりも平面寸法が大きく形成されている。アレイ基板110の一端は、対向基板120から突出するように配置されるが、これ以降、この突出する領域を突出領域2と呼ぶ。後で詳しく説明するが、突出領域2には、アレイ基板110上に形成された電極へ走査信号、表示信号などを伝送する出力配線や出力配線に連なる電極端子などが形成される。
Further, as shown in FIG. 1, the array substrate 110 is formed to have a larger plane dimension than the facing
第1基板としてのアレイ基板110においては、絶縁性基板上に、複数のゲート信号線(走査信号線)GLと複数のソース信号線(表示信号線)SLとが形成されている。図1において、複数のゲート信号線GLは水平方向に平行に設けられている。同様に、図1において複数のソース信号線SLは垂直方向に平行に設けられている。すなわち、ゲート信号線GLとソース信号線SLとは、互いに交差するように形成されている。後で説明するが、ゲート信号線GLとソース信号線SLとは絶縁膜を介して交差している。そして、隣接するゲート信号線GLとソース信号線SLとで囲まれた領域(点線で図示した領域)が画素PXとなる。従って、アレイ基板110上には、画素PXがマトリクス状に配列される。 In the array substrate 110 as the first substrate, a plurality of gate signal lines (scanning signal lines) GL and a plurality of source signal lines (display signal lines) SL are formed on the insulating substrate. In FIG. 1, a plurality of gate signal lines GL are provided in parallel in the horizontal direction. Similarly, in FIG. 1, a plurality of source signal lines SL are provided in parallel in the vertical direction. That is, the gate signal line GL and the source signal line SL are formed so as to intersect each other. As will be described later, the gate signal line GL and the source signal line SL intersect with each other via an insulating film. Then, the region surrounded by the adjacent gate signal line GL and the source signal line SL (the region shown by the dotted line) becomes the pixel PX. Therefore, the pixels PX are arranged in a matrix on the array substrate 110.
このように、画素PXがマトリクス状に形成された領域が表示領域3である。また、表示領域3の外側が額縁領域4である。額縁領域4は、一部に突出領域2を有する。
In this way, the region in which the pixels PX are formed in a matrix is the
まず、表示領域3について簡単に説明する。前述の通り、表示領域3内においてはゲート信号線GLとソース信号線SLとが交差して画素PXを形成する。1つの画素PX内には、少なくとも1つのスイッチング素子(図示しない)が形成される。スイッチング素子としては、例えば薄膜トランジスタ(TFT)を用いることができる。スイッチング素子はソース信号線SLやゲート信号線GLと接続されており、各配線からは各々走査信号電位と表示信号電位とが印加される。
First, the
詳しくは後述するが、1つの画素PX内には画素電極と対向電極も形成される。画素電極はスイッチング素子と接続しており、スイッチング素子を介して表示信号電位が画素電極に印加される。また、対向電極には共通配線CLを介して共通電位が印加されている。画素電極と対向電極間の電位差が液晶LCに印加されることにより液晶分子が駆動されて表示がなされる。表示領域3内の動作については構成も含めて、後で詳細に説明する。
As will be described in detail later, a pixel electrode and a counter electrode are also formed in one pixel PX. The pixel electrode is connected to a switching element, and a display signal potential is applied to the pixel electrode via the switching element. Further, a common potential is applied to the counter electrode via the common wiring CL. The liquid crystal molecules are driven and displayed by applying the potential difference between the pixel electrode and the counter electrode to the liquid crystal LC. The operation in the
次に、額縁領域4と突出領域2について説明する。表示領域3内においてスイッチング素子と接続するゲート信号線GLとソース信号線SLとは、各々、額縁領域4における引き出し配線DLにつながる。ここで、ゲート信号線GLとソース信号線SLとは、引き出し配線DLと一体に形成されてもよい。引き出し配線DLは突出領域2まで引き出されて、その先には電極端子6が形成される。そして、ドライバーLSI5がCOG方式によって電極端子6に接続されている。
Next, the
液晶表示パネル1は、外部から入力される走査信号、表示信号等に基づいて、画像の表示に必要な各種の制御信号、走査電圧及び表示電圧等を出力するドライバーLSI5によって駆動される。なお、ドライバーLSI5を実装したFPC7を液晶表示パネル1に接続する場合もある。
The liquid
また、FPC7は、ドライバーLSI5の外側、より詳細にはアレイ基板110の突出領域2端辺近傍に接着される。FPC7には、制御回路等が実装されている。制御回路には、ドライバーLSI5に走査信号、表示信号、各種の制御信号などを供給するコントローラや、電源電圧、基準電圧などを供給する電源回路などが設けられる。そして、制御回路等から出力される走査信号、表示信号や各種の制御信号は、FPC7を介してドライバーLSI5に入力される。ドライバーLSI5は、入力される走査信号、表示信号や制御信号に基づいて、表示領域の各電極に所定のタイミングで電圧を供給する。つまり、表示領域3内の画素電極やスイッチング素子に印加される電位はドライバーLSI5を介してFPC7の制御回路から供給される。
Further, the FPC 7 is adhered to the outside of the
次に、表示領域3内の画素PXにおけるスイッチング素子、画素電極、各配線について、図3、図4を用いて説明する。図3はアレイ基板上の画素の平面図であり、図4は図3でB−Bで示す箇所における断面図である。
Next, the switching element, the pixel electrode, and each wiring in the pixel PX in the
図3において、ガラスや樹脂等の絶縁材からなる基板100の表面上に、金属膜からなるゲート信号線GLと共通配線CLとが形成され、それらを覆うように窒化珪素膜や酸化珪素膜からなるゲート絶縁膜GIが形成される。ゲート信号線GL上にゲート絶縁膜GIを介して、珪素やIn−Ga−Zn−O等の酸化物半導体からなる半導体層SEが形成される。ゲート絶縁膜GI上にはゲート信号線GLと交差するように透明導電膜と金属膜との積層からなるソース信号線SLが形成され、その一部は半導体層SE上にまで延びている。半導体層SE上においては、ソース信号線SLと対向して画素電極PEも形成されている。ここで、ゲート信号線GL、ゲート絶縁膜GI、半導体層SEはスイッチング素子のMOS構造をなしており、点線で囲んだ領域がスイッチング素子TFTに相当する。
In FIG. 3, a gate signal line GL made of a metal film and a common wiring CL are formed on the surface of a
画素電極PEはスイッチング素子からゲート信号線GL外に延びており、ゲート信号線GL外では平面視で櫛歯形状を有している。画素電極PEと互いに噛み合うような櫛歯形状を有する対向電極CEも形成されており、対向電極CEはゲート絶縁膜GIに開口するコンタクトホールCHを介して共通配線CLと接続する。ここで、表示領域3内の各画素PXにおける共通電極CEにも共通配線CLにも共通電位が印加されている。なお、画素電極PE、対向電極CE、ソース信号線SLとは同時に形成されていてもよい。
The pixel electrode PE extends from the switching element to the outside of the gate signal line GL, and has a comb-teeth shape in a plan view outside the gate signal line GL. A counter electrode CE having a comb-tooth shape that meshes with the pixel electrode PE is also formed, and the counter electrode CE is connected to the common wiring CL via a contact hole CH that opens in the gate insulating film GI. Here, a common potential is applied to both the common electrode CE and the common wiring CL in each pixel PX in the
このような構造において、ゲート信号線GLからの走査信号によってスイッチング素子がオン状態になると、ソース信号線SLから画素電極PEに表示電圧が印加される。そして、画素電極PEと、共通電極CEとの間に、表示電圧に応じた電界が生じる。図3に示すようなIn-Plane-Switching方式の場合、アレイ基板110上に画素電極PE及び共通電極CEともに形成されているため、基板の面方向(横方向)に電界が生じる。そして、液晶分子は基板100と平行な面内で回転する。なお、図3ではIn-Plane-Switching方式のアレイ構造を基にして説明したが、これに限定する必要は無く、例えばFringe-Field-Switching方式のアレイ構造でもよく、後述のGND電極についても同様に適用できる。
In such a structure, when the switching element is turned on by the scanning signal from the gate signal line GL, a display voltage is applied from the source signal line SL to the pixel electrode PE. Then, an electric field corresponding to the display voltage is generated between the pixel electrode PE and the common electrode CE. In the case of the In-Plane-Switching method as shown in FIG. 3, since both the pixel electrode PE and the common electrode CE are formed on the array substrate 110, an electric field is generated in the surface direction (lateral direction) of the substrate. Then, the liquid crystal molecules rotate in a plane parallel to the
次に、再度、図1と図2を用いて、突出領域2内に設けられる他の端子についても説明する。図1より、突出領域2には、引き出し配線やドライバーLSI以外に、GND端子11(GND電極ともいう)も形成される。GND電極11からはGND配線12がFPC7まで延びて接続されている。ここで、GND電極11にはGND配線12とともに後述する基準電位が印加されている。言い換えると、GND電極11は接地されている。
Next, with reference to FIGS. 1 and 2, other terminals provided in the
図2においてGND配線12とGND電極11とは一体として形成されており、言い換えれば、GND配線12はその端部にGND電極11を有している。GND電極11はゲート信号線GLと同じレイヤーに形成されていてもよいし、ソース信号線SLと同じレイヤーに形成されていてもよい。
In FIG. 2, the
かかるGND電極11は、対向基板120の、アレイ基板110と対向する面とは反対側の面に形成されている導電膜17と導電性材料であるAgペースト15を介して電気的に接続されている。その接続により、GND電極11も導電膜17も基準電位となり接地されていることになる。以下、この接続関係について説明する。
The GND electrode 11 is electrically connected to the
第2基板としての対向基板120は、例えば、カラーフィルタ基板(CF基板)であり、液晶表示装置においては視認側に配置される基板である。対向基板120にカラーフィルタCFを形成する場合、アレイ基板110と対向する側、つまり液晶LCと接する側に形成する。
The
一方で、対向基板120においてアレイ基板110と対向する面とは反対側の面上、すなわち対向基板120のカラーフィルタCF等の形成面とは反対側の面上に、導電膜17が形成される。導電膜17は対向基板120の略全体に形成される。導電膜17上の一部において表示領域3に対応する領域には偏光板PPが形成されている。偏光板PPはアレイ基板110にも形成されている。
On the other hand, the
導電膜17としては、主にインジウムから構成されるITO(Indium Tin Oxide)等の透明導電膜を用いることができる。前述の通り、この導電膜17は、導電性材料としてのAgペースト15を介してGND電極11と接続され、基準電位となっている。なお、ここでは、Agペーストを説明に用いたが、その他の導電性樹脂等の導電性材料を用いてもよい。Agペースト15は、GND電極11及び導電膜17に接する。
As the
前述の通り、液晶表示装置においてはアレイ基板110よりも対向基板120の方が視認側に近く、さらに導電膜17を形成した面は視認側に最も近い。そのため、通常は外部からの静電気の影響を最も受けやすいが、図2からわかるようにその面には導電膜17が形成され、しかも基準電位に固定されている。この構造において導電膜17に外部から電荷が流入したとしても、基準電位の電源に流出するため外部からの電界の影響を抑制することができる。
As described above, in the liquid crystal display device, the facing
このように、対向基板120上に形成された導電膜17の電位を基準電位とすることにより静電遮蔽効果を奏し、外部からの電界による表示への悪影響を抑制することができる。具体的には、外部からの電界の影響を抑制することができ、液晶LCの配向状態の乱れを抑制することができる。そして、液晶表示装置の表示特性を向上させることができる。
In this way, by using the potential of the
なお、導電膜17は、外部からの電界の影響を抑制することができ、Agペースト15を介して、GND電極11と電気的に接続することができれば、どのように形成してもよい。例えば、導電膜17を対向基板120のアレイ基板110側の面上に形成してもよいし、導電膜17を略全面に形成しなくてもよい。
The
次に、図2に示すGND電極と導電性材料との接続方法について説明する。アレイ基板110と対向基板120とが内部の液晶LCを密封するようにシール材SEALを介して貼り合わされた後、対向基板120上に形成された導電膜17と、アレイ基板110上に形成されたGND電極11とを導通させるために、Agペースト15をディスペンサーで塗布する。Agペースト15は、対向基板120の導電膜17上及びGND電極11上に一体的に形成される。
Next, a method of connecting the GND electrode shown in FIG. 2 and the conductive material will be described. The array substrate 110 and the opposing
なお、Agペースト15は、希釈剤中にAg粒子を分散させたものだが、容易に希釈剤とAg粒子とが分離しやすいので、シリンジの周囲を温調ヒーターにて一定の温度に保っておいたほうがよい。塗布した後に、オーブンにて一定時間加熱し、Agペースト15を硬化させる。
In the
このように、Agペーストを塗布する際は、対向基板120の導電膜17とGND電極11とを確実に電気的に接続するために十分な量のAgペーストが必要である。一方、Agペーストが多すぎるとGND電極11からあふれ出てしまい、他の電極・端子との短絡等の不良を引き起こす。そのため、GND電極11を小型化した場合にAgペースト15を塗布する際は、塗布量のマージンが狭く精密な制御が必要であった。
As described above, when applying the Ag paste, a sufficient amount of Ag paste is required to reliably electrically connect the
実施の形態1に係る液晶表示パネルのGND電極の構造を図5、図6に示す。図5は平面図であり、図5中でC−Cで示す箇所の断面図が図6である。 The structure of the GND electrode of the liquid crystal display panel according to the first embodiment is shown in FIGS. 5 and 6. FIG. 5 is a plan view, and FIG. 6 is a cross-sectional view of a portion indicated by CC in FIG.
図5、図6から、絶縁性基板100上にGND配線12が形成されており、前述の通り、導電性材料たるAgペースト15との接続領域に着目する際にはGND配線の端部をGND電極と呼ぶこともある。このGND電極11を覆うようにゲート絶縁膜GIが形成されている。ゲート絶縁膜GIの上層にはGND電極コンタクトパターン14が形成されており、GND電極コンタクトパターン14はゲート絶縁膜GIに開口する開口部13を介してGND電極11と接続している。
From FIGS. 5 and 6, the
さらに、GND電極11は、複数の額縁状の矩形パターン16が多重的に入れ子状態になるように配設されている領域を有しており、導電性材料であるAgペースト15もこの領域内に形成されている。図6からわかるように、この複数の矩形パターン16はGND電極11と同層に形成されて基板100の表面に対して凸形状となる凸形状パターンからなる。矩形パターン16は前述の通り、複数の凸形状パターンのうち一方が他方を内包するような入れ子状態で配設されているため、矩形パターン16の有無により凹凸が生じている。そのため、矩形パターン16の上層のゲート絶縁膜GIもGND電極コンタクトパターン14もその凹凸を反映した凹凸形状を有している。
Further, the GND electrode 11 has a region in which a plurality of frame-shaped
本実施の形態1においては、矩形パターンの幅Lを3μm以上10μm以下とし、各矩形パターン間の間隔Sも3μm以上10μm以下としている。そのため、Agペーストを塗布する表面であるGND電極コンタクトパターン14においても幅と間隔が10μm以下の凹凸が形成されていることになる。微細な幅と間隔で凹凸を形成した表面は、平坦な表面に比較して疎水性を有し、さらにその効果を示すための臨界上限値は10μmである。そのため、GND電極コンタクトパターン14の表面は凹凸に起因する疎水性を有していることになる。
In the first embodiment, the width L of the rectangular patterns is set to 3 μm or more and 10 μm or less, and the interval S between the rectangular patterns is also set to 3 μm or more and 10 μm or less. Therefore, even in the GND
かかるGND電極11にAgペースト15を塗布する際、その量が多すぎたとしても、過剰なAgペースト15はGND電極コンタクトパターン14表面の疎水性のため、矩形パターン16枠内で盛り上がるように蓄積される。しかも、この疎水性はプロセス変動で制御できないものではなく、凹凸形状に起因するものであるため安定した効果が生じる。これにより、GND電極11を小型化した場合であってもAgペーストがはみ出すという不良も安定して抑制することができる。すなわち、Agペーストの塗布量のマージンが広がる。
When the
なお、Agペースト15は実際はすでに説明した通り、対向基板120上の導電膜17と接続するように延びて形成されるが、図5、図6ではGND電極11の構造に着目した説明を行うため、導電膜17との接続領域に関して省略している。また、図5、図6において、Agペースト15はGND電極コンタクトパターン14と開口部13とを介してGND電極11と接続している。
As described above, the
なお、本実施の形態1においては、図3との対応関係から、GND配線12をゲート信号線GLと同層に、GND電極コンタクトパターン14をソース信号線SLと同層で形成した構造を例に挙げて説明した。ゲート信号線SLの膜厚は一般的に200nm以上500nm以下であり、GND配線12も矩形パターン16も同様である。
In the first embodiment, in view of the correspondence with FIG. 3, a structure in which the
しかし、画素を形成する製造工程に伴って同時に形成することにこだわらなければ、GND電極11を形成するために異なる製造工程を追加してもよい。また、本発明は図3に示したようなIn-Plane-Switching方式だけではなく、ソース信号線SLと画素電極PEとが異なるレイヤーに配設されている構造においても適用することができる。この場合、導電層としては、ゲート信号線GL、ソース信号線SL、画素電極PEと3層形成されるため、たとえばGND電極11をソース信号線SLと同層に形成することも可能となる。さらに、Fringe-Field-Switching方式でも適用することが可能である。 However, if it is not particular about forming the pixels at the same time as the manufacturing process of forming the pixels, a different manufacturing process may be added to form the GND electrode 11. Further, the present invention can be applied not only to the In-Plane-Switching method as shown in FIG. 3, but also to a structure in which the source signal line SL and the pixel electrode PE are arranged on different layers. In this case, since the conductive layer is formed of three layers of the gate signal line GL, the source signal line SL, and the pixel electrode PE, for example, the GND electrode 11 can be formed in the same layer as the source signal line SL. Furthermore, it can also be applied by the Fringe-Field-Switching method.
また、GND電極コンタクトパターン14として、上層がITO等の酸化導電膜で下層が金属膜という積層膜を用いても良い。GND電極11の最上層を酸化導電膜で被覆できるため腐食を抑制する効果がある。
Further, as the GND
また、GND電極11や複数の矩形パターン16上にゲート絶縁膜GIを形成せず、GND電極11とGND電極コンタクトパターン14とが開口部13を介することなく直接接続する構造であってもよい。本発明の効果は、複数の矩形パターン16のなす凹凸形状に由来するからである。
Further, the GND electrode 11 and the GND
また、複数のパターン16の形状は矩形には限らない。一部、曲線を含んでいても良いし、円形や楕円形であってもよい。ただし、パターンの端部が閉じており、内側と外側を分離するパターンである必要がある。また、図5や図6においては複数パターン16の個数は3個となっているが、最低限2個あればよい。つまり、複数の下限は2である。
Further, the shape of the plurality of
実施の形態2.
実施の形態2に係る液晶表示パネルのGND電極の構造を図7、図8に示す。図7は平面図であり、図7中でD−Dで示す箇所の断面図が図8である。導電性材料であるAgペーストを塗布する領域内のGND電極コンタクトパターンの表面に微細な凹凸形状を形成する点と、当該凹凸形状は基板の表面に対して突起する凸形状パターンによって形成される点は実施の形態1と同様である。
The structure of the GND electrode of the liquid crystal display panel according to the second embodiment is shown in FIGS. 7 and 8. FIG. 7 is a plan view, and FIG. 8 is a cross-sectional view of a portion indicated by DD in FIG. A point where a fine uneven shape is formed on the surface of the GND electrode contact pattern in the region where the conductive material Ag paste is applied, and a point where the uneven shape is formed by a convex pattern protruding with respect to the surface of the substrate. Is the same as in the first embodiment.
実施の形態1と異なる点は、凹凸形状を形成するパターンがGND電極と同層の導電膜では無く、絶縁膜GIに形成された複数の溝18により形成されるという点である。それ以外については、例えば、凹凸形状の凹部の幅も凸部の幅も共に3μm以上10μm以下とする点も含めて同様である。また、一般にゲート絶縁膜の膜厚も200nm〜500nmであり、凹凸の高低差も同様である。図7、図8においては、溝18の幅をS、溝18間の間隔をLと表示しているが、これは実施の形態1と凹凸関係を合せたものである。すなわち、凹凸形状において凹部の幅をS、凸部の幅をLとしているためである。なお、絶縁膜の加工は、ふっ素系のガスを用いたドライエッチングや強酸を用いたウエットエッチングにより適宜行えばよい。
The difference from the first embodiment is that the pattern forming the concave-convex shape is not formed by the conductive film of the same layer as the GND electrode, but is formed by a plurality of
以上より、実施の形態2においても、実施の形態1と同様の効果を奏する。実施の形態2においては絶縁膜がゲート絶縁膜GIである構造を用いて説明したが、実施の形態1で説明したように、ソース信号線SLと画素電極PEとが異なるレイヤーに配設されている構造など異なる構造においても、レイヤーを適宜変更して本発明を適用することは可能である。 From the above, the same effect as that of the first embodiment is obtained in the second embodiment. In the second embodiment, the structure in which the insulating film is the gate insulating film GI has been described, but as described in the first embodiment, the source signal line SL and the pixel electrode PE are arranged on different layers. It is possible to apply the present invention by appropriately changing the layer even in a different structure such as the existing structure.
実施の形態3.
実施の形態3に係る液晶表示パネルのGND電極の構造を図9、図10に示す。図9は平面図であり、図9中でE−Eで示す箇所の断面図が図10である。本実施の形態において導電性材料を塗布する領域には、実施の形態1で示した金属膜による複数の矩形パターンと、実施の形態2で示した絶縁膜による複数の矩形パターンとの両方を設けたことを特徴とする。
The structure of the GND electrode of the liquid crystal display panel according to the third embodiment is shown in FIGS. 9 and 10. 9 is a plan view, and FIG. 10 is a cross-sectional view of a portion indicated by EE in FIG. In the region to which the conductive material is applied in the present embodiment, both a plurality of rectangular patterns made of the metal film shown in the first embodiment and a plurality of rectangular patterns made of the insulating film shown in the second embodiment are provided. It is characterized by that.
図9、図10からわかるように、GND電極パターンと同層の矩形パターン16上をゲート絶縁層GIが覆う一方で、ゲート絶縁層が形成されない領域においては矩形パターンも形成されていない。したがって、この構造から生じる凹凸の高低差は、矩形パターンの膜厚とゲート絶縁膜の膜厚とを足し合わせたものとなる。ここで、凹凸形状の高低差が大きいほど表面の疎水性もさらに向上するため、本実施の形態3で示した構造は、実施の形態1や実施の形態2で示した構造よりも大きな効果を奏することができる。
As can be seen from FIGS. 9 and 10, the gate insulating layer GI covers the
ここまで、本発明に係る液晶表示パネルの説明を行ってきたが、液晶表示装置においては、かかる液晶表示パネルの背面に、バックライトユニット(図示しない)が備えられている。そして、バックライトユニットによって、液晶表示パネルの反視認側から当該液晶表示パネルに対して光を照射する。バックライトユニットとしては、例えば、冷陰極管や白色LEDを光源とし、導光板、レンズシート、拡散シート、反射シート等で平面光源化したものを用いることができる。 Up to this point, the liquid crystal display panel according to the present invention has been described, but in the liquid crystal display device, a backlight unit (not shown) is provided on the back surface of the liquid crystal display panel. Then, the backlight unit irradiates the liquid crystal display panel with light from the non-visual side of the liquid crystal display panel. As the backlight unit, for example, a cold cathode tube or a white LED can be used as a light source, and a light guide plate, a lens sheet, a diffusion sheet, a reflection sheet, or the like can be used as a flat light source.
1 液晶表示パネル、2 突出領域、3 表示領域、4 額縁領域、
5 ドライバーLSI、6 電極端子、7 FPC、8 シール材、
11 GND端子(GND電極)、12 GND配線、13 開口部、
14 GND電極コンタクトパターン、15 Agペースト、16 矩形パターン、
17 導電膜、18 溝、
100 基板、110 アレイ基板、120 対向基板、
CL 共通配線、GL ゲート信号線、SL ソース信号線、
GI ゲート絶縁膜、SE 半導体層、DL 引き出し配線、TFT スイッチング素子、
LC 液晶、PX 画素、PE 画素電極、CE 対向電極、PP 偏光板
1 Liquid crystal display panel, 2 protruding area, 3 display area, 4 frame area,
5 driver LSI, 6 electrode terminals, 7 FPC, 8 sealing material,
11 GND terminal (GND electrode), 12 GND wiring, 13 opening,
14 GND electrode contact pattern, 15 Ag paste, 16 rectangular pattern,
17 conductive film, 18 grooves,
100 boards, 110 array boards, 120 opposed boards,
CL common wiring, GL gate signal line, SL source signal line,
GI gate insulating film, SE semiconductor layer, DL lead wiring, TFT switching element,
LC liquid crystal, PX pixel, PE pixel electrode, CE counter electrode, PP polarizing plate
Claims (5)
第1の基板と第2の基板とが液晶を封入するように貼り合わされており、
前記第1の基板上には、ゲート信号線と、前記ゲート信号線と交差するソース信号線と、
前記液晶LCを駆動するための画素電極と対向電極と、
接地電位を入力される端子と、が形成されており、
前記第2の基板が前記液晶と接する面の反対側の面には透明導電膜が形成されており、
前記第1の基板と前記第2の基板とに亘って、前記透明導電膜と前記端子とを電気的に接続する導電性材料が形成されており、
前記端子は前記第1の基板の表面に対して突起する凸形状パターンが複数形成されている領域を有し、
前記凸形状パターンは幅が3μm以上10μm以下である閉じた線形状を有し、
前記凸形状パターンの一方は他方を内包し、
前記凸形状パターン同士の間隔は3μm以上10μm以下であり、
前記導電性材料は前記領域内に形成されていることを特徴とする液晶表示パネル。
The liquid crystal display panel
The first substrate and the second substrate are bonded so as to enclose the liquid crystal.
On the first substrate, a gate signal line and a source signal line intersecting with the gate signal line
A pixel electrode and a counter electrode for driving the liquid crystal LC,
A terminal to which the ground potential is input is formed.
A transparent conductive film is formed on the surface opposite to the surface where the second substrate is in contact with the liquid crystal.
A conductive material for electrically connecting the transparent conductive film and the terminal is formed over the first substrate and the second substrate.
The terminal has a region in which a plurality of convex patterns protruding with respect to the surface of the first substrate are formed.
The convex pattern has a closed line shape having a width of 3 μm or more and 10 μm or less.
One of the convex patterns encloses the other,
The distance between the convex patterns is 3 μm or more and 10 μm or less.
A liquid crystal display panel characterized in that the conductive material is formed in the region.
The liquid crystal display panel according to claim 1, wherein the convex pattern is a metal film pattern formed in the same layer as the terminal.
The liquid crystal display panel according to claim 1, wherein the convex pattern is formed by a groove formed in an insulating film covering the terminal.
Any of claims 1 to 3, wherein the conductive material has a GND electrode contact pattern that covers the region and is electrically connected to the terminal, and the conductive material is directly formed on the GND electrode contact pattern. The liquid crystal display panel described in Crab.
A liquid crystal display device comprising the liquid crystal display panel according to any one of claims 1 to 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017054684A JP6893430B2 (en) | 2017-03-21 | 2017-03-21 | Liquid crystal display panel and liquid crystal display device using it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017054684A JP6893430B2 (en) | 2017-03-21 | 2017-03-21 | Liquid crystal display panel and liquid crystal display device using it |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018156028A JP2018156028A (en) | 2018-10-04 |
JP6893430B2 true JP6893430B2 (en) | 2021-06-23 |
Family
ID=63716656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017054684A Active JP6893430B2 (en) | 2017-03-21 | 2017-03-21 | Liquid crystal display panel and liquid crystal display device using it |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6893430B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2581572Y2 (en) * | 1993-04-09 | 1998-09-21 | シチズン時計株式会社 | Liquid crystal display |
JPH07199209A (en) * | 1993-12-31 | 1995-08-04 | Casio Comput Co Ltd | Liquid crystal display device |
JP2005128303A (en) * | 2003-10-24 | 2005-05-19 | Sony Corp | Device, method for manufacturing semiconductor device, and method for manufacturing liquid crystal display element |
JP4916666B2 (en) * | 2005-01-12 | 2012-04-18 | 株式会社 日立ディスプレイズ | Display device |
KR20060134662A (en) * | 2005-06-23 | 2006-12-28 | 엘지.필립스 엘시디 주식회사 | Chip on glass type liquid crystal display device |
JP2010122333A (en) * | 2008-11-18 | 2010-06-03 | Hitachi Displays Ltd | Liquid crystal display device |
CN104460070B (en) * | 2014-12-31 | 2018-09-07 | 合肥鑫晟光电科技有限公司 | Display panel and preparation method thereof, display device |
-
2017
- 2017-03-21 JP JP2017054684A patent/JP6893430B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018156028A (en) | 2018-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102628939B1 (en) | Liquid crystal display device | |
US11126044B1 (en) | Display device comprising a flip chip film connected to a connecting surface of a plurality of bonding pins and manufacturing method thereof | |
US9158148B2 (en) | Liquid crystal display panel and display device | |
US10379411B2 (en) | Liquid crystal display panel and liquid crystal display device | |
TW201814464A (en) | Display device | |
US9740037B2 (en) | Liquid crystal display device | |
TWI514055B (en) | Display panel and manufacturing method thereof | |
WO2020118759A1 (en) | Array substrate | |
TWI526761B (en) | Liquid crystal display panel | |
JP2015084017A (en) | Liquid crystal display device | |
US9110340B2 (en) | Array substrate, liquid crystal panel and liquid crystal display device comprising protrusion electrode parts | |
KR20150125160A (en) | Liquid crystal display device and method of manufacturing the same | |
WO2015010422A1 (en) | Liquid crystal display panel and display device | |
US9523891B2 (en) | Display panel and manufacture method thereof | |
WO2019010996A1 (en) | Array substrate and display device | |
JP2017215411A (en) | Liquid crystal display device | |
WO2019056993A1 (en) | Display panel and manufacturing method thereof and display device | |
WO2019062320A1 (en) | Array substrate and manufacturing method thereof, and display device | |
JP6893430B2 (en) | Liquid crystal display panel and liquid crystal display device using it | |
KR101681923B1 (en) | Liquid Crystal Display Device and Method for fabricating the same | |
US10365516B2 (en) | Liquid crystal device and the array substrate thereof | |
US11169405B2 (en) | Display device comprising a first display electrode, a first electrode, and an insulating film including an inorganic insulating film and an organic insulating film | |
KR101183434B1 (en) | Thin Film Transistor Substrate of Horizontal Electronic Field Applying Type | |
US10558075B2 (en) | Color filter substrate, display panel and method of manufacturing color filter substrate | |
JP2018077272A (en) | Liquid crystal device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210224 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210601 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6893430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |