JP6809687B2 - 表示パネル - Google Patents

表示パネル Download PDF

Info

Publication number
JP6809687B2
JP6809687B2 JP2016003142A JP2016003142A JP6809687B2 JP 6809687 B2 JP6809687 B2 JP 6809687B2 JP 2016003142 A JP2016003142 A JP 2016003142A JP 2016003142 A JP2016003142 A JP 2016003142A JP 6809687 B2 JP6809687 B2 JP 6809687B2
Authority
JP
Japan
Prior art keywords
distance
metal layer
layer
display panel
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016003142A
Other languages
English (en)
Other versions
JP2016130851A (ja
Inventor
崇紋 顏
崇紋 顏
馨宜 梁
馨宜 梁
▲とく▼裕 李
▲とく▼裕 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Publication of JP2016130851A publication Critical patent/JP2016130851A/ja
Application granted granted Critical
Publication of JP6809687B2 publication Critical patent/JP6809687B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Optical Filters (AREA)
  • Theoretical Computer Science (AREA)

Description

本出願は、２０１５年１月１３日に出願された台湾特許出願第１０４１０１０４１号についての優先権を主張するものであり、これらの全ては引用によって本願に援用される。
本開示は、薄膜トランジスタおよび薄膜トランジスタを含む表示パネルに関し、特に、金属層を有する薄膜トランジスタおよび薄膜トランジスタを含む表示パネルに関するものである。
表示装置は、各種製品の表示素子としてより広く用いられてきている。液晶分子は、異なるアライメント構成で異なる光偏向または光の屈折効果を有し、液晶表示装置は、この特性を用いて光の透過性を制御し、画像を生成する。従来のねじれネマティック液晶表示装置は、良好な光透過特性を有する。しかしながら、それらの画素設計と構造、および液晶分子の光学特性により、それらは充分な開口率または視野角を提供することができない。
この問題を解決するために、広視野角および高開口率を有する各種の液晶表示装置、例えば、横電界方式（ｉｎ−ｐｌａｎｅ ｓｗｉｔｃｈｉｎｇ）の液晶表示装置、およびフリンジフィールドスイッチング液晶表示装置が開発されている。しかしながら、これらの液晶表示装置は、信頼性が低く、製品寿命が短い可能性がある。
従って、信頼性と製品寿命を向上させる表示装置が必要となる。
本開示は、基板と薄膜トランジスタ基板を含む表示パネルを提供する。基板は、表示領域と、表示領域に隣接した非表示領域とを含む。薄膜トランジスタは、基板の非表示領域に配置される。薄膜トランジスタは、基板の非表示領域に配置される。薄膜トランジスタは、半導体層、第１の絶縁層、第１の金属層、第２の絶縁層、第１のビアホール列、第２のビアホール列、および第２の金属層を含む。半導体層は、基板の上方に配置される。第１の絶縁層は、半導体層の上方に配置される。第１の金属層は、第１の絶縁層の上方に配置される。第２の絶縁層は、第１の絶縁層の上方に配置される。第１のビアホール列と第２のビアホール列は、第１の金属層の両側に隣接して配置される。第１のビアホール列は、複数の第１のビアホールを含む。第２のビアホール列は、複数の第２のビアホールを含む。複数の第１のビアホールと複数の第２のビアホールは、第１の絶縁層の側壁、第２の絶縁層の側壁、および半導体層の表面によって画定される。第２の金属層は、第２の絶縁層の上方に配置される。第２の金属層は、第１の部分と第２の部分を含む。第１の部分は、複数の第１のビアホールを介して半導体層に電気的に接続される。第２の部分は、複数の第２のビアホールを介して半導体層に電気的に接続される。第１の部分の端部と第１の金属層の端部との間の最短距離は、第１の距離である。第２の部分の端部と第１の金属層のもう１つの端部との間の最短距離は、第２の距離である。第２の距離は、第１の距離より大きい。
本開示は、カラーフィルター基板、および基板とカラーフィルター基板との間に配置された液晶層を含む表示パネルも提供する。
本開示は、上基板、および基板と上基板との間に配置された有機発光層を含む表示パネルも提供する。
詳細な説明は、添付の図面と併せて以下の実施形態に説明される。
添付の図面とともに以下の詳細な説明、および実施例を検討することで、本開示はより完全に理解できる。
本開示のいくつかの実施形態に係る、薄膜トランジスタ基板の上面図である。 本開示のいくつかの実施形態に係る、非表示領域に配置された能動素子の上面図である。 図２Ａのライン２Ｂ−２Ｂに沿った断面図である。 本開示のもう１つの実施形態に係る、非表示領域に配置された能動素子の上面図である。 本開示の更にもう１つの実施形態に係る、非表示領域に配置された能動素子の上面図である。 図４Ａのライン４Ｂ−４Ｂに沿った断面図である。 本開示のいくつかの実施形態に係る、表示パネルの断面図である。 本開示のいくつかの実施形態に係る、表示装置の断面図である。
本開示の薄膜トランジスタ、および薄膜トランジスタを含む表示パネルが、以下の説明に詳述される。以下の発明を実施するための形態では、説明のために、多数の特定の詳細および実施形態が本開示の完全な理解を提供するために述べられている。以下の詳細な説明に述べられた特定素子と構成は、本開示を明確に説明するために、述べられている。しかしながら、本明細書で述べられる例示的な実施形態は、説明のためだけに使用されていることは明らかであり、発明の概念は、例示的な実施形態に限定されることなく、種々の形態で実施することができる。また、異なる実施形態の図面でも、本開示を明確に説明するために、同様の、および／または対応する数字を用いて同様の、および／または対応する素子を示すことができる。しかしながら、異なる実施形態の図面の同様の、および／または対応する数字の使用は、異なる実施形態間の相関関係を示唆するものではない。また、本明細書では、例えば、「第２の材料層上／の上方（ｏｎ／ｏｖｅｒ）に配置された第１の絶縁バンプ」などの表現は、第１の絶縁バンプと第２の材料層の直接接触を示すことができるか、あるいは、第１の絶縁バンプと第２の材料層との間に１つ以上の中間層を有する非接触状態を示すことができる。上述の状況では、第１の絶縁バンプは、第２の材料層に直接接触しない可能性がある。
留意すべきことは、本開示の図面の素子または装置は、当業者に知られる任意の形状または構成に存在することが可能であるということである。また、「もう１つの層の上に重なる（ｏｖｅｒｌｙｉｎｇ）層」、「もう１つの層の上方に配置された（ｄｉｓｐｏｓｅｄ ａｂｏｖｅ）層」、「もう１つの層上に配置された（ｄｉｓｐｏｓｅｄ ｏｎ）層」、および「もう１つの層の上方に配置された（ｄｉｓｐｏｓｅｄ ｏｖｅｒ）層」は、その層が他の層に直接接触していることを示しているか、あるいは、その層が他の層に直接接触していないことを示しており、その層と他の層との間に配置された１つ以上の中間層があることを示す可能性がある。
また、本明細書では、相対的表現が用いられる。例えば、「下部（ｌｏｗｅｒ）」、「底部（ｂｏｔｔｏｍ）」、「上部（ｈｉｇｈｅｒ）」、または「頂部（ｔｏｐ）」は、もう１つと関連する１つの素子の位置を記述するのに用いられる。理解すべきは、装置が上下反転された場合、「下部（ｌｏｗｅｒ）」の素子は、「上部（ｈｉｇｈｅｒ）」の素子となるということである。
用語「約（ａｂｏｕｔ）」と「ほぼ（ｓｕｂｓｔａｎｔｉａｌｌｙ）」は、一般的に所定値の＋／−２０％を意味し、より一般的には所定値の＋／−１０％を意味し、より一般的には所定値の＋／−５％を意味し、より一般的には所定値の＋／−３％を意味し、より一般的には所定値の＋／−２％を意味し、より一般的には所定値の＋／−１％を意味し、更により一般的には所定値の＋／−０．５％を意味する。本開示の所定値は、近似値である。特定の説明がない場合、所定値は、「約（ａｂｏｕｔ）」または「ほぼ（ｓｕｂｓｔａｎｔｉａｌｌｙ）」を含む。
留意すべきことは、第１、第２、第３などの用語は、本明細書では各種の素子、構成要素、領域、層、および／または部分を説明するのに用いられることができ、これらの素子、構成要素、領域、層、および／または部分は、これらの用語によって制限されるものではないということである。これらの用語は、単に１つの素子、構成要素、領域、層、または部分を識別するのに用いられる。それ故、第１の素子、構成要素、領域、層、または部分は、本開示の教示から逸脱しない限りにおいては、第２の素子、構成要素、領域、層、または部分と呼ばれてもよい。
例外が特筆されない限り、本明細書で使われる全ての技術的及び科学的用語は、本開示が属する技術における当業者によって一般的に理解されているものと同じ意味を持つ。更に理解されることであろうが、一般に使用される辞書で定義されているような用語は、関連した技術および背景、あるいは本開示の文脈と一致した意味を持つものとして解釈されるべきであり、本明細書で明確にそのように定義されない限り、理想化された、あるいは、過度に形式的な意味で解釈されない。
本開示のいくつかの実施形態では、表示装置の信頼性と製品寿命を向上させるように、薄膜トランジスタのソースとゲートとの間の距離は、ドレインとゲートとの間の距離と異なる。
図１は、本開示のいくつかの実施形態に係る、薄膜トランジスタ基板１０の上面図である。図１に示されるように、薄膜トランジスタ基板１０は、基板２０を含む。基板２０は、これらに限定されるものではないが、ガラス基板、セラミック基板、プラスチック基板、または他の任意の適切な透明基板などの透明基板を含むことができる。また、基板２０は、表示領域３０と、表示領域３０に隣接した非表示領域４０とを含む。表示領域３０は、薄膜トランジスタ基板１０内のトランジスタを含む画素が配置されて表示する領域を示している。トランジスタは、これに限定されるものではないが、薄膜トランジスタを含むことができる。非表示領域４０は、薄膜トランジスタ基板１０内の表示領域３０を除く領域を示している。この実施形態では、非表示領域４０は、表示領域３０を囲んでいる。
図１に示されるように、複数のサブ画素５０は、表示領域３０に配置され、ゲート駆動回路６０とソース駆動回路７０は、非表示領域４０に配置される。ゲート駆動回路６０は、走査パルス信号を表示領域３０のサブ画素５０に提供することができ、且つソース駆動回路７０は、ソース信号を表示領域３０のサブ画素５０に提供することができ、上述の走査パルス信号と連携して表示領域３０の各サブ画素５０を制御し、画像を表示する。
特に、少なくとも１つの能動素子１００は、ゲート駆動回路６０に配置され、少なくとも１つの能動素子１００は、ソース駆動回路７０に配置されることができる。例えば、能動素子１００Ａは、ゲート駆動回路６０に配置され、能動素子１００Ｂは、ソース駆動回路７０に配置される。能動素子１００は、これに限定されるものではないが、薄膜トランジスタを含むことができる。画像を表示しているとき、ゲート駆動回路６０に配置された１つの能動素子１００Ａは、走査パルス信号を１つの配線８０を介して同時に複数のサブ画素５０に提供する。例えば、能動素子１００Ａは、同時に走査パルス信号をサブ画素行５０Ｒの全てのサブ画素５０に提供する。また、ソース駆動回路７０に配置された１つの能動素子１００Ｂは、ソース信号を１つの配線９０を介して同時に複数のサブ画素５０に提供する。例えば、能動素子１００Ｂは、同時にソース信号をサブ画素列５０Ｃの全てのサブ画素５０に提供する。
図２Ａ〜図２Ｂは、本開示のいくつかの実施形態に係る、能動素子２００を示している。図２Ａは、能動素子２００の上面図であり、図２Ｂは、図２Ａのライン２Ｂ−２Ｂに沿った断面図である。能動素子２００は、薄膜トランジスタ基板の非表示領域上に配置される。特に、能動素子２００は、図１Ａに示された薄膜トランジスタ基板１０の非表示領域４０のゲート駆動回路６０および／またはソース駆動回路７０に配置されることができる。１つの実施形態では、能動素子２００は、薄膜トランジスタ２００である。
能動素子２００は、基板２０２の上方に配置されたバッファ層２０４と、バッファ層２０４の上方に配置された半導体層２０６を含むことができる。基板２０２は、図１Ａに示された基板２０である。基板２０２は、これらに限定されるものではないが、ガラス基板、セラミック基板、プラスチック基板、または他の任意の適切な透明基板などの透明基板を含むことができる。バッファ層２０４は、半導体層２０６の薄質を向上させることができる。バッファ層２０４は、これらに限定されるものではないが、酸化シリコン、窒化シリコン、酸窒化シリコン、またはその組み合わせを含むことができる。半導体層２０６は、これらに限定されるものではないが、例えば、単結晶構造、多結晶構造、または非晶質構造を有するシリコンまたはゲルマニウムなどの元素半導体、アモルファスシリコン、多結晶シリコン、インジウムガリウム亜鉛酸化物、窒化ガリウム、炭化ケイ素、ヒ化ガリウム、リン化ガリウム、リン化インジウム、ヒ化インジウム、またはアンチモン化インジウムを含むことができる化合物半導体、ＳｉＧｅ合金、ＧａＡｓＰ合金、ＡｌＩｎＡｓ合金、ＡｌＧａＡｓ合金、ＧａＩｎＡｓ合金、ＧａＩｎＰ合金および／またはＧａＩｎＡｓＰ合金、或いはその組み合わせを含むことができる合金半導体を含むことができる。
また、能動素子２００は、半導体層２０６の上方に配置された第１の絶縁層２０８、第１の絶縁層２０８の上方に配置された第１の金属層２１０、および第１の金属層２１０の上方に配置された第２の絶縁層２１２を更に含む。
第１の絶縁層２０８は、ゲート誘電体層となり、これらに限定されるものではないが、酸化シリコン、窒化シリコン、酸窒化シリコン、ｈｉｇｈ−ｋ材料、他の任意の適切な誘電体材料、またはその組み合わせを含むことができる。ｈｉｇｈ−ｋ材料は、これらに限定されるものではないが、金属酸化物、金属窒化物、金属シリサイド、遷移金属酸化物、遷移金属窒化物、遷移金属シリサイド、遷移金属酸窒化物、金属アルミン酸塩、珪酸ジルコニウム、アルミン酸ジルコニウムを含むことができる。例えば、ｈｉｇｈ−ｋ材料の材料は、これらに限定されるものではないが、ＬａＯ、ＡｌＯ、ＺｒＯ、ＴｉＯ、Ｔａ２Ｏ５、Ｙ２Ｏ３、ＳｒＴｉＯ３（ＳＴＯ）、ＢａＴｉｏ３（ＢＴＯ）、ＢａＺｒＯ、ＨｆＯ２、ＨｆＯ３、ＨｆＺｒＯ、ＨｆＬａＯ、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＬａＳｉＯ、ＡｌＳｉＯ、ＨｆＴａＯ、ＨｆＴｉＯ、ＨｆＴａＴｉＯ、ＨｆＡｌＯＮ、（Ｂａ、Ｓｒ）ＴｉＯ３（ＢＳＴ）、Ａｌ２Ｏ３、他の任意の適切なｈｉｇｈ−ｋ誘電体材料、またはその組み合わせを含むことができる。ゲート誘電体層は、化学気相蒸着またはスピンオンコーティングによって形成されることができる。化学気相蒸着は、これらに限定されるものではないが、低圧化学蒸着（ＬＰＣＶＤ）、低温化学蒸着（ＬＴＣＶＤ）、急速熱化学蒸着（ＲＴＣＶＤ）、プラズマ化学気相蒸着（ＰＥＣＶＤ）、原子層蒸着（ＡＬＤ）、または他の任意の適切な方法を含むことができる。
第１の金属層２１０は、ゲート電極となり、これらに限定されるものではないが、銅、アルミニウム、モリブデン、タングステン、チタン、タンタル、プラチナ、またはハフニウムを含むことができる。ゲート電極の材料は、上述の化学蒸着（ＣＶＤ）、スパッタリング、抵抗加熱蒸着、電子ビーム蒸着、または他の任意の適切な方法によって形成されることができる。
第２の絶縁層２１２は、第１の金属層２１０（ゲート電極）と後続の第２の金属層２１８（ソース電極および／またはドレイン電極となる）との間の中間誘電体層となる。第２の絶縁層２１２は、これらに限定されるものではないが、酸化シリコン、窒化シリコン、酸窒化シリコン、ｈｉｇｈ−ｋ材料、または他の任意の適切な誘電体材料、またはその組み合わせを含むことができる。好ましい一実施形態では、第２の絶縁層２１２は、平坦な上面を有する。第２の絶縁層２１２は、上述の化学蒸着（ＣＶＤ）によって形成されることができる。
更に図２Ａと図２Ｂを参照すると、能動素子２００は、第１のビアホール列（ｖｉａ ｈｏｌｅ ｓｅｒｉｅｓ）２１４Ｓと第２のビアホール列２１６Ｓを更に含む。第１のビアホール列２１４Ｓと第２のビアホール列２１６Ｓは、第１の金属層２１０の両側（または第１の金属層の第１の分岐部２１０の両側）にそれぞれ隣接して配置される。第１のビアホール列２１４Ｓは、複数の第１のビアホール２１４を含み、第２のビアホール列２１６Ｓは、複数の第２のビアホール２１６を含む。第１のビアホール２１４と第２のビアホール２１６は、図２Ｂに示されるように、第２の絶縁層２１２と第１の絶縁層２０８を順次に貫通し、半導体層２０６の表面２０６Ｓを露出させる。第１のビアホール２１４と第２のビアホール２１６は、第１の絶縁層２０８の側壁、第２の絶縁層２１２の側壁、半導体層２０６の表面Ｓによって画定される。図２Ａに示されるように、複数の第１のビアホール２１４は、等間隔に配置され、複数の第２のビアホール２１６は、等間隔に配置される。
更に図２Ａと図２Ｂを参照すると、能動素子２００は、第２の絶縁層２１２の上方に配置され、第１のビアホール２１４と第２のビアホール２１６に充填する第２の金属層２１８を更に含む。具体的に言うと、第２の金属層２１８は、第１の部分２１８Ａと第２の部分２１８Ｂを含む。第１の部分２１８Ａと第２の部分２１８Ｂは、第１の金属層２１０の両側（または第１の金属層の第１の分岐部２１０の両側）にそれぞれ隣接して配置される。第１の部分２１８Ａと第２の部分２１８Ｂは、ソース電極とドレイン電極となることができる。例えば、１つの実施形態では、第１の部分２１８Ａは、ソース電極となり、第２の部分２１８Ｂは、ドレイン電極となる。しかしながら、他の実施形態では、第１の部分２１８Ａは、ドレイン電極となり、第２の部分２１８Ｂは、ソース電極となる。第１の金属層２１０（ゲート電極となる）の下方にある半導体層２０６は、第２の金属層２１８（ソース電極とドレイン電極となる）の第１の部分２１８Ａと第２の部分２１８Ｂとの間にチャネルＣＨ２を有する。チャネルＣＨ２の長さは、長さＬ２である。
更に図２Ａと図２Ｂを参照すると、第２の金属層２１８の第１の部分２１８Ａは、第１のビアホール列２１４Ｓの１つに対応して配置され、複数の第１のビアホール２１４内に充填されて半導体層２０６に電気的に接続する。第２の金属層２１８の第２の部分２１８Ｂは、第２のビアホール列２１６Ｓに対応して配置され、複数の第２のビアホール２１６内に充填されて半導体層２０６に電気的に接続する。具体的に言うと、第２の金属層２１８の第１の部分２１８Ａは、第１のビアホール２１４の第１の絶縁層２０８の側壁、第２の絶縁層２１２の側壁、および半導体層２０６の表面２０６Ｓを覆う。第２の金属層２１８の第２の部分２１８Ｂも第２のビアホール２１６の第１の絶縁層２０８の側壁、第２の絶縁層２１２の側壁、および半導体層２０６の表面２０６Ｓを覆う。第２の金属層２１８の第１の部分２１８Ａと第２の部分２１８Ｂは、両方とも第１のビアホール２１４と第２のビアホール２１６を完全に充填しない。しかしながら、留意すべきことは、もう１つの実施形態では、第２の金属層２１８の第１の部分２１８Ａと第２の部分２１８Ｂは、第１のビアホール２１４と第２のビアホール２１６を完全に充填することができるということである。従って、発明の概念および範囲は、図２Ａ〜図２Ｂに示される例示的な実施形態に制限されるものではない。
更に図２Ａと図２Ｂを参照すると、第２の金属層２１８の第１の部分２１８Ａの端部２１８ＡＥと第１の金属層２１０の端部２１０Ｅとの間の最短距離は、距離Ｄ１であり、第２の金属層２１８の第２の部分２１８Ｂの端部２１８ＢＥと第１の金属層２１０のもう１つの端部２１０Ｅとの間の最短距離は、距離Ｄ２である。距離Ｄ２は、距離Ｄ１より大きい。図２Ｂに示されるように、距離Ｄ２は、距離Ｄ３だけ距離Ｄ１より大きい。言い換えると、距離Ｄ２は、距離Ｄ１に距離Ｄ３を加えたのと等しい（Ｄ２＝Ｄ１＋Ｄ３）。
留意すべきことは、ビアホールの１つに対応する第２の金属層２１８の部分の幅（即ち幅Ｗ１または幅Ｗ３）と２つの隣接するビアホール間の領域に対応する第２の金属層２１８の部分の幅（即ち幅Ｗ２または幅Ｗ４）との間に幅の差（即ちＷ２−Ｗ１またはＷ４−Ｗ３）があるため、図２Ａの距離Ｄ１とＤ２は、この幅の差（即ちＷ２−Ｗ１またはＷ４−Ｗ３）により、図２Ｂの距離Ｄ１とＤ２と異なる。しかしながら、この幅の差は、距離Ｄ１とＤ２よりかなり小さいため、本開示を明確に説明するために、図２Ａの距離Ｄ１とＤ２は、図２Ｂの距離Ｄ１とＤ２とほぼ同じであるとする。
更に図２Ａを参照すると、ゲート電極となる第１の金属層２１０の縦軸の延伸方向は、方向Ａ１であり、方向Ａ２は、方向Ａ１に略垂直または直交する方向を示している。上述の最短距離Ｄ１は、方向Ａ２に沿った端部２１８ＡＥと端部２１０Ｅとの間の最短距離を示している。同様に、上述の最短距離Ｄ２は、方向Ａ２に沿った端部２１８ＢＥともう１つの端部２１０Ｅとの間の最短距離を示している。より具体的に言うと、端部２１８ＡＥと端部２１０Ｅは、基板２０２に投影されることができ、方向Ａ２に沿った２つの投影された端部間の最短距離は、距離Ｄ１である。同様に、端部２１８ＢＥと端部２１０Ｅは、基板２０２に投影されることができ、方向Ａ２に沿った２つの投影された端部間の最短距離は、距離Ｄ２である。
本開示のチャネルＣＨ２の長さは、距離Ｄ３だけ伸ばされるため、装置の抵抗が増加されて電流が低減され、装置の温度を低下させて表示装置の信頼性と製品寿命を向上させることになる。具体的に言うと、チャネルＣＨ２の長さは、第２の部分２１８Ｂと第１の金属層２１０との間で距離Ｄ３だけ伸ばされ、第１の部分２１８Ａと第１の金属層２１０との間のチャネルＣＨ２の長さは、一定に保持される。従って、ホットキャリア効果が低減されることができ、表示装置の信頼性と寿命を向上させることができる。
距離Ｄ２は、約０．１μｍ〜１．０μｍ（即ち、距離Ｄ３）、例えば約０．２μｍ〜０．７μｍだけ、距離Ｄ１より大きい。留意すべきことは、距離の差（即ち、距離Ｄ３）が大き過ぎる、例えば、１．０μｍより大きい場合、装置の抵抗は、過度に増加され、装置の性能が減少されるということである。しかしながら、距離の差（即ち、距離Ｄ３）が小さ過ぎる、例えば、０．１μｍより小さい場合、電流は、効果的に減少されることができない。
更に図２Ａを参照すると、第２の金属層２１８の第１の部分２１８Ａの端部２１８ＡＥと第２の部分２１８Ｂの端部２１８ＢＥとの間の最短距離は、距離Ｄ４であり、距離Ｄ４は、第１のビアホール列２１４Ｓの長さＬ３より短い。具体的に言うと、距離Ｄ４は、第２の金属層２１８の第１の部分２１８Ａの端部２１８ＡＥと第２の部分２１８Ｂの端部２１８ＢＥとの間の最短距離を示している。より具体的に言うと、端部２１８ＡＥと端部２１８ＢＥは、基板２０２に投影されることができ、方向Ａ２に沿った２つの投影された端部間の最短距離は、距離Ｄ４である。上述の第１のビアホール列２１４Ｓの長さＬ３は、第１の金属層２１０の縦軸の延伸方向Ａ１に沿った第１のビアホール列２１４Ｓで、互いから最も離れた２つの第１のビアホール２１４の端部の間の最大距離を示している。同様に、距離Ｄ４も第２のビアホール列２１６Ｓの長さＬ４より小さい。長さＬ４は、長さＬ３と類似する方法によって定義されており、簡略化のため、再度説明しない。
また、図２Ａに示すように、第１の金属層２１０は、アーチ状端部Ｅ１を有する。第２の金属層２１８の第１の部分２１８Ａは、アーチ状端部Ｅ２を有し、第２の金属層２１８の第２の部分２１８Ｂも、アーチ状端部Ｅ３を有する。アーチ状端部は、電荷が金属の尖端に凝集するのを防ぐことができ、能動素子２００が静電気によってダメージを受ける可能性を減少することができる。
また、第１のビアホール２１４の１つに対応する第２の金属層２１８の第１の部分２１８Ａの部分の幅Ｗ１は、２つの第１のビアホール２１４の間の領域に対応する第２の金属層２１８の第１の部分２１８Ａの部分の幅Ｗ２より小さい。同様に、第２のビアホール２１６の１つに対応する第２の金属層２１８の第２の部分２１８Ｂの部分の幅Ｗ３は、２つの第２のビアホール２１６の間の領域に対応する第２の金属層２１８の第２の部分２１８Ｂの部分の幅Ｗ４より小さい。この幅の変化は、第２の金属層２１８の電流を更に均一に分散させることでき、表示装置の製品寿命を更に向上させることができる。
留意すべきことは、図１Ａ〜図２Ｂに示される実施形態では、ゲート電極となる第１の金属層は、単一の縦方向電極のみ有するが、図３の実施形態に示されるように、当業者なら、第１の金属層が複数の縦方向電極を有することができることを理解するであろうということである。従って、図１Ａ〜図２Ｂに示される例示的な実施形態は、説明のために過ぎず、発明の概念は、図１Ａ〜図２Ｂに示されるように、例示的な実施形態に限定されることなく、各種の形態で実施することができる。留意すべきことは、これらの表示パネルに対応する同様または同類の素子、或いは層は、同様の参照番号で示されることである。同様の参照番号で示された同様または同類の素子、或いは層は、同じ意味を有しており、簡略化のため、再度説明しない。
図３は、本開示のもう１つの実施形態に係る、非表示領域に配置された能動素子３００の上面図である。図３に示された実施形態と図１Ａ〜図２Ｂに示された実施形態との間の違いは、第１の金属層３１０が第１の分岐部３１０Ａと第２の分岐部３１０Ｂを含むことである。第１の分岐部３１０Ａは、第２の金属層３１８の第１の部分３１８Ａと隣接し、第２の分岐部３１０Ｂは、第２の金属層３１８の第２の部分３１８Ｂと隣接する。第１の金属層３１０の第１の分岐部３１０Ａと第２の金属層３１８の第１の部分３１８Ａとの間の最短距離は、上述の距離Ｄ１であり、第１の金属層３１０の第２の分岐部３１０Ｂと第２の金属層３１８の第２の部分３１８Ｂとの間の最短距離は、上述の距離Ｄ２である。また、第１の金属層３１０の第１の分岐部３１０Ａと第２の分岐部３１０Ｂとの間に配置される第２の金属層３１８はない。第１の分岐部３１０Ａと第２の分岐部３１０Ｂを含む第１の金属層３１０は、その下方のチャネルを制御するより良い能力を有することができる。
留意すべきことは、図１Ａ〜図３に示される実施形態では、ソース電極および／またはドレイン電極となる第２の金属層は、２つの部分のみ有するが、当業者なら、図４Ａ〜図４Ｂの実施形態に示されるように、第２の金属層が３つの部分を有することができることを理解するであろうということである。従って、図１Ａ〜図３に示される例示的な実施形態は、説明のために過ぎず、発明の概念は、図１Ａ〜図３に示されるように、例示的な実施形態に限定されることなく、各種の形態で実施することができる。
図４Ａは、本開示のもう１つの実施形態に係る、非表示領域に配置された能動素子４００の上面図であり、図４Ｂは、図４Ａのライン４Ｂ−４Ｂに沿った断面図である。図４Ａ〜図４Ｂに示された実施形態と図１Ａ〜図３に示された実施形態との間の違いは、能動素子４００の第２の金属層４１８が第１の部分４１８Ａ、第２の部分４１８Ｂ、および第３の部分４１８Ｃを含むことである。また、能動素子４００は、３つのビアホール列を含む。
具体的に言うと、能動素子４００は、基板２０２の上方に順次に配置されたバッファ層４０４、半導体層４０６、第１の絶縁層４０８、第１の金属層４１０、および第２の絶縁層４１２を含むことができる。第１の金属層４１０は、第１の分岐部４１０Ａと第２の分岐部４１０Ｂを含み、第１の分岐部４１０Ａと第２の分岐部４１０Ｂは、互いに電気的に接続される。
また、能動素子４００は、第１のビアホール列４１４Ｓ、第２のビアホール列４１６Ｓ、および第３のビアホール列４１７Ｓを更に含む。第１のビアホール列４１４Ｓは、第１の金属層４１０の第１の分岐部４１０Ａの外側に隣接して配置される。第３のビアホール列４１７Ｓは、第１の分岐部４１０Ａと第２の分岐部４１０Ｂとの間に配置される。図４Ａに示されるように、第２のビアホール列４１６Ｓは、第１の金属層４１０の第２の分岐部４１０Ｂの外側に隣接して配置される。また、第１のビアホール列４１４Ｓは、複数の第１のビアホール４１４を含み、第２のビアホール列４１６Ｓは、複数の第２のビアホール４１６を含み、第３のビアホール列４１７Ｓは、複数の第３のビアホール４１７を含む。第１のビアホール４１４、第２のビアホール４１６、および第３のビアホール４１７は、第２の絶縁層４１２と第１の絶縁層４０８を順次に貫通し、半導体層４０６の表面４０６Ｓを露出させる。
更に図４Ａと図４Ｂを参照すると、能動素子４００は、第２の絶縁層４１２の上方に配置され、第１のビアホール４１４、第２のビアホール４１６、第３のビアホール４１７に充填する第２の金属層４１８を更に含む。具体的に言うと、第２の金属層４１８は、第１のビアホール列４１４Ｓ、第２のビアホール列４１６Ｓ、および第３のビアホール列４１７Ｓにそれぞれ対応して配置される第１の部分４１８Ａ、第２の部分４１８Ｂ、および第３の部分４１８Ｃを含む。第２の金属層４１８の第１の部分４１８Ａ、第２の部分４１８Ｂ、および第３の部分４１８Ｃは、第１のビアホール４１４、第２のビアホール４１６、第３のビアホール４１７にそれぞれ充填され、半導体層４０６に電気的に接続する。
能動素子４００では、第１の金属層４１０は、能動素子４００のゲート電極となる。第２の金属層４１８の第１の部分４１８Ａと第２の部分４１８Ｂは、能動素子４００のソース電極またはドレイン電極の一方となり、第２の金属層４１８の第３の部分４１８Ｃは、ソース電極またはドレイン電極の他方となる。例えば、１つの実施形態では、第１の部分４１８Ａと第２の部分４１８Ｂは、能動素子４００のソース電極となり、第３の部分４１８Ｃは、ドレイン電極となる。しかしながら、他の実施形態では、第１の部分４１８Ａと第２の部分４１８Ｂは、能動素子４００のドレイン電極となり、第３の部分４１８Ｃは、ソース電極となる。
図４Ａと図４Ｂに示されるように、第２の金属層４１８の第１の部分４１８Ａの端部４１８ＡＥと第１の金属層４１０の第１の分岐部４１０Ａの端部４１０ＡＥとの間の最短距離は、距離Ｄ１であり、第２の金属層４１８の第３の部分４１８Ｃの端部４１８ＣＥと第１の金属層４１０の第１の分岐部４１０Ａの端部４１０ＡＥとの間の最短距離は、距離Ｄ５である。距離Ｄ５は、距離Ｄ１より大きい。
同様に、第２の金属層４１８の第３の部分４１８Ｃの端部４１８ＣＥと第１の金属層４１０の第２の分岐部４１０Ｂの端部４１０ＢＥとの間の最短距離は、距離Ｄ６であり、第２の金属層４１８の第２の部分４１８Ｂの端部４１８ＢＥと第１の金属層４１０の第２の分岐部４１０Ｂの端部４１０ＢＥとの間の最短距離は、距離Ｄ２である。距離Ｄ２は、距離Ｄ６より大きく、距離Ｄ５は、距離Ｄ６より大きい。距離Ｄ５は、約０．１μｍ〜１．０μｍ（即ち、距離Ｄ７）、例えば約０．２μｍ〜０．７μｍだけ距離Ｄ１より大きい。
留意すべきことは、ビアホールに対応する第２の金属層４１８の部分の幅と２つの隣接するビアホールの間の領域に対応する第２の金属層４１８の部分の幅との間に幅の差があるため、図４Ａの距離Ｄ１、Ｄ２、Ｄ５、およびＤ６は、この幅の差により、図４Ｂの距離Ｄ１、Ｄ２、Ｄ５、およびＤ６と異なるということである。しかしながら、この幅の差は、距離Ｄ１、Ｄ２、Ｄ５、およびＤ６よりかなり小さいため、本開示を明確に説明するために、図４Ａの距離Ｄ１、Ｄ２、Ｄ５、およびＤ６は、図２Ｂの距離Ｄ１、Ｄ２、Ｄ５、およびＤ６とＤ２とほぼ同じであるとする。
また、留意すべきことは、図４Ａ〜図４Ｂの距離Ｄ１とＤ２は、図２Ａ〜図２Ｂに示される実施形態の距離Ｄ１とＤ２と類似する方法によって定義されているということで、簡略化のため、再度説明しない。
本開示のチャネルの長さは、距離Ｄ７だけ伸ばされるため、装置の抵抗が増加されて電流が低減され、装置の温度を低下させて表示装置の信頼性と製品寿命を向上させることになる。具体的に言うと、チャネルの長さは、第２の金属層４１８の第３の部分４１８Ｃと第１の金属層４１０の第１の分岐部４１０Ａとの間の距離Ｄ７だけ伸ばされ、第２の金属層４１８の第１の部分４１８Ａと第１の金属層４１０の第１の分岐部４１０Ａとの間のチャネルの長さは、一定に保持される。従って、ホットキャリア効果が低減されることができ、表示装置の信頼性と寿命を向上させることができる。同様に、チャネルの長さが、第２の金属層４１８の第２の部分４１８Ｂと第１の金属層４１０の第２の分岐部４１０Ｂとの間で距離Ｄ７だけ伸ばされ、第２の金属層４１８の第３の部分４１８Ｃと第１の金属層４１０の第２の分岐部４１０Ｂとの間のチャネルの長さが、一定に保持されるため、ホットキャリア効果も低減されることができる。
また、ゲート−ソース間容量は、能動素子４００のドレイン−ゲート間容量と等しいことが好ましい。例えば、１つの実施形態では、第２の金属層４１８の第１の部分４１８Ａと第２の部分４１８Ｂは、ソース電極となり、第３の部分４１８Ｃは、ドレイン電極となる。第１の分岐部４１０Ａおよび第２の分岐部４１０Ｂを含む第１の金属層４１０は、ゲート電極となる。
第１のソース−ゲート間容量は、第１の部分４１８Ａ（ソース電極となる）と第１の分岐部４１０Ａ（ゲート電極となる）との間に存在し、第２のソース−ゲート間容量は、第２の部分４１８Ｂ（ソース電極となる）と第２の分岐部４１０Ｂ（ゲート電極となる）との間に存在する。第１のドレイン−ゲート間容量は、第２の金属層４１８の第３の部分４１８Ｃ（ドレイン電極となる）と第１の分岐部４１０Ａ（ゲート電極となる）との間に存在し、第２のドレイン−ゲート間容量は、第２の金属層４１８の第３の部分４１８Ｃ（ドレイン電極となる）と第２の分岐部４１０Ｂ（ゲート電極となる）との間に存在する。第１のソース−ゲート間容量と第２のソース−ゲート間容量の和は、第１のドレイン−ゲート間容量と第２のドレイン−ゲート間容量の和と等しいことが好ましい。
能動素子４００のソース−ゲート間容量がドレイン−ゲート間容量と等しいため、装置の性能は向上することができる。具体的に言うと、ソースとドレインは、電極間の電流方向によってのみ定義され、第２の金属層４１８の第１の部分４１８Ａ、第２の部分４１８Ｂ、および第３の部分４１８Ｃの全ては、ソースまたはドレインとなることができる。従って、能動素子４００のソース−ゲート間容量がドレイン−ゲート間容量と等しい場合、第１の部分４１８Ａ、第２の部分４１８Ｂ、および第３の部分４１８Ｃがソースとドレインとの間で変更されたとき、容量差による誤差が生じない。従って、装置の性能は向上され得る。
また、本開示は、上述の能動素子を含む上述の薄膜トランジスタ基板を含む表示パネルも提供する。図５は、本開示のいくつかの実施形態に係る、表示パネル５００の断面図である。図５に示されるように、表示パネル５００は、薄膜トランジスタ基板５０２、上基板５０４、および表示媒体層５０６を含む。本開示の実施形態では、表示パネル５００は、液晶表示パネルであることができる。上基板５０４は、カラーフィルター基板を含むことができる。表示媒体層５０６は、液晶層を含むことができる。本開示のもう１つの実施形態では、表示パネル５００は、有機発光表示パネルであることができる。上基板５０４は、透明基板を含むことができ、表示媒体層５０６は、有機発光層を含むことができる。本開示のまたもう１つの実施形態では、表示パネル５００は、有機発光表示パネルであることができる。上基板５０４は、カラーフィルター基板を含むことができ、表示媒体層５０６は、有機発光層を含むことができる。
図２Ａ〜図２Ｂに示された実施形態の能動素子２００、図３に示された実施形態の能動素子３００、または図４Ａ〜図４Ｂに示された実施形態の能動素子４００は、薄膜トランジスタ基板５０２の非表示領域に配置されることができる。カラーフィルター基板５０４は、透明基板および透明基板の上方に配置されたカラーフィルター層（図示されていない）を含むことができる。カラーフィルター層は、これに限定されるものではないが、赤色カラーフィルター層、緑色カラーフィルター層、青色カラーフィルター層、または任意の他の好適なカラーフィルター層を含むことができる。液晶層５０６は、これに限定されるものではないが、ネマティック液晶、スメクティック液晶、コレステリック液晶、青色相液晶、または他の好適な液晶層を含むことができる。
薄膜トランジスタ基板５０２に配置された能動素子２００、３００、または４００は、装置の抵抗を増加させ、電流を減少させることができるため、装置の温度は減少されることができて、ホットキャリア効果が低減されることができる。従って、表示パネル５００の信頼性と製品寿命を向上させることができる。
また、本開示は、この表示パネルによって製造された表示装置も提供する。図６は、本開示のいくつかの実施形態に係る、表示装置６００の断面図である。図６に示されるように、表示装置６００は、バックライトモジュール６０２およびバックライトモジュール６０２上に配置された表示パネル５００を含む。バックライトモジュール６０２は、これに限定されるものではないが、発光ダイオードバックライトモジュールまたは任意の他の好適なバックライトモジュールを含むことができる。留意すべきことは、表示パネル５００が有機発光表示パネルの場合、バックライトモジュールは不要となり、省くことができるということである。表示パネル５００の能動素子が、装置の抵抗を増加させ、電流を減少させることができるため、装置の温度は減少されることができて、ホットキャリア効果が低減されることができる。従って、表示装置６００の信頼性と製品寿命を向上させることができる。
要約すると、本開示の実施形態では、ソースとゲートとの間の距離が、非表示領域に配置された薄膜トランジスタのドレインとゲートとの間の距離と異なるため、装置の温度が減少されることができて、ホットキャリア効果が低減されることができるように、装置の抵抗は増加されることができて、電流は減少されることができる。従って、表示装置の信頼性と製品寿命を向上させることができる。
本開示の本実施形態及びそれらの利点が詳細に説明されてきたが、本開示の精神及び範囲を逸脱しない限りにおいては、添付の特許請求の範囲によって定義されるように、本開示の精神および範囲を逸脱せずに、種々の変更、代替、および改変が本明細書で行われ得るということを理解すべきである。例えば、本明細書に述べられた特徴、機能、プロセス、および材料の多くを、本開示の範囲から逸脱することなく、変更することができるということは、当業者には容易に理解されるだろう。また、本願の範囲は、本明細書中に述べられたプロセス、機械、製造、物質の組成、手段、方法、及びステップの特定の実施形態に限定されることを意図するものではない。当業者が本開示の開示から容易に理解するように、本明細書で述べられた対応する実施形態と、実質的に同様の機能を実行するか、あるいは実質的に同様の結果を達成する、現存の、または後に開発される、プロセス、機械、製造、物質の組成、手段、方法、またはステップは、本開示に従って利用されることができる。よって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質の組成、手段、方法、またはステップを含むよう意図される。
１０ 薄膜トランジスタ基板
２０ 基板
３０ 表示領域
４０ 非表示領域
５０ サブ画素
５０Ｃ サブ画素列
５０Ｒ サブ画素行
６０ ゲート駆動回路
７０ ソース駆動回路
８０ 配線
９０ 配線
１００ 能動素子
１００Ａ 能動素子
１００Ｂ 能動素子
２００ 能動素子
２０２ 基板
２０４ バッファ層
２０６ 半導体層
２０６Ｓ 表面
２０８ 第１の絶縁層
２１０ 第１の金属層
２１０Ｅ 端部
２１２ 第２の絶縁層
２１４ 第１のビアホール
２１４Ｓ 第１のビアホール列
２１６ 第２のビアホール
２１６Ｓ 第２のビアホール列
２１８ 第２の金属層
２１８Ａ 第１の部分
２１８ＡＥ 端部
２１８Ｂ 第２の部分
２１８ＢＥ 端部
３００ 能動素子
３０６ 半導体層
３１０ 第１の金属層
３１０Ａ 第１の分岐部
３１０Ｂ 第２の分岐部
３１４ 第１のビアホール
３１４Ｓ 第１のビアホール列
３１６ 第２のビアホール
３１６Ｓ 第２のビアホール列
３１８ 第２の金属層
３１８Ａ 第１の部分
３１８Ｂ 第２の部分
２１８ＢＥ 端部
４００ 能動素子
４０２ 基板
４０４ バッファ層
４０６ 半導体層
４０６Ｓ 表面
４０８ 第１の絶縁層
４１０ 第１の金属層
４１０Ａ 第１の分岐部
４１０ＡＥ 端部
４１０Ｂ 第２の分岐部
４１０ＢＥ 端部
４１２ 第２の絶縁層
４１４ 第１のビアホール
４１４Ｓ 第１のビアホール列
４１６ 第２のビアホール
４１６Ｓ 第２のビアホール列
４１７ 第３のビアホール
４１７Ｓ 第３のビアホール列
４１８ 第２の金属層
４１８Ａ 第１の部分
４１８ＡＥ 端部
４１８Ｂ 第２の部分
４１８ＢＥ 端部
４１８Ｃ 第３の部分
４１８ＣＥ 端部
５００ 表示パネル
５０２ 薄膜トランジスタ基板
５０４ 上基板
５０６ 表示媒体層
６００ 表示装置
６０２ バックライトモジュール
Ａ１、Ａ２ 方向
Ｅ１，Ｅ２、Ｅ３ アーチ状端部
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７ 距離
Ｌ２、Ｌ３、Ｌ４ 長さ
Ｗ２、Ｗ３、Ｗ４ 幅
ＣＨ２ チャネル
２Ｂ−２Ｂ ライン
２Ｂ−２Ｂ ライン
４Ｂ−４Ｂ ライン

Claims (12)

  1. 表示領域と、前記表示領域に隣接した非表示領域とを含む基板と、
    前記基板の前記非表示領域に配置された薄膜トランジスタと、
    を含み、
    前記薄膜トランジスタは、
    前記基板の上方に配置された半導体層と、
    前記半導体層の上方に配置された第１の絶縁層と、
    前記第１の絶縁層の上方に配置された第１の金属層と、
    前記第１の絶縁層の上方に配置された第２の絶縁層と、
    前記第１の金属層の両側に隣接して配置される第１のビアホール列および第２のビアホール列であって、前記第１のビアホール列は、複数の第１のビアホールを含み、前記第２のビアホール列は、複数の第２のビアホールを含む、第１のビアホール列および第２のビアホール列と、
    前記第２の絶縁層の上方に配置され、第１の部分と第２の部分を含む第２の金属層であって、前記第１の部分は、前記複数の第１のビアホールを介して前記半導体層を電気的に接続し、前記第２の部分は、前記複数の第２のビアホールを介して前記半導体層を電気的に接続する、第２の金属層と、を含み、
    前記第１の部分の端部と前記第１の金属層の端部との間の最短距離は、第１の距離であり、前記第２の部分の端部と前記第１の金属層のもう１つの端部との間の最短距離は、第２の距離であり、前記第２の距離は、前記第１の距離より大きく、
    前記第１のビアホールの１つに対応する前記第２の金属層の部分の幅は、２つの前記第１のビアホールの間の領域に対応する前記第２の金属層の部分の幅より小さい、
    表示パネル。
  2. 前記第２の距離は、約０．１μｍ〜１．０μｍだけ、前記第１の距離より大きい、請求項１に記載の表示パネル。
  3. 前記第１の部分の前記端部と前記第２の部分の前記端部との間の最短距離は、第３の距離であり、前記第３の距離は、前記第１のビアホール列の長さより小さい、請求項１に記載の表示パネル。
  4. 前記第１の金属層は、アーチ状端部を含む、請求項１に記載の表示パネル。
  5. 前記複数の第１のビアホールは、等間隔に配置され、前記複数の第２のビアホールは、等間隔に配置される、請求項１に記載の表示パネル。
  6. 前記第１の金属層は、第１の分岐部と第２の分岐部を含み、前記第１の分岐部は、前記第２の金属層の前記第１の部分と隣接し、前記第２の分岐部は、前記第２の金属層の前記第２の部分と隣接し、
    前記第１の分岐部と前記第２の金属層の前記第１の部分との間の最短距離は、第１の距離であり、前記第２の分岐部と前記第２の金属層の前記第２の部分との間の最短距離は、第２の距離であり、
    前記表示パネルは、前記第１の金属層の前記第１の分岐部と前記第２の分岐部との間に配置された第３のビアホール列を更に含み、前記第３のビアホール列は、複数の第３のビアホールを含み、
    前記第２の金属層は、第３の部分を更に含み、前記第３の部分は、前記複数の第３のビアホールを介して前記半導体層を電気的に接続し、
    前記第３の部分の端部と前記第１の分岐部の端部との間の最短距離は、第３の距離であり、前記第３の部分のもう１つの端部と前記第２の分岐部の端部との間の最短距離は、第４の距離であり、前記第３の距離は、前記第４の距離より大きい、請求項１に記載の表示パネル。
  7. 前記第３の距離は、約０．１μｍ〜１．０μｍだけ、前記第４の距離より大きい、請求項６に記載の表示パネル。
  8. 前記第２の距離は、前記第４の距離より大きく、前記第３の距離は、前記第１の距離より大きい、請求項６に記載の表示パネル。
  9. 前記第２の部分の前記端部と前記第３の部分の前記端部との間の最短距離は、第５の距離であり、前記第５の距離は、前記第３のビアホール列の長さより小さい、請求項６に記載の表示パネル。
  10. 前記第３のビアホールの１つに対応する前記第２の金属層の部分の幅は、２つの前記第３のビアホールの間の領域に対応する前記第２の金属層の部分の幅より小さい、請求項６に記載の表示パネル。
  11. カラーフィルター基板と、
    前記基板と前記カラーフィルター基板との間に配置された液晶層とを更に含む、請求項１に記載の表示パネル。
  12. 上基板と、
    前記基板と前記上基板との間に配置された有機発光層とを更に含む、請求項１に記載の表示パネル。
JP2016003142A 2015-01-13 2016-01-12 表示パネル Active JP6809687B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104101041A TWI575756B (zh) 2015-01-13 2015-01-13 顯示面板
TW104101041 2015-01-13

Publications (2)

Publication Number Publication Date
JP2016130851A JP2016130851A (ja) 2016-07-21
JP6809687B2 true JP6809687B2 (ja) 2021-01-06

Family

ID=56368072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016003142A Active JP6809687B2 (ja) 2015-01-13 2016-01-12 表示パネル

Country Status (4)

Country Link
US (2) US9543334B2 (ja)
JP (1) JP6809687B2 (ja)
KR (1) KR101820206B1 (ja)
TW (1) TWI575756B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016212251A (ja) * 2015-05-08 2016-12-15 株式会社ジャパンディスプレイ 液晶表示装置
US10571758B2 (en) * 2018-01-05 2020-02-25 Innolux Corporation Display device
CN116314292A (zh) * 2019-12-12 2023-06-23 群创光电股份有限公司 电子装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888369A (ja) * 1994-09-14 1996-04-02 Fuji Xerox Co Ltd 半導体装置
JP3111918B2 (ja) * 1997-02-05 2000-11-27 日本電気株式会社 半導体集積回路
US6465842B2 (en) * 1998-06-25 2002-10-15 Kabushiki Kaisha Toshiba MIS semiconductor device and method of fabricating the same
JP4798322B2 (ja) * 2001-01-26 2011-10-19 ソニー株式会社 表示装置及び表示装置の製造方法
JP4662647B2 (ja) * 2001-03-30 2011-03-30 シャープ株式会社 表示装置及びその製造方法
KR100857132B1 (ko) * 2001-12-06 2008-09-05 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR100635045B1 (ko) 2002-10-07 2006-10-17 삼성에스디아이 주식회사 평판표시장치
US7285902B2 (en) * 2003-04-17 2007-10-23 Samsung Sdi Co., Ltd. Flat panel display with improved white balance
KR100536234B1 (ko) 2003-11-24 2005-12-12 삼성에스디아이 주식회사 발광 표시 장치
JP5046565B2 (ja) * 2005-06-10 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI330502B (en) * 2005-08-16 2010-09-11 Chunghwa Picture Tubes Ltd Method of manufacturing an amoled
KR20070112644A (ko) * 2006-05-22 2007-11-27 삼성전자주식회사 어레이 기판, 이를 갖는 액정표시장치, 및 이의 검사 방법
KR101451580B1 (ko) * 2008-06-24 2014-10-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그의 제조 방법
WO2010073425A1 (ja) * 2008-12-24 2010-07-01 シャープ株式会社 半導体装置及びその製造方法
JP5529607B2 (ja) * 2010-03-29 2014-06-25 セイコーインスツル株式会社 半導体装置
KR101712204B1 (ko) 2010-08-30 2017-03-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법
JP5917060B2 (ja) * 2011-09-21 2016-05-11 ラピスセミコンダクタ株式会社 半導体装置
TWI500163B (zh) * 2012-10-15 2015-09-11 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置
KR102072800B1 (ko) * 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
CN204536697U (zh) 2015-01-13 2015-08-05 群创光电股份有限公司 显示面板

Also Published As

Publication number Publication date
US20170077145A1 (en) 2017-03-16
TW201626577A (zh) 2016-07-16
JP2016130851A (ja) 2016-07-21
KR101820206B1 (ko) 2018-02-28
US9543334B2 (en) 2017-01-10
US10170501B2 (en) 2019-01-01
KR20160087330A (ko) 2016-07-21
TWI575756B (zh) 2017-03-21
US20160204124A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
US10014491B2 (en) Organic light-emitting diode display and manufacturing method thereof
KR102016435B1 (ko) 표시 장치
TWI548923B (zh) 顯示面板及其畫素陣列
US8358259B2 (en) Liquid crystal display device
JP6809687B2 (ja) 表示パネル
US20210013235A1 (en) Semiconductor device and display device
JP2017126693A (ja) 半導体装置
US9478667B2 (en) Thin film transistor substrate, method of manufacturing the same, and liquid crystal display panel having the same
CN105470267A (zh) 一种阵列基板及其制备方法
US9389467B2 (en) Liquid crystal display
JP6518466B2 (ja) 薄膜トランジスタ
US6649933B2 (en) Method of manufacturing thin film transistor liquid crystal display
CN101236974A (zh) 阵列基板和具有其的显示设备
TWI590423B (zh) 顯示裝置
US8390751B2 (en) Display device and method of manufacturing the same
JP2024096707A (ja) アモルファス金属薄膜トランジスタ
TWI654470B (zh) 液晶顯示系統
JP2009206437A (ja) 表示装置およびその製造方法
CN106125422A (zh) 显示设备
CN204536697U (zh) 显示面板
CN110262144B (zh) 显示面板
JP3286843B2 (ja) 液晶パネル
US10096625B2 (en) Thin film transistor and flat display device
US9799680B2 (en) TFT array substrate, display panel, and TFT structure
KR101939223B1 (ko) 박막 트랜지스터 기판 및 그를 이용한 표시장치

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170706

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201203

R150 Certificate of patent or registration of utility model

Ref document number: 6809687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250