JP6694264B2 - インバータ用保護回路およびインバータシステム - Google Patents

Description

本発明は、制御システムと、制御システムにより制御される電力素子とを備え、制御システムが制御パルスの周期的な発行のために具体化された、詳細には、電気モータのインバータであるインバータ用の保護回路に関する。
さらに、本発明は、対応するインバータシステムに関する。

インバータシステムは、広く実用されている。
インバータシステムは、周波数および振幅がかなりの程度まで選択可能な交流電圧を、入力電圧から生成する。
インバータシステムの重要な用途は、永久励磁型同期モータ等の電気モータを制御することである。
多くの場合、入力電圧は、エネルギー供給ネットワークにより提供され、インバータシステムがエネルギー供給ネットワークの３つの相の１つまたはすべてに接続されている。
直流中間回路を備えたインバータシステムにおいて、インバータは、入力電圧から直流電圧を生成し、この直流電圧が、インバータシステムの電力素子により所望の交流電流に逆変換される。
この目的のために、電力素子は、制御システムにより、通常は、パルス幅変調信号（ＰＭＷ信号）を介して制御される半導体スイッチを備えている。
多くの場合、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）または電界効果トランジスタが、半導体スイッチとして使用されている。

インバータシステムでは、個別の半導体スイッチが正しく動作しなくなることが起こり得る。
ここで、半導体スイッチが低インピーダンス状態のままになる欠陥は、比較的重大ではない。
この場合、負荷電流リミッタが作動するか、または、半導体スイッチが自己発熱により破壊される。
同じく比較的重大ではないのは、半導体スイッチが十分に高インピーダンスな状態を保つ状況である。
なぜなら、問題のある電流が負荷に届かないからである。
しかしながら、半導体での電力損失が低すぎて自らの熱により半導体を破壊することができず、かつ、中間回路の短絡を妨げるようなインピーダンスを半導体スイッチが有する欠陥条件は、特に重大である。
この状況では、電流制限等の通常の保護手段が作用することなく、制御されない電流が負荷に伝えられる。

このように進展する状況の１つに、ＰＴＯＭ（Ｐａｒｔｉａｌ Ｔｕｒｎ Ｏｎ Ｍｏｄｅ：部分ターンオンモード）と呼ばれるものがある。
この状況では、欠陥のある半導体スイッチの状態が変化することなく、任意の制御電圧が半導体スイッチに適用される。
よって、制御電圧で半導体スイッチを制御することができない。
また、ゲート損失と呼ばれる、同様の欠陥条件もある。
この欠陥条件では、たとえば、ボンディングワイヤが破損するか、半導体スイッチに制御電圧を放出する制御システムが正しく機能しなくなるために、制御電圧が半導体スイッチに適用されなくなる。
この条件でも、半導体スイッチは、不確定な状態のままとなる。

両方の欠陥状況では、制御されない電流が負荷に適用され、そのことが許容範囲を超えて負荷を加熱するか、または、負荷の不具合や負荷の破損を引き起こす可能性がある。
たとえば、インバータシステムが同期モータの三相交流ネットワークを生成しており、インバータブリッジの１つの経路が正しく機能しなくなった場合、固定子で生成される回転磁界は、過剰に非対称的な態様で適用される。
このことは、モータの膨大な機械的応力につながり、固定子の永久帯電コイルの巻線を破壊する可能性がある。
どちらの場合も、用途および利用者にとって安全な状態を確保することは、もはやできない。
よって、これらの欠陥条件が発生したときにインバータシステムを安全にシャットオフすることも可能な保護回路が必要である。

ＶＤＥ（電気、電子、および情報技術協会）の欠陥解析方法によると、上述したＰＴＯＭおよび／またはゲート損失に関連して、別の欠陥も防止しなければならない。
これは、主として、ある種の状況下では制御された態様でシャットオフすることができなくなるという、半導体制御の不具合に関する。
この場合、保護回路は、これらの重大な欠陥に対処できなければならない。

よって、本発明は、電力素子および／または制御システムの不具合が発生したときに、インバータを安全な状態に切り替えることができるように、冒頭で述べた種類の保護回路およびインバータシステムを具体化し、さらに展開するという目的に基づく。

本発明によると、上述した目的は、請求項１の特徴により達成される。
よって、当該保護回路は、安全素子と、スイッチング機構と、制御回路とを備え、安全素子が、電力素子への給電ラインに配置され、スイッチング機構が、スイッチング機構が導通状態のときに安全素子を橋絡するように安全素子に接続され、制御回路が、制御パルスが適用される制御入力を備え、制御回路が、制御パルスまたは複数の連続する制御パルスを受信したときに、所定の期間にわたってスイッチング信号をスイッチング機構に放出し、それによって、スイッチング機構が制御パルスを周期的に受信した場合は閉じ、制御パルスが欠如している場合は所定の期間後に開き、インバータの保護が安全素子により作動するように具体化されることを特徴とする。

インバータシステムに関し、上述した目的は、請求項１５の特徴により達成される。
よって、インバータシステムは、制御システムと、電力素子と、本発明に係る保護回路とを備え、制御システムが、交流電圧を生成および出力するために電力素子に制御信号を発行するように具体化され、さらに、制御システムが、保護回路に入力される制御パルスの周期的な発行のために具体化される。

本発明では、制御システムの制御パルスが適切に使用される場合、保護回路は、インバータ内の欠陥シナリオに特に良好に反応できることを最初に認識した。
この文脈において、すべての信号は、制御システムの機能的準備状態を示す制御パルスであると考えられる。
よって、これらの制御パルスは、ハートビート信号またはウォッチドッグ信号とも呼ばれる。
よって、制御システムは、制御パルスを周期的に放出する。
各制御パルスは、マイクロコントローラなど、制御システムで動作しているマイクロコンピュータにより放出されることが好ましい。
制御パルスを生成して周期的に発行するためのプログラムおよび方法は、先行技術より公知である。

これらの制御信号を使用するために、本発明に係る保護回路は、安全素子と、スイッチング機構と、制御回路とを備えている。
安全素子は、インバータの電力素子への給電ラインに配置されている。
スイッチング機構は、スイッチング機構が導通状態のときに安全素子を橋絡するように安全素子に接続されている。
これで、スイッチング機構を導通状態に切り替えることにより、安全素子を潜在的な過負荷から保護することができる。

本発明によると、制御回路は、スイッチング機構用の制御信号を制御システムの制御パルスから生成するために、保護回路で使用される。
この目的のために、制御回路は、制御パルスが入力される制御入力を備えている。
制御回路は、受信した制御パルスまたは複数の連続する制御パルスに基づいて、スイッチング機構用のスイッチング信号を生成する。
このスイッチング信号は、たとえば、追加の構成要素を挿入することにより、スイッチング機構を導通状態に設定する所定の期間にわたり、１つの値に維持される。

本発明に係る、この制御パルスと制御回路の組み合わせにより、制御パルスの周期的な受信が一定に行われている場合に、スイッチング信号をスイッチング機構に放出して、スイッチング機構を導通状態に維持することができる。
制御パルスが欠如している場合、所定の期間が満了するまで、制御回路で新たな制御パルスを発行することにより、スイッチング信号を「リフレッシュ」する選択肢が与えられる。
次の制御信号を受信せずに所定の期間が満了した場合、スイッチング信号は生成されなくなり、スイッチング機構が開く。
すなわち、導通状態が終了し、よって、スイッチング機構の２つの端子の間が高インピーダンス状態となる。
これにより、電流は、スイッチング機構ではなく、安全素子を介して、電力素子への給電ラインを流れるようになる。
これにより、安全素子を作動させることができる。
ここで、たとえば、電流フローの制限を所定の値に設定するか、給電ラインを電力素子から高インピーダンス分離することができる。
これにより、制御パルスが欠如しているときに、インバータおよび／または接続された負荷を保護しながら、保護回路の安全な運用を常態で実現することができる。
これにより、回路を過剰に追加することなく、ＰＴＯＭまたはゲート損失が電力素子で発生した場合でも電力素子を安全な動作状態に設定することができる保護回路を生成することができる。
これにより、インバータおよびインバータに接続された負荷が、さらなる損傷から保護される。

安全素子が配置される「給電ライン」という用語は、エネルギー供給と電力素子との間の多様な領域に関連し得る。
たとえば、インバータが直流電圧中間回路を有する場合、安全素子は、正極中間回路直流電圧のラインに配置される。
また、インバータがエネルギー供給ネットワークに接続されている場合、安全素子を交流領域に配置することも可能である。
一相結合では、使用される相の接続ラインに安全素子を配置することができる。
三相結合では、各相に対して、適切な安全素子を設けることが可能であり、その場合は、複数のスイッチング機構またはスイッチング機構の少なくとも複数の独立した端子をさらに設ける必要がある。

「導通状態」とは、この文脈において、スイッチング機構のスイッチング接点の２つの端子の間のインピーダンスが、好ましくは、１Ω未満であり、特に好ましくは、０．１Ω未満である、低インピーダンス値を示すことであると理解される。

スイッチング信号の発行が終了するまでの「所定の期間」は、制御回路の設計により画定されることが好ましい。
ここで、所定の期間は、制御パルスとの関係で、２つの連続する制御パルスの間の期間よりも大きくなるように選択される。
所定の期間は、２つの連続する制御パルスの間の期間の５倍の長さであることが好ましく、１０倍の長さであるとさらに好ましい。

安全素子は、多様な態様で形成され得る。
「安全素子」という用語は、ここでは、全般的には、給電ラインでの潜在的な電流フローを最大値に制限することができる構成要素または機構を意味する。
この制限は、最大電力負荷を超えたときに回路を中断する（たとえば、ヒューズが飛ぶ）ことにより、または電流制限効果（たとえば、抵抗）により、発生することができる。
当業者は、これらの要件を満たす多様な構成要素を認識しており、いくつかの好ましい例示的実施形態が以下で参照される。
安全素子のサイズ設定に関し、安全素子は、重大段階に到達したときに安全に作動することが必須である。
これは、通常、インバータおよびインバータに接続された負荷の標準動作条件に依存する。
たとえば、インバータにより操作される負荷が電気モータを含む場合、インバータは、通常、駆動される電気モータに対して特別に調整され、多くの場合は、その電気モータの筐体に統合されている。
これにより、要求される構成条件を満たす安全素子をきわめて容易に設けることができる。
重大段階の条件を画定するための、動作の構成条件は、他の用途でも十分に知られている。

通常、制御システムには、電力素子および保護回路と同じ供給源からエネルギーが供給される。
これにより、安全素子の好ましい配置を用いることで、制御システムに安全素子を介して最初にエネルギーを供給することが可能となる。
インバータシステムをエネルギー供給に接続すると、制御システムが始動する。
このとき、ほとんどの場合、マイクロコントローラ等のマイクロコンピュータに制御プログラムが読み込まれる。
この電源投入の段階で、電力素子への給電ラインの電力は、依然として相対的に低い。
なぜなら、制御システムがインバータブリッジの半導体スイッチをまだ操作しておらず、よって、電流が負荷に到達しないからである。
よって、この実施形態では、安全素子自体が、制御システムおよび保護回路のエネルギーを転送できる必要がある。
また、インバータシステムのスイッチを投入した後、内部容量（たとえば、中間回路容量）または誘電子（たとえば、フィルタ絞り）が充電されるため、安全素子は、さらに、これらの電流を受け入れることができる必要がある。

安全素子の潜在的な実施形態は、ＰＴＣ（正温度係数）抵抗として与えられ得る。
装置の給電ラインでＰＴＣを使用することは、電源投入時に電流を制限するために特に知られている。
ここでは、ＰＣＴが電流フローにより加熱され、インピーダンスがきわめて高くなることを利用する。
これにより、電流フローを制限することができる。
ＰＴＣを本発明に係る保護回路の安全素子として使用することで、装置の電源投入時の保護を上回る追加の利点を実現することができる。
ＰＴＣを本発明に係る保護回路の安全素子として使用する場合、電源投入時の電流が問題なく伝導され得るように、ＰＴＣをサイズ設定する必要がある。
さらに、ＰＣＴを安全素子として機能させるには、たとえば、ＰＴＯＭの場合に、負荷の臨界電流がそれ以上流れることがなく、それによって負荷の熱的または別の損傷が防止されるように、ＰＣＴをサイズ設定する必要がある。

別の実施形態によると、安全素子は、ヒューズにより形成することができる。
すなわち、この実施形態では、安全素子は、所定の最大電流フローを超えたときに、電力素子への給電ラインを中断し、よって、回路を中断する。
ここでも、サイズ設定に関して上述した説明が当てはまる。
電源投入の過程でヒューズが切れるのを避けるため、たとえば、ＮＴＣの形式で、電源投入電力リミッタが追加で設けられる。

別の実施形態では、安全要素は、抵抗により形成される。
ここで、抵抗は、高インピーダンスとしてサイズ設定され得り、スイッチング機構を開くときに給電ラインを流れる電流を抵抗が制限できるよう、十分な電力消費能力を備える。
この実施形態は、保護回路の入力電圧が一般に知られており、および／または規定された最大値をとるという点で、有利である。
これにより、安全素子の実施形態は、インバータにより操作される負荷から比較的独立したものとなる。
相対的に小さな負荷に対してサイズ設定されたインバータの場合、この方法により、安全素子をきわめて簡単に実現することができる。

ただし、特に好ましい実施形態では、安全素子は、ヒューズ抵抗により形成される。
「ヒューズ抵抗器」とも呼ばれるヒューズ抵抗は、初期状態で第１の抵抗値を有する抵抗である。
ここで、抵抗値は、一般的には、数オームから３桁の値までの間である。
ヒューズ抵抗器の実施形態によっては、数十ｋΩの抵抗が生み出される。
すべてのヒューズ抵抗器は、応力限界を有し、その応力限界までは第１の抵抗値が維持される。
この負荷しきい値を超えると、ヒューズ抵抗器は、第１の抵抗値よりもはるかに大きい第２の抵抗値をとる。
ここで、抵抗値は、一般的にはＭΩ単位である。
このプロセスは、ほとんどのヒューズ抵抗器で不可逆的である。
よって、いったん負荷しきい値を超えると、ヒューズ抵抗器を交換しなければならない。
本明細書で対処する欠陥状態はほとんどの場合に、インバータシステムの大幅な修復を必要とするため、ヒューズ抵抗器の交換は、インバータシステムにより実現される利点に比べれば、取るに足らない。
ヒューズ抵抗器は、すばやく作動し、作動後はきわめて高いインピーダンス変化を形成する点で特に有利である。

ヒューズ抵抗器の１つの潜在的な実施形態では、抵抗内にバネが設けられ、そのバネが少量のブリキにより応力状態で保持される。
この実施形態は、巻線抵抗において一般的である。
高い電圧により、ヒューズ抵抗器に高い負荷がかかると、ヒューズ抵抗器は加熱され、ブリキも加熱される。
温度のしきい値を超えると、ブリキが過度に軟化してバネを保持できなくなり、それによって、バネが緩和状態となる。
これにより、それまで導通していた接点が中断され、ヒューズ抵抗器の２つの端子の間でインピーダンスが高まる。
また、一般的なヒューズと同様に、高い電流で溶ける領域を抵抗に設けることも可能である。
適切な実施形態が慣例より公知である。

原則として、制御パルスは、制御システムにより周期的に発行され制御対象の回路により適切に評価され得る限り、多様な実施形態をとることができる。
たとえば、正弦反復、三角形、またはランプ状の振動が可能である。
ただし、好ましい実施形態では、制御パルスは方形である。
すなわち、制御パルスは、特定の期間について高レベルを有し、その後、低レベルに戻る。
この場合、低レベルと高レベルの間および／または高レベルと低レベルの間の移行は、きわめて急峻であり、理想的にはほぼ垂直である。
これにより、周期的に発行される制御パルスが方形波として形成される。
この実施形態は、制御システムで最も頻繁に使用されるマイクロコントローラが方形信号を特に容易な態様で生成できるという点で、特に有利である。
方形波は、ユニポーラであること、すなわち、０Ｖの電圧（低レベル）から、たとえば３．３Ｖまたは５Ｖの最大電圧（高レベル）までを反復することが好ましい。

制御パルスのシーケンスは、ハイパスフィルタを介して制御回路に入力されることが好ましい。
これにより、制御回路に潜在的に存在する任意の直流電圧部分が、制御システムから分離される。
さらに、制御システムから制御回路への電流を制限する電力制限を設けることもできる。
最も単純な事例では、この電流制限は、抵抗により形成される。

最も好ましい実施形態では、評価回路が電荷ポンプを備えている。
電荷ポンプは、入力の交流信号から、入力電圧よりも大きい電圧を生成する。
電荷ポンプの実施形態に応じて、さまざまな電圧上昇を実現することができる。
簡潔に設計された電荷ポンプは、電圧の倍増を処理する。
電荷ポンプを評価回路で使用するには、制御パルスのシーケンスが交流信号を形成することが必須である。
ただし、これは、周期的な制御信号の要望により、容易に実現される。
ここでも、方形波信号の使用は、特に有利である。
なぜなら、電荷ポンプにより、ほぼ一定の出力電圧を比較的簡単な態様で実現できるからである。

電荷ポンプは、グライナッヘル結線のように設計されていることが好ましい。
この目的のために、電荷ポンプは、２つのダイオードと、１つの蓄積容量とを備えている。
２つのダイオードは、直列で接続され、それぞれの伝導方向が地面から離れる方向を指している。
２つのダイオードの接続点で、制御パルスは、接続点が電荷ポンプへの入力を形成するように入力される。
２つのダイオードの一方は、その陽極が接地される。
他方のダイオードの陰極は、蓄積容量の端子に接続され、蓄積容量の第２の端子が接地される。
よって、蓄積容量は２つのダイオードに並列で接続される。
よって、制御パルスが高レベルであるとき、電流は地面から離れる方向を向いたダイオードを介して、蓄積容量に流れる。
これにより、蓄積容量が正常に充電される。

さらなる好ましい展開では、放電抵抗が蓄積容量に並列で接続され、それによって、蓄積容量が規定された態様で放電される。
これにより、放電抵抗を適切にサイズ設定することで、回路信号を非活性化するための、最後に受信された制御パルスからの経過時間を定義することができる。
放電抵抗は、高インピーダンスとして具体化されるのが好ましい。
すなわち、放電抵抗は、少なくとも１００ｋΩであり、特に好ましくは、少なくとも１ＭΩである。

好ましい実施形態では、電荷ポンプのダイオードは、ショットキーダイオードにより形成される。
ショットキーダイオードの順方向しきい値電圧は、従来のダイオードよりも低いため、制御パルスのシーケンスをより効率的に使用することができる。

蓄積容量の電圧は、制御信号として使用することができる。
ここで、存在するすべての交流部分をフィルタ除去するために、たとえば、ローパス回路の形式のフィルタ回路を設けることができる。
さらに、フィルタ回路は、電流フローを制限することにより、保護機能を呈することができる。

スイッチング機構の第１の好ましい実施形態では、スイッチング機構は、トランジスタにより形成され、その制御入力に制御信号が適用される。
バイポーラトランジスタの場合、この制御入力は、たとえば、ベースにより形成される。
さらなる好ましい展開では、このトランジスタは、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）により形成され、制御入力がトランジスタのゲートにより形成される。
ここでは、エンハンスメント型のＭＯＳＦＥＴが使用されるのが好ましく、ｎチャネルのＭＯＳＦＥＴが使用されるのが特に好ましい。
トランジスタは、安全素子に並列で配置され得り、スイッチング信号が適用されたときに閉じて、給電ラインの電流を電力素子に導く。

スイッチング機構の第２の好ましい実施形態では、スイッチング機構は、少なくとも１つのスイッチング接点と１つのエキサイタコイルとを有する継電器によって形成される。
スイッチング接点の少なくとも１つは、安全素子に並列で接続される。
複数の接点の一例として３つの接点を備える継電器は、供給ネットワークの３つの相のすべてを保護するために使用される。
エキサイタコイル用の電流を駆動するために、トランジスタが設けられ得る。
このトランジスタは、ＭＯＳＦＥＴとして具体化されるのが好ましい。
特に好ましい態様では、エンハンスメント型として具体化されたｎチャネルＭＯＳＦＥＴが使用される。

複数の欠陥からの保護のために、制御回路および／またはスイッチング機構は、冗長に具体化され得る。
ここでは、それぞれが１つのスイッチング信号を生成する、２つの本質的に同一の制御回路が提供される。
トランジスタをスイッチング機構として、または実際のスイッチング機構のドライバ段として使用する場合、それらのトランジスタは、制御回路の冗長ブランチごとに提供され得り、ここでは相互に直列に接続される。
これにより、たとえば、いずれかの冗長経路のいずれかのトランジスタに欠陥があり、よって、常に導通状態であるという欠陥を検出することができる。
制御パルスが、冗長制御回路の別の経路に適用されなくなっても、保護回路は、作動することができる。

スイッチング機構の実施形態に応じて、個別の部品も冗長に具体化され得り、その他の部品は、１つのユニットとしてのみ存在する。
たとえば、スイッチング機構が継電器により形成される場合、その継電器が、たとえば、ＵＬ（Ｕｎｄｅｒｗｒｉｔｅｒｓ Ｌａｂｏｒａｔｏｒｉｅｓ）またはＶＤＥの認定を受けていれば、スイッチング機構は、１つのユニットのみで存在することができる。
制御回路が二重に具体化され、それぞれが１つのトランジスタを制御する場合、２つのトランジスタは、直列に接続され、たとえば、一方の側で接地し、他方の側がエキサイタコイルに接続する。
エキサイタコイルの第２の端子は、供給電圧に接続される。

本発明に係るインバータシステムでは、制御システムの障害が発生して制御パルスが欠如するだけでなく、電力素子の内部の機能不全も発生することができる。
多くのインバータシステムは、負荷回路からのフィードバックを有し、それによって、負荷および／または電力素子の動作状態についての結論を導き出すことができる。
たとえば、ＥＣ（電子整流）モータを制御するインバータは、固定子用の電圧を正しく放出するために、回転子の位置に関する情報を必要とする。
この情報は、専用のセンサまたは推測により取得することができる。
電力素子の機能不全が発生した場合、モータの回転動作は、明らかに均一性を欠いて発生する。
よって、位置信号から、モータの動作状態に関する結論を導き出すことができる。
また、総電流を測定する等の他の方法も使用できる。
当業者は、負荷および／または電力素子の動作状態に関して結論を下すことを可能にする適切な方法を把握している。
判断または推測された動作状態から、本発明に係る保護回路を作動させることが必要な重大な動作状態が存在するか否かを判断することができる。

動作状態に関する情報を評価するために、本発明に係るインバータシステムのさらなる好ましい展開では、動作状態を検出する手段が提供される。
この手段は、重大な動作状態が検出されたときに、制御パルスの生成を非活性化することができる。
これにより、ＰＴＯＭの場合でも、マイクロコントローラは、負荷を安全な動作状態に切り替えることができる。
ヒューズ抵抗器を使用する場合、これは、電気モータが供給ネットワークから分離され、おそらくは、ブレーキチョッパを介して目的の態様で制動されることを意味する。

本発明の教示を有利な態様で展開および実装するための選択肢は、いくつもある。
この目的のために、一方では、請求項１および／または１５に従属する請求項が参照され、他方では、本発明の好ましい例示的な実施形態についての以下の説明および添付の図面が参照される。
本発明の好ましい例示的な実施形態についての説明および図面の文脈で、他の一般的に好ましい実施形態、および、教示のさらなる展開についても説明される。
図面の内容は、以下のとおりである。

冗長に具体化された制御回路を備える、本発明に係る保護回路の例示的な実施形態を示す図である。 本発明に係る保護回路の具体的な実装を示す図である。

図１は、本発明に係るインバータ（図示せず）用保護回路１の例示的な実施形態を示す図である。
保護回路１は、冗長に具体化された制御回路２を備え、同一に設計された２つの経路を有する。
さらに、保護回路１は、安全素子３と、継電器Ｋ１の形態をしたスイッチング機構とを備える。

図示されていない制御システムは、周期的な制御パルスＷＤ１を生成する。
制御パルスＷＤ１は、制御回路２の２つの錠長経路の一方（図１の上方の経路）に入力される。
これに応じて、周期的な制御パルスＷＤ２は、制御回路の下方の経路に入力される。
２つの経路が同一の設計であるため、以下の説明は、制御回路の両方の経路に当てはまる。
括弧書きされていない符号は、上方の経路を示し、括弧書きされている符号は、下方の経路を示す。

制御パルスＷＤ１（ＷＤ２）は、抵抗Ｒ２（Ｒ６）および容量Ｃ１（Ｃ４）の直列回路を通り、制御入力８（８’）で制御回路２に供給される。
抵抗Ｒ２（Ｒ６）は、制御システムにより放出される電流を制限する役割を担う。
容量Ｃ１（Ｃ４）は、ハイパスとして機能し、直流電圧に関して制御システムと制御回路２との間を分離する。

制御回路２は、電荷ポンプ５（５’）と、抵抗Ｒ１（Ｒ５）と、容量Ｃ３（Ｃ６）とを備えている。
電荷ポンプ５（５’）は、２つのショットキーダイオードＶ２（Ｖ４）を備える。
これらのダイオードは、相互に直列で接続され、導通方向がそれぞれ地面から離れる方向を指している。
よって、下方のダイオードＶ２ｕ（Ｖ４ｕ）の陽極が接地される。
下方のダイオードＶ２ｕ（Ｖ４ｕ）と上方のダイオードＶ２ｏ（Ｖ４ｏ）との間の接続点は、電荷ポンプ５（５’）の入力を形成する。
上方のダイオードＶ２ｏ（Ｖ４ｏ）の陰極は、放電抵抗Ｒ３（Ｒ７）の端子と、蓄積容量Ｃ２（Ｃ５）の端子とにそれぞれ接続され、これら３つの構成要素の接続点が電荷ポンプ５（５’）の出力を形成する。
放電抵抗Ｒ３（Ｒ７）の第２の端子と、蓄積容量Ｃ２（Ｃ５）の第２の端子とは、それぞれ接地される。

抵抗Ｒ１（Ｒ５）は、第１の端子で電荷ポンプ５（５’）の出力に接続され、第２の端子で容量Ｃ３（Ｃ６）に接続される。
容量Ｃ３（Ｃ６）の第２の端子は、接地される。
抵抗Ｒ１（Ｒ５）と容量Ｃ３（Ｃ６）との間の接続点は、スイッチング機構のドライバトランジスタとして機能するエンハンスメント型ｎチャネルＭＯＳＦＥＴ Ｖ１（Ｖ３）のゲートに接続される。
抵抗Ｒ１（Ｒ５）と、容量Ｃ３（Ｃ６）とは、電荷ポンプ５（５’）からの出力電圧の交流成分を軽減する、詳細にはローパスであるフィルタ回路を形成する。

Ｒ２（Ｒ６）、Ｒ１（Ｒ５）、および容量Ｃ３（Ｃ６）は、省略可能であり、保護回路の機能に必ずしも必須ではないことが指摘される。
ただし、これらは、インバータシステムの構成要素を保護するものであるため、図示された例示的な実施形態に含まれている。

２つのＭＯＳＦＥＴ Ｖ１およびＶ３は、直列で相互に接続される。
すなわち、ＭＯＳＦＥＴ Ｖ１のソースが、ＭＯＳＦＥＴ Ｖ３のドレインに接続される。
ＭＯＳＦＥＴ Ｖ３のソースは接地され、ＭＯＳＦＥＴ Ｖ１のドレインは、継電器のエキサイタコイル６に接続される。
これは、端子ＡＳ１と端子ＳＫ２とが相互に接続されることを具体的に意味する。
エキサイタコイル６の第２の端子ＳＫ１には、供給電圧が供給される。
継電器のスイッチング接点７は、その両端が安全素子３の両側に接続される。
エキサイタコイルを電流が流れない場合、スイッチング接点７は開き、エキサイタコイル６を電流が流れる場合、スイッチング接点７は閉じて導通状態となる。
スイッチング機構４と安全素子３とは、負荷回路でＬＫ１およびＬＫ２を介してブリッジインバータ（図示せず）の下流直下に配置されるのが好ましい。
すなわち、安全要素３は、直流電圧中間回路に配置される。
安全要素は、ここでは、ヒューズ抵抗器Ｒ４として具体化される。

保護回路の動作時に、蓄積容量Ｃ２およびＣ５は、電荷蓄積として機能する。
通常の場合、この電荷蓄積は、すべての正極ＷＤｘ信号レベルで充電され、必要なゲートソース電圧に到達すると、対応するＭＯＳＦＥＴ Ｖ１および／またはＶ３が低インピーダンスを示す。
制御パルスＷＤ１およびＷＤ２は、入力（Ｃ１および／またはＣ４）でのハイパスと、電荷蓄積ユニット（Ｃ２およびＣ）およびその放電抵抗（Ｒ３およびＲ７）とに依存する、所定の周波数を上回っていなければならない。
ＷＤｘ信号が定常的な高レベルに引き上げられたとき、または、コントローラで欠陥が発生し、対応する出力に永続的に高レベルが適用される場合、容量Ｃ１および／またはＣ４は、高インピーダンスとなり、容量Ｃ２および／またはＣ５への電流フローが中断される。

ＷＤｘ信号が低い場合、上方のダイオードＶ２ｏおよびＶ４ｏは、蓄積容量Ｃ２およびＣ５の放電をそれぞれ防ぐ。
下方のダイオードＶ２ｕおよびＶ４ｕは、ＷＤｘ信号が低いときに容量Ｃ１およびＣ４を確実に放電させ、それによって、以降のサイクルで蓄積容量Ｃ２および／またはＣ５への電流フローが再び可能となるようにする。
高インピーダンスの抵抗Ｒ３およびＲ７は、蓄積容量Ｃ２およびＣ５を放電して、欠陥が発生した場合に、ＦＥＴの制御信号が一定時間後に低くなり、継電器がドロップすることを可能にする。

電源投入時には、中間回路が安全素子３を介して充電され、それによって、電源投入電流が制限される。
電子機器は、その機能を実行することができる。
この状態になるとすぐに、制御システムおよび／または制御システムで動作しているマイクロコントローラは、負荷電流が流れていない状態で、周期的な制御信号をＷＤｘ出力で生成する。
コントローラが制御パルスを正しい周波数帯域で放出し、蓄積容量が充電されるとすぐに、ＦＥＴが接地に切り替わり、継電器が活性化される。
これにより、ヒューズ抵抗Ｒ４がブリッジされ、負荷回路が低インピーダンスを示す。
ＰＴＯＭで欠陥が二次障害を伴って／伴わずに発生した場合、制御パルスＷＤｘは、保護回路の入力に適用されなくなり、継電器は、ドロップオフする。
短い負荷電流フローの後、ヒューズ抵抗Ｒ４は中間回路を開き、それによって電子機器の安全な状態が得られる。

図１の文脈で説明された例示的実施形態は、以下の利点および特徴の一部またはすべてを実現することができる。
過電圧（たとえば、他の電位の橋絡による）が発生した場合の機能損失を防ぐための、高い電圧安定性
追加の構成要素（たとえば、ツェナーダイオード）を回避するための、高い電圧安定性
改善された効率
二次障害が発生した場合の機能損失を防ぐための、相互に独立した２つの制御電圧（ＷＤ１およびＷＤ２）
複合欠陥が発生した場合に機能を維持するために、回路は冗長に具体化される
冗長性を実現するために、ＵＬまたはＶＤＥにより認定された継電器は、スイッチング素子として必須ではない。認定されていない継電器、電子スイッチ／スイッチユニット、または半導体継電器を使用する場合、保護回路全体の冗長性を維持するために、それらを冗長にする必要がある
制御電圧ＷＤ１およびＷＤ２を制御するソフトウェアは、機能的な安全性のために、ＶＤＥにより認定されたソフトウェアである必要がある
ヒューズ抵抗は、最大巻線抵抗で対象の負荷がヒューズ抵抗を安全に作動させるだけの十分な高さとなるようにサイズ設定されなければならない
ＰＴＣが安全素子として使用される場合、最大巻線抵抗での電流フローにより許容できない加熱が生じないようにサイズ設定されなければならない

図２は、本発明に係る保護回路の具体的な実施形態を示す。
図示されている保護回路は、図１の例示的な実施形態と概ね等価である。
ここで、図２の参照符号は、図１の参照符号と同一でないことが指摘される。

本発明に係る保護回路および／またはインバータシステムのさらなる有利な実施形態に関しては、反復を避けるために、説明の概略部分および添付の特許請求の範囲を参照されたい。

最後に、本発明に係る保護回路の上述した例示的な実施形態は、特許請求の範囲に記載された教示を説明するために使用されているに過ぎず、本発明は、例示的な実施形態に限定されないことが明示的に指摘される。

１ ・・・保護回路
２ ・・・制御回路
３ ・・・安全素子
４ ・・・スイッチング機構
５ ・・・電荷ポンプ
６ ・・・エキサイタコイル
７ ・・・スイッチング接点
８ ・・・制御入力
Ｋ１ ・・・継電器
ＷＤ１・・・制御パルス１
ＷＤ２・・・制御パルス２
Ｃ１ ・・・容量（ハイパス）
Ｃ２ ・・・蓄積容量
Ｃ３ ・・・容量（ローパス）
Ｃ４ ・・・容量（ハイパス）
Ｃ５ ・・・蓄積容量
Ｃ６ ・・・容量（ローパス）
Ｒ１ ・・・抵抗
Ｒ２ ・・・抵抗（電流制限）
Ｒ３ ・・・放電抵抗
Ｒ４ ・・・ヒューズ抵抗器
Ｒ５ ・・・抵抗
Ｒ６ ・・・抵抗（電流制限）
Ｒ７ ・・・放電抵抗
Ｖ１ ・・・ＭＯＳＦＥＴ（ｎチャネル、エンハンスメント型）
Ｖ２ ・・・ダイオードＶ２ｏおよびＶ２ｕ
Ｖ３ ・・・ＭＯＳＦＥＴ（ｎチャネル、エンハンスメント型）
Ｖ４ ・・・ダイオードＶ４ｏおよびＶ４ｕ
ＡＳ１・・・制御コネクタ１
ＡＳ２・・・制御コネクタ２
ＳＫ１・・・スイッチング接点コネクタ１
ＳＫ２・・・スイッチング接点コネクタ２
ＬＫ１・・・負荷回路コネクタ１
ＬＫ２・・・負荷回路コネクタ２

Claims (16)

1. 制御システムと、前記制御システムにより制御信号を介して制御される電力素子とを備え、前記制御システムが制御パルス（ＷＤ１、ＷＤ２）の周期的な発行のために具体化された、詳細には電気モータのインバータであるインバータ用の保護回路であって、
   安全素子（３）と、スイッチング機構（４）と、制御回路（２）とを備え、前記安全素子（３）が、前記電力素子への給電ラインに配置され、前記スイッチング機構（４）が、前記スイッチング機構（４）が導通状態のときに前記安全素子（３）を橋絡するように前記安全素子（３）に接続され、
   前記制御回路（２）が、前記制御パルス（ＷＤ１、ＷＤ２）が適用される制御入力（８、８’）を備え、
   前記制御回路（２）が、制御パルス（ＷＤ１、ＷＤ２）または複数の連続する制御パルス（ＷＤ１、ＷＤ２）を受信したときに、所定の期間にわたってスイッチング信号を前記スイッチング機構（４）に放出し、それによって前記スイッチング機構（４）が前記制御パルス（ＷＤ１、ＷＤ２）を周期的に受信した場合は閉じ、前記制御パルス（ＷＤ１、ＷＤ２）が欠如している場合は所定の期間後に開き、前記インバータの保護が前記安全素子（３）により作動するように具体化された、保護回路。
2. 前記安全素子（３）が、抵抗により形成されることを特徴とする、請求項１に記載の保護回路。
3. 前記抵抗が、温度の上昇によりインピーダンスレベルが大きくなるＰＴＣ（正温度係数）として具体化されることを特徴とする、請求項２に記載の保護回路。
4. 前記抵抗が、初期状態で第１の抵抗値を備えるヒューズ抵抗器（Ｒ４）として具体化され、前記ヒューズ抵抗器（Ｒ４）が、制限負荷を超えたときに、第１の抵抗値を大幅に上回る第２の抵抗値をとることを特徴とする、請求項２に記載の保護回路。
5. 周期的に放出される制御パルス（ＷＤ１、ＷＤ２）のシーケンスが、方形波信号を形成し、好ましくはユニポーラ方形波信号を形成することを特徴とする、請求項１乃至４のいずれか一項に記載の保護回路。
6. 前記制御回路（２）が、電荷ポンプ（５、５’）を備え、前記制御パルス（ＷＤ１、ＷＤ２）が、好ましくはハイパスフィルタを介して、前記電荷ポンプ（５、５’）の入力に適用されることを特徴とする、請求項１乃至５のいずれか一項に記載の保護回路。
7. 前記電荷ポンプ（５、５’）が、２つのダイオード（Ｖ２ｕ、Ｖ２ｏ、Ｖ４ｕ、Ｖ４ｏ）と、蓄積容量（Ｃ２、Ｃ５）とを備え、前記２つのダイオード（Ｖ２ｕ、Ｖ２ｏ、Ｖ４ｕ、Ｖ４ｏ）が、直列に接続され、両ダイオード（Ｖ２ｕ、Ｖ２ｏ、Ｖ４ｕ、Ｖ４ｏ）の導通方向が、地面から離れる方向を指し、前記電荷ポンプの前記入力が、前記２つのダイオード（Ｖ２ｕ、Ｖ２ｏ、Ｖ４ｕ、Ｖ４ｏ）の接続点により形成され、前記蓄積容量（Ｃ２、Ｃ５）が、両ダイオード（Ｖ２ｕ、Ｖ２ｏ、Ｖ４ｕ、Ｖ４ｏ）と並列に接続されていることを特徴とする、請求項６に記載の保護回路。
8. 放電抵抗（Ｒ３、Ｒ７）が、前記蓄積容量（Ｃ２、Ｃ５）と並列に接続され、前記蓄積容量（Ｃ２、Ｃ５）が、前記放電抵抗（Ｒ３、Ｒ７）により、規定された態様で放電されることを特徴とする、請求項７に記載の保護回路。
9. 前記蓄積容量（Ｃ２、Ｃ５）での電圧が、好ましくはフィルタ回路を介したフィルタ処理の後に、前記スイッチング信号を形成することを特徴とする、請求項７または８に記載
   の保護回路。
10. 前記スイッチング機構（４）が、好ましくはＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）であるトランジスタにより形成され、前記スイッチング信号が、前記トランジスタの制御入力に入力されることを特徴とする、請求項１乃至９のいずれか一項に記載の保護回路。
11. 前記スイッチング機構が、少なくとも１つのスイッチング接点（７）とエキサイタコイル（６）とを備える継電器（Ｋ１）により形成され、前記少なくとも１つのスイッチング接点（７）の１つが、前記安全素子（３）と並列に配置されていることを特徴とする、請求項１乃至９のいずれか一項に記載の保護回路。
12. 前記スイッチング信号が、好ましくはＭＯＳＦＥＴ（Ｖ１、Ｖ３）であるトランジスタの制御入力に入力され、前記トランジスタが、前記エキサイタコイル（６）の電流を制御することを特徴とする、請求項１１に記載の保護回路。
13. 前記制御回路（２）および／または前記スイッチング機構（４）が、冗長に具体化された少なくとも２つの冗長経路を備え、前記制御回路（２）が、少なくとも２つの、好ましくは同一に具体化された経路を備えることを特徴とする、請求項１乃至１２のいずれか一項に記載の保護回路。
14. 前記制御回路（２）の前記冗長経路のそれぞれにトランジスタが設けられ、前記トランジスタが直列に接続されていることを特徴とする、請求項１０および１３または請求項１２および１３に記載の保護回路。
15. 制御システムと、電力素子と、請求項１乃至１４のいずれか一項に記載の保護回路（１）とを備え、前記制御システムが、交流電圧を生成および出力するために前記電力素子に制御信号を発行するように具体化され、さらに前記制御システムが、前記保護回路（１）に入力される制御パルス（ＷＤ１、ＷＤ２）の周期的な発行のために具体化される、インバータシステム。
16. 前記インバータシステムおよび／または前記インバータシステムに接続された負荷の動作状態を検出する手段であって、重大な動作状態である場合に制御パルス（ＷＤ１、ＷＤ２）の生成を非活性化するように具体化された手段により特徴付けられる、請求項１５に記載のインバータシステム。