JP6603363B2 - 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム - Google Patents
改善された二次相互接続ネットワークを備えたマルチプロセッサシステム Download PDFInfo
- Publication number
- JP6603363B2 JP6603363B2 JP2018093528A JP2018093528A JP6603363B2 JP 6603363 B2 JP6603363 B2 JP 6603363B2 JP 2018093528 A JP2018093528 A JP 2018093528A JP 2018093528 A JP2018093528 A JP 2018093528A JP 6603363 B2 JP6603363 B2 JP 6603363B2
- Authority
- JP
- Japan
- Prior art keywords
- bus controller
- processors
- multiprocessor system
- processor
- interconnect network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17381—Two dimensional, e.g. mesh, torus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
- G06F15/7882—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS for self reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
Description
Michael B.Doerr、William H.Hallidy、David A.Gibson、Craig M.Chaseを発明者とする、発明の名称「Processing System With Interspersed Stall Propagating Processors And Communication Elements」の米国特許第7415594号は、その全体を参照することにより、本明細書においてその全体が完全に論述されているかのように、本明細書に援用されるものとする。
ハードウェア構成プログラム:例えば集積回路等のハードウェアをプログラム又は構成するために使用できる、バイナリイメージにコンパイルできるソーステキストからなるプログラム。
マルチプロセッサシステム上の相互接続ネットワーク
Claims (15)
- 複数のプロセッサ;
複数のメモリ;
複数のルータ;
を備える、マルチプロセッサシステムであって、
各前記プロセッサは複数のプロセッサポートを備え、
前記複数のルータは、一次相互接続ネットワークを形成し、
前記複数のプロセッサ、前記複数のメモリ、前記複数のルータは、分散型配置で連結され、
前記マルチプロセッサシステムはまた、複数のインタフェースユニットを備え、
各前記インタフェースユニットは、それぞれの前記プロセッサ及びそれぞれの前記ルータに結合され、
前記複数のインタフェースユニットは、連結されて二次相互接続ネットワークを形成し、
前記マルチプロセッサシステムはまた、少なくとも1つの指定された前記インタフェースユニットに結合したバスコントローラを備え、
前記バスコントローラは、前記少なくとも1つの指定されたインタフェースユニットにデータを送信し、かつ前記少なくとも1つの指定されたインタフェースユニットからデータを受信するよう構成され、
前記バスコントローラは、前記少なくとも1つの指定されたインタフェースユニットにアクセスするための要求を調停するよう構成され、
前記マルチプロセッサシステムは、2つ以上のプロセッサそれぞれから受信したメッセージの比較を実行し、前記比較に基づいて複数のアクションの特定の1つを実行するよう構成される、マルチプロセッサシステム。 - 前記複数のアクションの特定の1つを実行し、前記バスコントローラは、前記2つ以上のプロセッサそれぞれから受信したメッセージが一致するとの判断に応答して前記メッセージの1つを二次相互接続ネットワークに送信するよう更に構成される、請求項1に記載のマルチプロセッサシステム。
- エラーハンドラユニットを更に備え、前記複数のアクションの前記特定の1つを実行し、前記バスコントローラは、前記2つ以上のプロセッサそれぞれが受信したメッセージが一致しないとの判断に応答して前記エラーハンドラユニットにコマンドを送信するよう更に構成される、請求項2に記載のマルチプロセッサシステム。
- 前記エラーハンドラユニットは、前記バスコントローラからの前記コマンドの受信に応答して改ざん事象を報告するよう構成される、請求項3に記載のマルチプロセッサシステム。
- 複数の入出力回路を更に備え、前記エラーハンドラユニットは、前記バスコントローラからの前記コマンドの受信に応答して前記入出力回路を無効にするよう構成される、請求項3に記載のマルチプロセッサシステム。
- 複数のフューズを更に備え、前記エラーハンドラユニットは、前記バスコントローラからの前記コマンドの受信に応答して前記複数のフューズの少なくとも1つを飛ばすよう構成される、請求項3に記載のマルチプロセッサシステム。
- マルチプロセッサシステム内で通信を行うための方法であって、
前記マルチプロセッサシステムは、分散型配置で連結された複数のプロセッサ及び複数のデータメモリルータを備え、
前記方法は:
第1の前記プロセッサから指定された前記プロセッサに関連付けられた指定された前記ルータへの通信経路を、一次相互接続ネットワーク上で確立するステップ;前記指定されたルータはプロセッサインターフェースブロックに接続され、
前記第1のプロセッサによって、前記一次相互接続ネットワークを通して前記指定されたルータに二次相互接続ネットワークからのメッセージを送信するステップ;
前記指定されたルータによって、前記二次相互接続ネットワークからの前記メッセージをプロセッサインタフェースブロックに提供するステップ;
前記プロセッサインタフェースブロックによって、前記二次相互接続ネットワークからの前記メッセージをバスコントローラに提供するステップ;
前記バスコントローラによって、前記複数のプロセッサの2つ以上のプロセッサからのメッセージを受信するステップ;
前記バスコントローラによって、前記複数のプロセッサの前記2つ以上のプロセッサから前記のメッセージをの比較を実行するステップ;
前記比較の結果に基づく複数のアクションの特定の1つを実行するステップ、
を含む方法。 - 前記2つ以上のプロセッサそれぞれから受信したメッセージが一致するとの判断に応答して前記メッセージの1つを二次相互接続ネットワークに送信するステップを含む前記複数のアクションの特定の1つを実行する、請求項7に記載の方法。
- 前記2つ以上のプロセッサそれぞれから受信したメッセージが一致しないとの判断に応答して前記マルチプロセッサシステムに含まれるエラーハンドラユニットへのコマンドの送信を含む前記複数のアクションの前記特定の1つを実行する、請求項8に記載の方法。
- 前記エラーハンドラユニットによって、前記バスコントローラからの前記コマンドの受信に応答して改ざん事象を報告するステップを更に含む、請求項9に記載の方法。
- 前記エラーハンドラユニットによる、前記バスコントローラからの前記コマンドを受信する前記エラーハンドラユニットに応答して前記マルチプロセッサシステムに含まれる入出力(I/O)回路の少なくとも1つを無効にするステップを更に含む、請求項9に記載の方法。
- 複数のプロセッサ;
複数のデータメモリルータ
を備える、マルチプロセッサシステムであって、
各前記プロセッサは複数のプロセッサポートを備え、
前記複数のデータメモリルータは一次相互接続ネットワークを形成し、各データメモリルータは複数の通信ポートを含み、第1のメモリと、ルーティングエンジンを備え、
前記複数のプロセッサと前記複数のデータメモリルータは、分散型配置で連結され、
複数のインタフェースユニットは、連結されて二次相互接続ネットワークを形成し、各インタフェースユニットは、それぞれの前記プロセッサ及びそれぞれの前記データメモリルータに結合され、
前記マルチプロセッサシステムは、少なくとも第1及び第2の前記インタフェースユニットに結合したバスコントローラを備え、
前記バスコントローラは、前記第1のインタフェースユニットにデータを送信し、かつ前記第2のインタフェースユニットからデータを受信するよう構成され、
前記バスコントローラは、少なくとも前記第1及び第2のインタフェースユニットにアクセスするための要求を調停するよう構成され、
前記バスコントローラは、前記複数のプロセッサの前記2つ以上のプロセッサから受信したメッセージをの比較を実行するよう構成され、および、
前記バスコントローラは、前記比較の結果に基づく複数のアクションの特定の1つを実行するよう構成される、マルチプロセッサシステム。 - 前記複数のアクションの特定の1つを実行し、前記バスコントローラは、前記2つ以上のプロセッサそれぞれから受信したメッセージが一致するとの判断に応答して前記メッセージの1つを前記二次相互接続ネットワークに送信するよう更に構成される、請求項12に記載のマルチプロセッサシステム。
- エラーハンドラユニットを更に備え、前記複数のアクションの前記特定の1つを実行し、前記バスコントローラは、前記2つ以上のプロセッサそれぞれが受信したメッセージが一致しないとの判断に応答して前記エラーハンドラユニットにコマンドを送信するよう更に構成される、請求項13に記載のマルチプロセッサシステム。
- 複数の入出力回路を更に備え、前記エラーハンドラユニットは、前記バスコントローラからの前記コマンドの受信に応答して前記入出力回路を無効にするよう構成される、請求項14に記載のマルチプロセッサシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019186694A JP6959310B2 (ja) | 2012-12-13 | 2019-10-10 | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム |
JP2021165241A JP7289341B2 (ja) | 2012-12-13 | 2021-10-07 | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261736851P | 2012-12-13 | 2012-12-13 | |
US61/736,851 | 2012-12-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015547381A Division JP6341930B2 (ja) | 2012-12-13 | 2013-11-21 | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019186694A Division JP6959310B2 (ja) | 2012-12-13 | 2019-10-10 | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018125044A JP2018125044A (ja) | 2018-08-09 |
JP2018125044A5 JP2018125044A5 (ja) | 2019-05-16 |
JP6603363B2 true JP6603363B2 (ja) | 2019-11-06 |
Family
ID=49765667
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015547381A Active JP6341930B2 (ja) | 2012-12-13 | 2013-11-21 | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム |
JP2018093528A Active JP6603363B2 (ja) | 2012-12-13 | 2018-05-15 | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム |
JP2019186694A Active JP6959310B2 (ja) | 2012-12-13 | 2019-10-10 | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム |
JP2021165241A Active JP7289341B2 (ja) | 2012-12-13 | 2021-10-07 | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015547381A Active JP6341930B2 (ja) | 2012-12-13 | 2013-11-21 | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019186694A Active JP6959310B2 (ja) | 2012-12-13 | 2019-10-10 | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム |
JP2021165241A Active JP7289341B2 (ja) | 2012-12-13 | 2021-10-07 | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム |
Country Status (5)
Country | Link |
---|---|
US (6) | US9292464B2 (ja) |
EP (3) | EP3614273A3 (ja) |
JP (4) | JP6341930B2 (ja) |
CN (1) | CN104919442B (ja) |
WO (1) | WO2014092968A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104919442B (zh) * | 2012-12-13 | 2017-10-10 | 相干逻辑公司 | 具有改进的辅互连网络的多处理器系统 |
CN104780122B (zh) * | 2015-03-23 | 2018-09-11 | 中国人民解放军信息工程大学 | 基于缓存再分配的层次化片上网络路由器的控制方法 |
JP5943115B1 (ja) * | 2015-03-27 | 2016-06-29 | 日本電気株式会社 | 集積回路、半導体装置、カード及びデータ転送方法 |
CA3060368C (en) * | 2017-04-17 | 2020-07-28 | Cerebras Systems Inc. | Dataflow triggered tasks for accelerated deep learning |
US11093251B2 (en) | 2017-10-31 | 2021-08-17 | Micron Technology, Inc. | System having a hybrid threading processor, a hybrid threading fabric having configurable computing elements, and a hybrid interconnection network |
WO2019090032A1 (en) * | 2017-11-03 | 2019-05-09 | Coherent Logix, Inc. | Memory network processor |
EP3776243A1 (en) | 2018-03-31 | 2021-02-17 | Micron Technology, Inc. | Backpressure control using a stop signal for a multi-threaded, self-scheduling reconfigurable computing fabric |
CN111919207A (zh) | 2018-03-31 | 2020-11-10 | 美光科技公司 | 多线程自调度可重新配置计算架构 |
WO2019191744A1 (en) | 2018-03-31 | 2019-10-03 | Micron Technology, Inc. | Loop execution control for a multi-threaded, self-scheduling reconfigurable computing fabric using a reenter queue |
WO2019191743A1 (en) | 2018-03-31 | 2019-10-03 | Micron Technology, Inc. | Conditional branching control for a multi-threaded, self- scheduling reconfigurable computing fabric |
US11010161B2 (en) | 2018-03-31 | 2021-05-18 | Micron Technology, Inc. | Multiple types of thread identifiers for a multi-threaded, self-scheduling reconfigurable computing fabric |
US11275710B2 (en) | 2018-03-31 | 2022-03-15 | Micron Technology, Inc. | Loop thread order execution control of a multi-threaded, self-scheduling reconfigurable computing fabric |
US10990392B2 (en) | 2018-03-31 | 2021-04-27 | Micron Technology, Inc. | Efficient loop execution for a multi-threaded, self-scheduling reconfigurable computing fabric |
WO2019191741A1 (en) | 2018-03-31 | 2019-10-03 | Micron Technology, Inc. | Execution control of a multi-threaded, self-scheduling reconfigurable computing fabric |
CN110262993B (zh) * | 2019-06-11 | 2022-02-08 | 浙江华创视讯科技有限公司 | 输入信息的读取方法及电路、存储介质、电子装置 |
US11102030B2 (en) * | 2019-06-27 | 2021-08-24 | Rockwell Automation Technologies, Inc. | Daisy chaining point-to-point link sensors |
US11573834B2 (en) | 2019-08-22 | 2023-02-07 | Micron Technology, Inc. | Computational partition for a multi-threaded, self-scheduling reconfigurable computing fabric |
US11150900B2 (en) | 2019-08-28 | 2021-10-19 | Micron Technology, Inc. | Execution or write mask generation for data selection in a multi-threaded, self-scheduling reconfigurable computing fabric |
US11494331B2 (en) | 2019-09-10 | 2022-11-08 | Cornami, Inc. | Reconfigurable processor circuit architecture |
CN112419140B (zh) * | 2020-12-02 | 2024-01-23 | 海光信息技术股份有限公司 | 数据处理装置、数据处理方法及电子设备 |
FR3121239A1 (fr) * | 2021-03-24 | 2022-09-30 | Thales | Système de communication comprenant une pluralité de processeurs et au moins un commutateur, et un procédé de communication associé |
CN116263752A (zh) * | 2021-12-15 | 2023-06-16 | 阿里巴巴(中国)有限公司 | 用于芯片间通信的处理单元、处理系统及方法 |
US20240201990A1 (en) * | 2022-12-14 | 2024-06-20 | Advanced Micro Devices, Inc. | Fused Data Generation and Associated Communication |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5123109A (en) * | 1983-05-31 | 1992-06-16 | Thinking Machines Corporation | Parallel processor including a processor array with plural data transfer arrangements including (1) a global router and (2) a proximate-neighbor transfer system |
US5280474A (en) * | 1990-01-05 | 1994-01-18 | Maspar Computer Corporation | Scalable processor to processor and processor-to-I/O interconnection network and method for parallel processing arrays |
EP0562251A2 (en) * | 1992-03-24 | 1993-09-29 | Universities Research Association, Inc. | Parallel data transfer network controlled by a dynamically reconfigurable serial network |
JP3595033B2 (ja) * | 1995-07-18 | 2004-12-02 | 株式会社日立製作所 | 高信頼化コンピュータシステム |
US5859985A (en) | 1996-01-14 | 1999-01-12 | At&T Wireless Services, Inc. | Arbitration controller for providing arbitration on a multipoint high speed serial bus using drivers having output enable pins |
KR100259276B1 (ko) * | 1997-01-27 | 2000-06-15 | 윤종용 | 대역폭확장이 가능한 상호연결망 |
US6131135A (en) | 1998-06-30 | 2000-10-10 | Intel Corporation | Arbitration method for a system with two USB host controllers |
US6247100B1 (en) | 2000-01-07 | 2001-06-12 | International Business Machines Corporation | Method and system for transmitting address commands in a multiprocessor system |
US6961782B1 (en) * | 2000-03-14 | 2005-11-01 | International Business Machines Corporation | Methods for routing packets on a linear array of processors |
US7058750B1 (en) * | 2000-05-10 | 2006-06-06 | Intel Corporation | Scalable distributed memory and I/O multiprocessor system |
US6697919B2 (en) * | 2000-06-10 | 2004-02-24 | Hewlett-Packard Development Company, L.P. | System and method for limited fanout daisy chaining of cache invalidation requests in a shared-memory multiprocessor system |
US7415594B2 (en) | 2002-06-26 | 2008-08-19 | Coherent Logix, Incorporated | Processing system with interspersed stall propagating processors and communication elements |
US7359932B2 (en) * | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor system |
US6920627B2 (en) * | 2002-12-13 | 2005-07-19 | Xilinx, Inc. | Reconfiguration of a programmable logic device using internal control |
US7203775B2 (en) * | 2003-01-07 | 2007-04-10 | Hewlett-Packard Development Company, L.P. | System and method for avoiding deadlock |
JP4492035B2 (ja) * | 2003-04-21 | 2010-06-30 | 日本電気株式会社 | データ処理装置 |
US7574581B2 (en) * | 2003-04-28 | 2009-08-11 | International Business Machines Corporation | Cross-chip communication mechanism in distributed node topology to access free-running scan registers in clock-controlled components |
US7290169B2 (en) * | 2004-04-06 | 2007-10-30 | Hewlett-Packard Development Company, L.P. | Core-level processor lockstepping |
US8335909B2 (en) * | 2004-04-15 | 2012-12-18 | Raytheon Company | Coupling processors to each other for high performance computing (HPC) |
EP2383657A1 (en) * | 2005-04-21 | 2011-11-02 | Violin Memory, Inc. | Interconnetion system |
US7649845B2 (en) * | 2005-09-30 | 2010-01-19 | Intel Corporation | Handling hot spots in interconnection networks |
EP2008182B1 (en) * | 2006-03-27 | 2010-05-12 | Coherent Logix Incorporated | Programming a multi-processor system |
US8228930B1 (en) * | 2006-06-02 | 2012-07-24 | The Board Of Trustees Of The Leland Stanford Junior University | Interconnection network router arrangements and methods therefor |
JP5055942B2 (ja) * | 2006-10-16 | 2012-10-24 | 富士通株式会社 | 計算機クラスタ |
US7773510B2 (en) * | 2007-05-25 | 2010-08-10 | Zeugma Systems Inc. | Application routing in a distributed compute environment |
US8285789B2 (en) * | 2007-10-05 | 2012-10-09 | Intel Corporation | Flattened butterfly processor interconnect network |
US7877536B2 (en) * | 2007-12-26 | 2011-01-25 | Texas Instruments Incorporated | Scalable distributed routing scheme for PCI express switches |
US8140796B2 (en) * | 2007-12-27 | 2012-03-20 | Igt | Serial advanced technology attachment write protection: mass storage data protection device |
WO2010060243A1 (en) * | 2008-11-28 | 2010-06-03 | Siemens Aktiengesellschaft | Automatic control system and method for executing control program in parallel |
US8171328B2 (en) * | 2008-12-31 | 2012-05-01 | Intel Corporation | State history storage for synchronizing redundant processors |
US8307116B2 (en) * | 2009-06-19 | 2012-11-06 | Board Of Regents Of The University Of Texas System | Scalable bus-based on-chip interconnection networks |
JP5333200B2 (ja) * | 2009-12-25 | 2013-11-06 | 富士通株式会社 | パケット通信制御装置、メモリアクセス制御装置及び情報処理システム |
WO2012051577A1 (en) * | 2010-10-15 | 2012-04-19 | Coherent Logix, Incorporated | Disabling communication in a multiprocessor system |
JP5860670B2 (ja) * | 2010-11-05 | 2016-02-16 | インテル コーポレイション | Dragonflyプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング |
WO2013128494A1 (en) * | 2012-03-02 | 2013-09-06 | Hitachi, Ltd. | Storage system and data transfer control method |
WO2014088698A2 (en) * | 2012-12-06 | 2014-06-12 | Coherent Logix, Incorporated | Processing system with synchronization instruction |
CN104919442B (zh) * | 2012-12-13 | 2017-10-10 | 相干逻辑公司 | 具有改进的辅互连网络的多处理器系统 |
US9992135B2 (en) * | 2015-12-11 | 2018-06-05 | Intel Corporation | Apparatus and method for fusion of compute and switching functions of exascale system into a single component by using configurable network-on-chip fabric with distributed dual mode input-output ports and programmable network interfaces |
-
2013
- 2013-11-21 CN CN201380070450.1A patent/CN104919442B/zh active Active
- 2013-11-21 WO PCT/US2013/071307 patent/WO2014092968A1/en active Application Filing
- 2013-11-21 JP JP2015547381A patent/JP6341930B2/ja active Active
- 2013-11-21 US US14/086,648 patent/US9292464B2/en active Active
- 2013-11-21 EP EP19195487.4A patent/EP3614273A3/en not_active Ceased
- 2013-11-21 EP EP13805655.1A patent/EP2932398B1/en active Active
- 2013-11-21 EP EP16174345.5A patent/EP3109769B1/en active Active
-
2016
- 2016-02-15 US US15/043,905 patent/US9612984B2/en active Active
-
2017
- 2017-02-20 US US15/437,343 patent/US10185672B2/en active Active
-
2018
- 2018-05-15 JP JP2018093528A patent/JP6603363B2/ja active Active
-
2019
- 2019-01-21 US US16/252,827 patent/US10747689B2/en active Active
- 2019-10-10 JP JP2019186694A patent/JP6959310B2/ja active Active
-
2020
- 2020-07-14 US US16/928,611 patent/US11755504B2/en active Active
-
2021
- 2021-10-07 JP JP2021165241A patent/JP7289341B2/ja active Active
-
2023
- 2023-09-08 US US18/243,943 patent/US20240256472A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20190155761A1 (en) | 2019-05-23 |
JP7289341B2 (ja) | 2023-06-09 |
US10747689B2 (en) | 2020-08-18 |
US9292464B2 (en) | 2016-03-22 |
EP3109769A2 (en) | 2016-12-28 |
CN104919442B (zh) | 2017-10-10 |
EP3614273A3 (en) | 2020-04-15 |
EP3109769A3 (en) | 2018-03-28 |
WO2014092968A1 (en) | 2014-06-19 |
JP2022023108A (ja) | 2022-02-07 |
JP2018125044A (ja) | 2018-08-09 |
EP3109769B1 (en) | 2019-10-16 |
US9612984B2 (en) | 2017-04-04 |
EP2932398B1 (en) | 2016-07-13 |
US10185672B2 (en) | 2019-01-22 |
JP2020004458A (ja) | 2020-01-09 |
JP6341930B2 (ja) | 2018-06-13 |
US11755504B2 (en) | 2023-09-12 |
US20240256472A1 (en) | 2024-08-01 |
US20200341914A1 (en) | 2020-10-29 |
US20170161214A1 (en) | 2017-06-08 |
CN104919442A (zh) | 2015-09-16 |
US20140173161A1 (en) | 2014-06-19 |
EP3614273A2 (en) | 2020-02-26 |
JP2015537324A (ja) | 2015-12-24 |
EP2932398A1 (en) | 2015-10-21 |
JP6959310B2 (ja) | 2021-11-02 |
US20160162424A1 (en) | 2016-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6603363B2 (ja) | 改善された二次相互接続ネットワークを備えたマルチプロセッサシステム | |
US10838787B2 (en) | Processing system with interspersed processors with multi-layer interconnect | |
US10802995B2 (en) | Unified address space for multiple hardware accelerators using dedicated low latency links | |
US9942146B2 (en) | Router path selection and creation in a single clock cycle | |
US8218448B1 (en) | Control networks providing reliable communications between different entities |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20190404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6603363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |