JP6517434B2 - 電子装置及び接続体 - Google Patents

電子装置及び接続体 Download PDF

Info

Publication number
JP6517434B2
JP6517434B2 JP2018517911A JP2018517911A JP6517434B2 JP 6517434 B2 JP6517434 B2 JP 6517434B2 JP 2018517911 A JP2018517911 A JP 2018517911A JP 2018517911 A JP2018517911 A JP 2018517911A JP 6517434 B2 JP6517434 B2 JP 6517434B2
Authority
JP
Japan
Prior art keywords
terminal
electronic device
sensing
main terminal
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018517911A
Other languages
English (en)
Other versions
JPWO2018150555A1 (ja
Inventor
宗一郎 梅田
宗一郎 梅田
雄司 森永
雄司 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2018150555A1 publication Critical patent/JPWO2018150555A1/ja
Application granted granted Critical
Publication of JP6517434B2 publication Critical patent/JP6517434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Measuring Fluid Pressure (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、電子装置及び接続体に関する。
従来から、半導体素子を基板の導体層上に載置し、当該半導体素子のおもて面と端子とをはんだを介してワイヤや接続子で接続することが知られている。また、半導体素子における電圧を検出する目的でセンシング端子が利用されることがある（特開平７−２４５４０１号）。このようなセンシング端子は接続子の基端部に接続された導体層に接続されていたことから、半導体素子の電圧を測定するためのセンシング電流経路と半導体素子を流れる電流経路とが一部で重複してしまっており、接続子の配線抵抗分の電圧降下がセンシング端子で検出される電圧に影響を及ぼしていた。
このような点に鑑み、本発明は、配線抵抗による影響を極力受けずに、電子素子の正確な電圧を検出できる電子装置及び接続体を提供する。
本発明の一例による電子装置は、
封止部と、
前記封止部から外方に突出する第一主端子と、
前記封止部から外方に突出する第二主端子と、
前記第一主端子におもて面が電気的に接続され、前記第二主端子に裏面が電気的に接続され、前記封止部内に設けられた電子素子と、
前記電子素子のおもて面に接続されるヘッド部と、
前記封止部から外部に突出し、センシングのために用いられるセンシング端子と、
前記ヘッド部と一体に形成され、前記センシング端子に電気的に接続される接続部と、
を備え、
センシング電流経路のうち前記センシング端子及び前記接続部内を流れる電流は、前記第二主端子、前記電子素子及び前記第一主端子を流れる主電流経路と重複しない。
本発明の一例による電子装置において、
前記センシング端子及び前記接続部と前記ヘッド部とが一体に形成されてもよい。
本発明の一例による電子装置において、
前記第一主端子と前記ヘッド部とが一体に形成されてもよい。
本発明の一例による電子装置は、
前記ヘッド部と一体に形成され、前記封止部内で導体層に接続される基端部をさらに備えてもよい。
本発明の一例による電子装置は、
前記電子素子は耐圧構造を有し、
前記ヘッド部と一体に形成され、前記耐圧構造との接触を回避するための回避部をさらに備えてもよい。
本発明の一例による接続体は、
封止部と、前記封止部から外方に突出する第一主端子と、前記封止部から外方に突出する第二主端子と、前記第一主端子におもて面が電気的に接続され、前記第二主端子に裏面が電気的に接続され、前記封止部内に設けられた電子素子と、を有する電子装置に用いられる接続体であって、
前記電子素子のおもて面に接続されるヘッド部と、
前記封止部から外部に突出してセンシングのために用いられるセンシング端子に電気的に接続され、前記ヘッド部と一体に形成される接続部と、
を備え、
センシング電流経路のうち前記接続部内を流れる電流のセンシング電流経路は、前記第二主端子、前記電子素子及び前記第一主端子を流れる主電流経路と重複しない。
本発明では、ヘッド部と接続部とが一体に形成されることから配線抵抗による影響を極力防止でき、センシング電流経路のうち接続部内を流れる電流が第一主端子、電子素子及び第二主端子を流れる主電流経路と重複しないようになっていることから、主電流経路に起因する配線抵抗による影響も防止できる。このため、電子素子の電圧をより正確に検出できる。
図１は、本発明の第１の実施の形態による半導体装置の斜視図である。 図２は、本発明の第１の実施の形態による半導体装置において、封止部を除去した態様を示した斜視図である。 図３は、図２に示した態様を側方から見た側方図である。 図４は、図３を拡大した側方図である。 図５は、図２に示した態様を拡大した斜視図である。 図６は、本発明の第１の実施の形態で用いられるヘッド部、回避部等の関係を示した底面図である。 図７は、本発明の第１の実施の形態において、治具を用いて接続体を設置する態様を示した側方図である。 図８は、接続部とおもて面側センシング端子とが別体になっている態様を示した側方図である。 図９は、本発明の第２の実施の形態で用いられる接続体を示した斜視図である。
第１の実施の形態
《構成》
本実施の形態の電子装置の一例である半導体装置は、図１に示すように、封止樹脂等からなる封止部９０と、封止部９０から外方に突出する第一主端子１１と、封止部９０から外方に突出する第二主端子１２と、を有している。半導体装置は、図２に示すように、第一主端子１１におもて面が電気的に接続され、第二主端子１２に裏面が電気的に接続され、封止部９０内に設けられた半導体素子９５と、半導体素子９５のおもて面に接続されるヘッド部４０と、封止部９０から外部に突出し、ソース側のセンシングのために用いられるおもて面側のセンシング端子１３（以下「おもて面側センシング端子１３」という。）と、ヘッド部４０と一体に形成され、おもて面側センシング端子１３に電気的に接続される接続部３５と、を有している。センシング電流経路のうち、おもて面側センシング端子１３及び接続部３５内を流れる電流の経路は、第二主端子１２、半導体素子９５及び第一主端子１１を流れる主電流経路と重複しないようになっている（図５参照）。本実施の形態では、第一端子として主電流が流れる第一主端子１１を用いて説明し、第二端子として主電流が流れるおもて面側センシング端子１３を用いて説明するが、これに限られることはない。第一端子に主電流が流れない態様を採用することもできるし、第二端子がセンシングために用いられない態様を用いることもできる。
本実施の形態では、電子装置として半導体装置を用い、電子素子として半導体素子９５を用いて説明するが、これに限られるものではなく、特に「半導体」である必要はない。
図２に示すように、半導体装置は、例えば絶縁性材料からなる基板５と、基板５上に設けられ、銅等からなる導体層７０と、を有してもよい。図４に示すように、基板５の裏面には、銅等からなる放熱板７９が設けられてもよい。
図２に示す態様では、導体層７０に第二主端子１２が接続され、第二主端子１２は半導体素子９５の裏面と導体層７０を介して接続されている。第二主端子１２の導体層７０との接続箇所の周縁には、はんだ等の導電性接着剤が流れ出るのを防止するためのレジスト（図示せず）が設けられてもよい。半導体素子９５の裏面と導体層７０とは、はんだ等の導電性接着剤を介して接続されてもよい。ヘッド部４０と半導体素子９５のおもて面も、はんだ等の導電性接着剤７５を介して接続されてもよい（図４参照）。
半導体素子９５はガードリング等の耐圧構造を有してもよい。このような耐圧構造を半導体素子９５が有している場合には、図３に示すように、ヘッド部４０と一体に形成され、耐圧構造との接触を回避するための回避部３１，３２が設けられてもよい。このような回避部３１，３２は、半導体素子９５の耐圧構造に対応して設けられ、ガードリング等の耐圧構造の配置位置、平面方向の太さ等に基づき、予め設計されることになる。
回避部３１，３２は、第一主端子１１及びヘッド部４０の間に設けられた第一回避部３１と、おもて面側センシング端子１３及びヘッド部４０の間に設けられた第二回避部３２と、を有してもよい。第一回避部３１は半導体素子９５から離間するように凹んだ第一凹部３１ａであってもよく、第二回避部３２は半導体素子９５から離間するように凹んだ第二凹部３２ａであってもよい。なお、図７では、凹部が用いられていない態様が示されている。
第一主端子１１及び第二主端子１２は、大容量の電流が流れるパワー端子であってもよい。そして、主電流経路は、第二主端子１２、導体層７０、半導体素子９５の裏面及びおもて面、ヘッド部４０、第一回避部３１及び第一主端子１１を通過するようにして形成されている（図２参照）。他方、センシング電流経路は、半導体素子９５のおもて面、ヘッド部４０、第二回避部３２、接続部３５及びおもて面側センシング端子１３を通過するようにして形成されている。そして、半導体素子９５のおもて面からヘッド部４０に流れた電流は、一方では、主電流経路に沿って第一回避部３１及び第一主端子１１を通過し、他方では、センシング電流経路に沿って第二回避部３２、接続部３５及びおもて面側センシング端子１３を通過する。
図２で示すように、おもて面側センシング端子１３及び接続部３５とヘッド部４０は一体に形成されてもよい。これに限られることはなく、例えば、図８に示すように、接続部３５とヘッド部４０とは一体に形成されるが、接続部３５とおもて面側センシング端子１３とは別体になってもよい。一例としては、接続部３５の裏面がおもて面側センシング端子１３のおもて面と導電性接着剤等を介して電気的に接続されてもよい。
図２で示すように、第一主端子１１とヘッド部４０は一体に形成されてもよい。第一主端子１１とヘッド部４０とが一体に形成される場合には、図３及び図４に示すように、第一主端子１１は導体層７０に接続されておらず、導体層７０から離隔して設けられてもよい。また、この態様では、第一主端子１１の下方には導体層７０が設けられていなくてもよいし、第一回避部３１の途中で第一回避部３１が封止部９０の側面から外部に露出してもよいし、第一回避部３１の直後で第一主端子１１が封止部９０の側面から外部に露出してもよい。
第一主端子１１とヘッド部４０が一体に形成されており、おもて面側センシング端子１３、接続部３５及びヘッド部４０とが一体に形成されている場合には、図３及び図７に示すように、第一主端子１１の裏面側高さとおもて面側センシング端子１３の裏面側高さとは対応していてもよい。ここで高さが対応するとは、第一主端子１１及びおもて面側センシング端子１３のうち厚みの厚い方の端子の厚さに対して１０％の範囲で合致していることを意味する。第一主端子１１及びおもて面側センシング端子１３の厚みＴ０が同じ場合には、第一主端子１１の裏面側高さと第二主端子１２の裏面側高さとのずれは、当該厚みＴ０の１０％以内に収まっており、０．１Ｔ０以下の範囲に収まっていることを意味する。第一主端子１１及びおもて面側センシング端子１３の厚みが異なる場合には、厚みの厚い方の厚さＴ１の１０％以内に収まっており、０．１Ｔ１以下の範囲に収まっていることを意味する。第一主端子１１の裏面側高さとおもて面側センシング端子１３の裏面側高さとは合致していてもよい。合致する場合には、第一主端子１１の裏面側高さとおもて面側センシング端子１３の裏面側高さとのずれは製造誤差の範囲に収まっていることを意味する。
また、第一主端子１１とヘッド部４０が一体に形成されており、接続部３５とヘッド部４０とが一体に形成されている場合には、第一主端子１１の裏面側高さと接続部３５に連結されたおもて面側センシング端子１３の裏面側高さとは対応していてもよい（図８参照）。ここで高さが対応するとは、前述した態様と同様、第一主端子１１及びおもて面側センシング端子１３のうち厚みの厚い方の端子の厚さに対して１０％の範囲で合致していることを意味する。第一主端子１１の裏面側高さとおもて面側センシング端子１３の裏面側高さとは合致していてもよい。合致する場合には、第一主端子１１の裏面側高さとおもて面側センシング端子１３の裏面側高さとのずれは製造誤差の範囲に収まっていることを意味する。また、本実施の形態において「連結」には「一体」になっている態様も含まれている。
図２及び図３に示すように、おもて面側センシング端子１３及び接続部３５と第一主端子１１は、ヘッド部４０から逆方向に延びて設けられてもよい。この場合には、第一主端子１１とおもて面側センシング端子１３を治具９９を受けるための治具受けとして利用してもよい（図７）。但し、おもて面側センシング端子１３及び接続部３５と第一主端子１１は、ヘッド部４０から見て、異なる方向に延びていればよく、これに限られることはない。例えば、おもて面側センシング端子１３及び接続部３５と第一主端子１１は、９０度又は９０度より大きな角度（鈍角）を形成するようにして延びてもよい。
図６に示すように、ヘッド部４０は、半導体素子９５側に突出した第二凸部４２と、第二凸部４２から半導体素子９５側に突出する第一凸部４１とを有してもよい。
図２に示す態様では、一例として、おもて面側センシング端子１３及び接続部３５の幅よりも第一回避部３１、ヘッド部４０及び第二回避部３２の幅が大きくなっており、第一回避部３１、ヘッド部４０及び第二回避部３２の幅よりも第一主端子１１及び第二主端子１２の幅が大きくなっている。
センシング電流経路に関しては大容量の電流を流す必要がないので、第二回避部３２、接続部３５及びおもて面側センシング端子１３の幅が狭くなっていてもよい。一例としては、第二回避部３２、接続部３５及びおもて面側センシング端子１３の各々の幅が狭くなっており、ヘッド部４０の幅の３分の１以下又は５分の１以下となってもよい。なお、図２に示す態様では、第二回避部３２のヘッド部側の幅は大きくなっているが、このような態様になっている必要はない。但し、図２のように第二回避部３２のヘッド部側の幅は大きくし、ヘッド部側の幅をヘッド部４０の幅に対応させることで、第二回避部３２の平面形状ヘッド部４０の幅を確実に確保することができる。つまり、ヘッド部４０、第二回避部３２等を形成する際には銅板等の導電性部材を打ち抜くことが考えられるが、ヘッド部４０の幅を確実に確保する観点からは、ヘッド部４０に隣接する第二回避部３２の幅をヘッド部４０の幅と同程度にすることが好ましい。他方、ヘッド部４０の幅を多少なりとも犠牲にする場合には、第二回避部３２の幅を全体にわたり狭くすることも考えられる。
図１に示す態様では、封止部９０の一方側の側面から、第二主端子１２、おもて面側センシング端子１３、裏面側センシング端子１４及び制御端子１５が外方から突出し、封止部９０の他方側の側面から第一主端子１１が外方に突出している。第一主端子１１、第二主端子１２、おもて面側センシング端子１３、裏面側センシング端子１４及び制御端子１５はおもて面側に曲げられ、おもて面側に設けられた制御基板（図示せず）と接続されるようになっている。この制御基板は、半導体素子９５を制御するために用いられるものである。
半導体装置の封止部９０内の構造は線対称となっていてもよい。一例としては、第一主端子１１、第二主端子１２、おもて面側センシング端子１３、裏面側センシング端子１４、制御端子１５及び導体層７０の各々が任意の直線に対して線対称となるようにして配置されてもよい。なお、図２にはワイヤ１９も示されている。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果について説明する。
本実施の形態によれば、ヘッド部４０と接続部３５とが一体に形成されることから配線抵抗による影響を極力防止できる。さらに、センシング電流経路のうちおもて面側センシング端子１３及び接続部３５内を流れる電流が、第一主端子１１、半導体素子９５及び第二主端子１２を流れる主電流経路と重複しないようになっていることから（図５参照）、主電流経路に起因する配線抵抗による影響も防止できる。このため、半導体素子９５の電圧をより正確に検出できる。
従来の構成では半導体素子９５における電圧を検出するおもて面側センシング端子１３は接続子の基端部に接続された導体層７０に接続されていたことから、半導体素子９５の電圧を測定するためのセンシング電流経路と半導体素子９５を流れる電流経路とが少なくとも同じ接続子を通過することになっており、接続子の配線抵抗分の電圧降下がおもて面側センシング端子１３で検出される電圧に影響を及ぼしていた。これに対して、本実施の形態によれば、半導体素子９５のおもて面からヘッド部４０に流れた電流は、一方では、主電流経路に沿って第一回避部３１及び第一主端子１１を通過し、他方では、センシング電流経路に沿って第二回避部３２、接続部３５及びおもて面側センシング端子１３を通過する。このため、おもて面側センシング端子１３によって検出される半導体素子９５の電圧は、より正確な値として検出されることになる。
なお、第一主端子１１及び第二主端子１２に大容量の電流（例えば２００Ａ〜３００Ａ以上）が流れる場合には、配線抵抗による電圧降下の影響が大きくなる。このため、このように大容量の電流が流れる場合に、本実施の形態の態様を採用することは、非常に有益である。
図２等に示すように、おもて面側センシング端子１３及び接続部３５とヘッド部４０とが一体に形成されている態様を採用した場合には、おもて面側センシング端子１３及び接続部３５とヘッド部４０とを同じ材料で一体形成できることから、おもて面側センシング端子１３及び接続部３５とヘッド部４０とが別体となった場合のように接続態様によって検出される電圧が影響を受けない。このため、おもて面側センシング端子１３による電圧の検知をより正確に行うことができる点で有益である。
図８に示すように、ヘッド部４０と接続部３５とが一体に形成され、接続部３５とおもて面側センシング端子１３とが別体に形成される場合でも、接続部３５とおもて面側センシング端子１３とが導体層７０を介さずに接続されるときには、接続部３５と導体層７０及びおもて面側センシング端子１３と導体層７０との間の接続態様によって検出される電圧が影響を受けない。このため、おもて面側センシング端子１３による電圧の検知を正確に行うことができる点で有益である。
第一主端子１１とヘッド部４０が一体に形成される場合には、第一主端子１１に接続するための導体層７０が必要なくなり、第一主端子１１の裏面側には導体層７０が設けられていなくてもよい。このように導体層７０を設けない場合には、製造コストを下げることができる。また、第一主端子１１とヘッド部４０とを一体に形成する場合には、導体層７０を介することなく端子を封止部９０の側面から外方に露出させることができるので、導体層７０を設けない分、面内方向における大きさを小さくすることも期待できる。なお、従来の構成では、半導体素子９５における電圧を検出するおもて面側センシング端子１３が接続子の基端部に接続された導体層７０に接続されていたことから、このような導体層７０を設ける必要があった。
耐圧構造を半導体素子９５が有している場合に、ヘッド部４０と一体に形成され、耐圧構造との接触を回避するための回避部３１，３２が設けられている場合には（図４等参照）、半導体素子９５の耐圧構造と接続体５０とが電気的に接触してしまうことを未然に防止できる。また、この態様において、図２等に示すように、接続部３５が、おもて面側センシング端子１３、第二回避部３２及びヘッド部４０と一体に形成されている態様を採用した場合には、ヘッド部４０からおもて面側センシング端子１３までの間の部材を一体に形成でき、これらのいずれかが別体となった場合のように接続態様によって流れる電流が変わることがない。このため、おもて面側センシング端子１３による電圧又は電流の検知をより正確に行うことができる。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
第１の実施の形態では、ヘッド部４０と第一主端子１１とが一体に形成されている態様を用いて説明したが、第２の実施の形態の接続体５０ａは、図９に示すように、第一主端子１１とヘッド部４０とは別体になっている。本実施の形態では、ヘッド部４０と一体に形成され、封止部９０内で導体層７０に接続される基端部４５が設けられている。
その他の構成は、第１の実施の形態と同様である。第２の実施の形態において、第１の実施の形態と同じ又は同様の部材等については同じ符号を付し、その説明を省略する。本実施の形態では、ヘッド部４０と第一主端子１１とが一体に形成されている場合の効果以外に関しては、第１の実施の形態によって実現される効果と同様の効果を得ることができる。
最後になったが、上述した各実施の形態の記載、変形例の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
１１ 第一主端子
１２ 第二主端子
１３ おもて面側センシング端子
３１ 第一回避部
３２ 第二回避部
３５ 接続部
４０ ヘッド部
５０，５０ａ 接続体
７０ 導体層
７５ 導電性接着剤
９０ 封止部
９５ 半導体素子（電子素子）

Claims (6)

  1. 封止部と、
    前記封止部から外方に突出する第一主端子と、
    前記封止部から外方に突出する第二主端子と、
    前記第一主端子におもて面が電気的に接続され、前記第二主端子に裏面が電気的に接続され、前記封止部内に設けられた電子素子と、
    前記電子素子のおもて面に接続されるヘッド部と、
    前記封止部から外部に突出し、センシングのために用いられるセンシング端子と、
    前記ヘッド部と一体に形成され、前記センシング端子に電気的に接続される接続部と、
    を備え、
    センシング電流経路のうち前記センシング端子及び前記接続部内を流れる電流は、前記第二主端子、前記電子素子及び前記第一主端子を流れる主電流経路と重複せず、
    前記接続部及び前記センシング端子は前記電子素子のおもて面側に設けられ、ソース側のセンシングのために用いられ、
    前記センシング端子及び前記接続部の裏面が前記電子素子のおもて面よりもおもて面側に位置していることを特徴する電子装置。
  2. 前記センシング端子及び前記接続部と前記ヘッド部とが一体に形成されることを特徴する請求項１に記載の電子装置。
  3. 前記第一主端子と前記ヘッド部とが一体に形成され、
    前記第一主端子、前記センシング端子及び前記接続部の裏面が前記電子素子のおもて面よりもおもて面側に位置していることを特徴する請求項２に記載の電子装置。
  4. 前記ヘッド部と一体に形成され、前記封止部内で導体層に接続される基端部をさらに備えたことを特徴とする請求項１又は２のいずれかに記載の電子装置。
  5. 前記電子素子は耐圧構造を有し、
    前記ヘッド部と一体に形成され、前記耐圧構造との接触を回避するための回避部をさらに備えることを特徴とする請求項１乃至４のいずれか１項に記載の電子装置。
  6. 封止部と、前記封止部から外方に突出する第一主端子と、前記封止部から外方に突出する第二主端子と、前記第一主端子におもて面が電気的に接続され、前記第二主端子に裏面が電気的に接続され、前記封止部内に設けられた電子素子と、を有する電子装置に用いられる接続体であって、
    前記電子素子のおもて面に接続されるヘッド部と、
    前記封止部から外部に突出してセンシングのために用いられるセンシング端子に電気的に接続され、前記ヘッド部と一体に形成される接続部と、
    を備え、
    センシング電流経路のうち前記接続部内を流れる電流のセンシング電流経路は、前記第二主端子、前記電子素子及び前記第一主端子を流れる主電流経路と重複せず、
    前記接続部及び前記センシング端子は前記電子素子のおもて面側に設けられ、ソース側のセンシングのために用いられ、
    前記センシング端子及び前記接続部の裏面が前記電子素子のおもて面よりもおもて面側に位置していることを特徴する接続体。

JP2018517911A 2017-02-20 2017-02-20 電子装置及び接続体 Active JP6517434B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/006025 WO2018150555A1 (ja) 2017-02-20 2017-02-20 電子装置及び接続体

Publications (2)

Publication Number Publication Date
JPWO2018150555A1 JPWO2018150555A1 (ja) 2019-02-21
JP6517434B2 true JP6517434B2 (ja) 2019-05-22

Family

ID=63169172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018517911A Active JP6517434B2 (ja) 2017-02-20 2017-02-20 電子装置及び接続体

Country Status (6)

Country Link
US (1) US11211311B2 (ja)
EP (1) EP3584592A4 (ja)
JP (1) JP6517434B2 (ja)
KR (1) KR102282886B1 (ja)
CN (1) CN110168388B (ja)
WO (1) WO2018150555A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021200211A1 (ja) * 2020-04-01 2021-10-07 パナソニックＩｐマネジメント株式会社 半導体モジュール
CN114628347B (zh) * 2022-05-16 2022-07-22 山东中清智能科技股份有限公司 一种半导体封装结构及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2858390B2 (ja) 1994-03-02 1999-02-17 株式会社デンソー 縦型半導体装置の特性測定方法
JP3780061B2 (ja) * 1997-04-17 2006-05-31 株式会社日立製作所 面実装型半導体装置
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6307755B1 (en) 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
JP4623659B2 (ja) * 2006-02-23 2011-02-02 パナソニック株式会社 半導体装置
BRPI0716882B1 (pt) * 2006-09-08 2018-12-26 Genscape Intangible Holding Inc sistema computadorizado para determinar a localização física de condutores de fase
US20080185596A1 (en) * 2007-02-02 2008-08-07 Tpo Displays Corp. System for displaying images
JP2008227286A (ja) * 2007-03-14 2008-09-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR20090022512A (ko) * 2007-08-30 2009-03-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP4900148B2 (ja) * 2007-09-13 2012-03-21 三菱電機株式会社 半導体装置
JP2009231643A (ja) * 2008-03-24 2009-10-08 Casio Comput Co Ltd 光感知素子及びフォトセンサ並びに表示装置
CN103314437B (zh) * 2011-03-24 2016-03-30 三菱电机株式会社 功率半导体模块及电源单元装置
JP5267959B2 (ja) 2011-05-30 2013-08-21 株式会社デンソー 半導体モジュール、及び、それを用いた駆動装置
JP2013004943A (ja) * 2011-06-22 2013-01-07 Renesas Electronics Corp 半導体装置及びその製造方法
US8853835B2 (en) * 2012-10-05 2014-10-07 Infineon Technologies Ag Chip arrangements, a chip package and a method for manufacturing a chip arrangement
CN103855902A (zh) * 2012-11-28 2014-06-11 姚其良 外定子式两相直流电动机的霍尔传感器工作分布角度
CN203275343U (zh) * 2013-05-06 2013-11-06 海南大学 一种半导体臭氧传感器测量电路
EP2830218B1 (en) * 2013-07-23 2021-04-28 Infineon Technologies AG Thermal observer and overload protection for power switches
US9557351B2 (en) * 2013-12-18 2017-01-31 Deere & Company Sensorless current sensing methods for power electronic converters
CN203941234U (zh) * 2014-05-27 2014-11-12 江苏瑞新科技股份有限公司 一种太阳能硅片电阻率电涡流测试装置
WO2015182669A1 (ja) * 2014-05-29 2015-12-03 カルソニックカンセイ株式会社 半導体スイッチング素子駆動回路
JP6335815B2 (ja) * 2015-02-24 2018-05-30 三菱電機株式会社 放熱構造体
EP3109649B1 (en) * 2015-06-25 2019-08-07 ABB Schweiz AG Aging determination of power semiconductor device in electric drive system

Also Published As

Publication number Publication date
US20200011904A1 (en) 2020-01-09
JPWO2018150555A1 (ja) 2019-02-21
KR20190112097A (ko) 2019-10-02
EP3584592A1 (en) 2019-12-25
CN110168388B (zh) 2021-10-22
KR102282886B1 (ko) 2021-07-27
EP3584592A4 (en) 2020-11-18
CN110168388A (zh) 2019-08-23
WO2018150555A1 (ja) 2018-08-23
US11211311B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
US9995771B2 (en) Shunt resistor
JP6467696B2 (ja) 電流測定装置
US7196506B2 (en) Surface-mounted integrated current sensor
JP5873315B2 (ja) シャント抵抗式電流センサ
US10267824B2 (en) Shunt resistor
JP6019373B2 (ja) 電流センサ
US11112435B2 (en) Current transducer with integrated primary conductor
JP6650045B2 (ja) 電流センサ
WO2017130437A1 (ja) 電流センサ
WO2016042732A1 (ja) バッテリセンサ装置
JP6517434B2 (ja) 電子装置及び接続体
JP6790684B2 (ja) 半導体装置
JP2002202326A (ja) ホール素子を備えた電流検出装置
JP6914671B2 (ja) 電流センサ
WO2016080135A1 (ja) 電流センサ
JP5762856B2 (ja) 電流センサ
JP6295410B2 (ja) チップ抵抗器の抵抗値測定方法およびチップ抵抗器の実装方法
JP2015021816A (ja) シャント抵抗式電流センサ
US20190378782A1 (en) Electronic device and connection body
CN109844554A (zh) 磁检测元件
JP6842236B2 (ja) 磁気センサモジュール
JP2021047083A (ja) 磁気センサ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190417

R150 Certificate of patent or registration of utility model

Ref document number: 6517434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150