JP6449529B2 - Electronic components - Google Patents

Electronic components Download PDF

Info

Publication number
JP6449529B2
JP6449529B2 JP2012177199A JP2012177199A JP6449529B2 JP 6449529 B2 JP6449529 B2 JP 6449529B2 JP 2012177199 A JP2012177199 A JP 2012177199A JP 2012177199 A JP2012177199 A JP 2012177199A JP 6449529 B2 JP6449529 B2 JP 6449529B2
Authority
JP
Japan
Prior art keywords
disposed
layer
electronic component
baking
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012177199A
Other languages
Japanese (ja)
Other versions
JP2014036149A (en
Inventor
富樫 正明
正明 富樫
Original Assignee
Tdk株式会社
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社, Tdk株式会社 filed Critical Tdk株式会社
Priority to JP2012177199A priority Critical patent/JP6449529B2/en
Publication of JP2014036149A publication Critical patent/JP2014036149A/en
Application granted granted Critical
Publication of JP6449529B2 publication Critical patent/JP6449529B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Description

本発明は、電子部品に関する。   The present invention relates to an electronic component.

従来の電子部品として、例えば特許文献1に記載されたものが知られている。特許文献1に記載の電子部品では、外部電極に形成されたギャップにより、実装面側に形成される領域と、素体の端面側に形成される領域との2つの領域に外部電極が分離されている。これにより、この電子部品では、回路基板のランド電極にはんだにより実装する際、外部電極の端面側の領域とランド電極との間の静電容量を計測して、素体の端面側の外部電極の領域にはんだフィレットが形成されていることを確認し、実装不良の抑制を図っている。   As a conventional electronic component, for example, one described in Patent Document 1 is known. In the electronic component described in Patent Document 1, the external electrode is separated into two regions, a region formed on the mounting surface side and a region formed on the end surface side of the element body, by a gap formed in the external electrode. ing. As a result, in this electronic component, when the solder is mounted on the land electrode of the circuit board with the solder, the capacitance between the end electrode side region of the external electrode and the land electrode is measured, and the external electrode on the end surface side of the element body is measured. It is confirmed that a solder fillet is formed in this area, and the mounting failure is suppressed.

特開平8−88143号公報JP-A-8-88143

ところで、上記の電子部品に電圧を印加した場合、電歪効果によって素体に印加電圧に応じた大きさの機械的歪みが生じる。特に交流電圧を印加したときには、この機械的歪みによって電子部品に振動(以下、電歪振動)が発生する。そのため、電子部品を基板に実装し、交流電圧を印加すると、電歪振動が基板に伝播して、いわゆる音鳴きが発生することがある。この音鳴きの問題は、電子部品と基板との接触面積の大きなSMD(Surface Mount Device)実装において、電子部品の端面側に形成されるはんだフィレットを介して電歪振動が伝播されることが一つの要因となる。   By the way, when a voltage is applied to the electronic component, mechanical distortion having a magnitude corresponding to the applied voltage is generated in the element body due to the electrostrictive effect. In particular, when an AC voltage is applied, vibration (hereinafter referred to as electrostrictive vibration) occurs in the electronic component due to this mechanical strain. Therefore, when an electronic component is mounted on a substrate and an AC voltage is applied, electrostrictive vibration propagates to the substrate, and so-called noise may occur. The problem of this noise is that electrostrictive vibration is propagated through a solder fillet formed on the end face side of the electronic component in SMD (Surface Mount Device) mounting where the contact area between the electronic component and the substrate is large. It becomes one factor.

本発明は、上記課題を解決するためになされたものであり、電歪振動による音鳴きを抑制できる電子部品を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an electronic component that can suppress noise caused by electrostrictive vibration.

上記解題を解決するために、本発明に係る電子部品は、互いに対向する一対の端面及び端面同士を連結する四つの側面を有すると共に、端面に露出する内部電極が配置された素体と、素体の端面側に位置する端子電極とを備える電子部品であって、端子電極は、素体の端面と四つの側面の少なくとも一つの側面とに亘って連続して配置されて内部電極を覆う焼付層と、一つの側面に配置された焼付層上に配置されるめっき層とからなり、素体の端面に配置された焼付層を覆うように絶縁層が配置されていることを特徴とする。   In order to solve the above problem, an electronic component according to the present invention has a pair of end faces facing each other and four side faces connecting the end faces, and an element body in which internal electrodes exposed on the end faces are arranged, An electronic component comprising a terminal electrode located on the end face side of the body, the terminal electrode being continuously disposed over the end face of the element body and at least one side face of the four side faces to cover the internal electrode The insulating layer is arranged so as to cover the baking layer arranged on the end face of the element body, and a plating layer arranged on the baking layer arranged on one side surface.

この電子部品では、素体の端面に配置された焼付層を覆うように絶縁層が配置されている。これにより、電子部品が基板に配置されたランド電極に実装される際、はんだ実装されたときに、素体の端面側にはんだフィレットが形成されない。そのため、電子部品の電歪振動が基板に伝播し難くなる。したがって、電歪振動による音鳴きを抑制できる。   In this electronic component, an insulating layer is disposed so as to cover a seizure layer disposed on the end face of the element body. Accordingly, when the electronic component is mounted on the land electrode arranged on the substrate, a solder fillet is not formed on the end face side of the element body when the electronic component is mounted by soldering. Therefore, the electrostrictive vibration of the electronic component is difficult to propagate to the substrate. Therefore, it is possible to suppress the noise due to electrostrictive vibration.

絶縁層が熱硬化型樹脂であることが好ましい。このように、絶縁層に熱硬化型樹脂を採用することにより、電子部品を実装する際、はんだにより絶縁層が溶融することが防止される。したがって、絶縁層が溶融して該溶融箇所にはんだフィレットが形成されることが防止される。   The insulating layer is preferably a thermosetting resin. As described above, by employing the thermosetting resin for the insulating layer, it is possible to prevent the insulating layer from being melted by the solder when the electronic component is mounted. Therefore, it is prevented that the insulating layer is melted and a solder fillet is formed at the melted portion.

素体の端面側に配置された絶縁層が最外層である構成とすることができる。これにより、素体の端面側にはんだフィレットが形成されることをより確実に抑制できる。   The insulating layer disposed on the end face side of the element body may be the outermost layer. Thereby, it can suppress more reliably that a solder fillet is formed in the end surface side of an element | base_body.

焼付層上に絶縁層が配置されている構成とすることができる。このような構成によれば、焼付層と絶縁層との間にめっき層等の他の層が介在しないため、素体の寸法を大きくできると共に、絶縁層を高温で熱硬化処理できる。   It can be set as the structure by which the insulating layer is arrange | positioned on the baking layer. According to such a configuration, since no other layer such as a plating layer is interposed between the baking layer and the insulating layer, the dimensions of the element body can be increased, and the insulating layer can be thermoset at a high temperature.

絶縁層は、素体の一面に配置された焼付層の一部を覆うように配置されていてもよい。このような構成によれば、電子部品の実装面にも絶縁層が配置されるため、端子電極とランド電極との間に回り込むはんだの厚みが大きくなる。そのため、厚みを有するはんだにより、電歪振動の伝播をより抑制でき、音鳴きをより一層抑制できる。   The insulating layer may be disposed so as to cover a part of the baking layer disposed on one surface of the element body. According to such a configuration, since the insulating layer is also disposed on the mounting surface of the electronic component, the thickness of the solder that goes around between the terminal electrode and the land electrode increases. Therefore, the propagation of electrostrictive vibration can be further suppressed by the solder having a thickness, and the noise can be further suppressed.

本発明によれば、電歪振動による音鳴きを抑制できる。   According to the present invention, it is possible to suppress squealing due to electrostrictive vibration.

第1実施形態に係る電子部品を示す斜視図である。It is a perspective view which shows the electronic component which concerns on 1st Embodiment. 図1に示す電子部品の断面構成を示す図である。It is a figure which shows the cross-sectional structure of the electronic component shown in FIG. 図1に示す素体の構成を示す分解斜視図である。It is a disassembled perspective view which shows the structure of the element | base_body shown in FIG. 電子部品の実装構造を示す図である。It is a figure which shows the mounting structure of an electronic component. 従来の電子部品の実装構造を示す図である。It is a figure which shows the mounting structure of the conventional electronic component. 第2実施形態に係る電子部品を示す斜視図である。It is a perspective view which shows the electronic component which concerns on 2nd Embodiment. 図6に示す電子部品の断面構成を示す図である。It is a figure which shows the cross-sectional structure of the electronic component shown in FIG. 図6に示す電子部品の素体の構成を示す分解斜視図である。It is a disassembled perspective view which shows the structure of the element | base_body of the electronic component shown in FIG. 第3実施形態に係る電子部品を示す斜視図である。It is a perspective view which shows the electronic component which concerns on 3rd Embodiment. 図9に示す電子部品の断面構成を示す図である。It is a figure which shows the cross-sectional structure of the electronic component shown in FIG. 図9に示す電子部品の素体の構成を示す分解斜視図である。It is a disassembled perspective view which shows the structure of the element | base_body of the electronic component shown in FIG.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same or equivalent elements will be denoted by the same reference numerals, and redundant description will be omitted.

[第1実施形態]
図1は、一実施形態に係る電子部品を示す斜視図である。図2は、図1に示す電子部品の断面構成を示す図である。図3は、素体の構成を示す分解斜視図である。電子部品1は、図1に示されるように、略直方体形状の素体2と、素体2に配置された一対の端子電極3,4と、を備えている。電子部品1は、積層コンデンサとして構成されている。
[First Embodiment]
FIG. 1 is a perspective view showing an electronic component according to an embodiment. FIG. 2 is a diagram showing a cross-sectional configuration of the electronic component shown in FIG. FIG. 3 is an exploded perspective view showing the configuration of the element body. As shown in FIG. 1, the electronic component 1 includes a substantially rectangular parallelepiped element body 2 and a pair of terminal electrodes 3 and 4 disposed on the element body 2. The electronic component 1 is configured as a multilayer capacitor.

素体2は、図1及び図2に示すように、素体2の長手方向に対向する一対の端面2a,2bと、素体2の積層方向に対向する一対の側面2c,2dと、長手方向及び積層方向に垂直な方向に対向する一対の側面2e,2fとを有している。本実施形態では、側面2dを電子部品1の実装面(一つの側面)とする。   As shown in FIGS. 1 and 2, the element body 2 includes a pair of end faces 2 a and 2 b facing the longitudinal direction of the element body 2, a pair of side surfaces 2 c and 2 d facing the stacking direction of the element body 2, And a pair of side surfaces 2e and 2f facing each other in a direction perpendicular to the direction and the stacking direction. In the present embodiment, the side surface 2d is the mounting surface (one side surface) of the electronic component 1.

素体2は、図2及び図3に示すように、複数の長方形板状の誘電体層6と、複数の内部電極7及び内部電極8とが積層された積層体として構成されている。内部電極7と内部電極8とは、略矩形形状を呈しており、素体2内において誘電体層6の積層方向に沿ってそれぞれ一層ずつ配置されている。内部電極7と内部電極8とは、少なくとも一層の誘電体層6を挟むように対向配置されている。実際の電子部品1では、複数の誘電体層6は、互いの間の境界が視認できない程度に一体化されている。   As shown in FIGS. 2 and 3, the element body 2 is configured as a laminated body in which a plurality of rectangular plate-like dielectric layers 6, a plurality of internal electrodes 7, and internal electrodes 8 are stacked. The internal electrode 7 and the internal electrode 8 have a substantially rectangular shape, and are arranged one by one along the stacking direction of the dielectric layers 6 in the element body 2. The internal electrode 7 and the internal electrode 8 are disposed so as to face each other with at least one dielectric layer 6 interposed therebetween. In the actual electronic component 1, the plurality of dielectric layers 6 are integrated to such an extent that the boundary between them cannot be visually recognized.

内部電極7は、一辺が端子電極3の配置された素体2の端面2aに露出して、端子電極3に直接的に接続されている。これにより、内部電極7と端子電極3とは電気的に接続されることとなる。内部電極8は、一辺が端子電極4の配置された素体2の端面2bに露出して、端子電極4と直接的に接続されている。これにより、内部電極8と端子電極4とは電気的に接続されることとなる。   The internal electrode 7 is directly connected to the terminal electrode 3 with one side exposed to the end face 2 a of the element body 2 on which the terminal electrode 3 is disposed. Thereby, the internal electrode 7 and the terminal electrode 3 are electrically connected. The internal electrode 8 is exposed to the end surface 2 b of the element body 2 on which the terminal electrode 4 is disposed, and is directly connected to the terminal electrode 4. Thereby, the internal electrode 8 and the terminal electrode 4 are electrically connected.

端子電極3は、素体2の端面2aを覆うと共に、側面2c〜2fの端面2a側の一端に配置されている。端子電極3は、焼付層10aとめっき層11aとから形成されている。焼付層10aは、導電性を有する例えばCuからなり、素体2の端面2a及び側面2c〜2fに亘って配置されている。めっき層11aは、側面2c〜2fに配置された焼付層10a上に配置されている。言い換えれば、めっき層11aは、素体2の端面2aに配置された焼付層10a上には配置されない。めっき層11aは、例えばNi、Sn等からなる。   The terminal electrode 3 covers the end surface 2a of the element body 2 and is disposed at one end of the side surfaces 2c to 2f on the end surface 2a side. The terminal electrode 3 is formed of a baking layer 10a and a plating layer 11a. The baking layer 10a is made of, for example, Cu having conductivity, and is disposed over the end surface 2a and the side surfaces 2c to 2f of the element body 2. The plating layer 11a is arrange | positioned on the baking layer 10a arrange | positioned at the side surfaces 2c-2f. In other words, the plating layer 11 a is not disposed on the baking layer 10 a disposed on the end surface 2 a of the element body 2. The plating layer 11a is made of, for example, Ni or Sn.

端子電極4は、端子電極3と同様の構成を有しており、素体2の端面2bを覆うと共に、側面2c〜2fの端面2b側の一端に配置されている。端子電極4は、焼付層10bとめっき層11bとから形成されている。焼付層10bは、導電性を有する例えばCuからなり、素体2の端面2b及び側面2c〜2fに亘って配置されている。めっき層11bは、側面2c〜2fに配置された焼付層10b上に配置されている。言い換えれば、めっき層11bは、素体2の端面2bに配置された焼付層10b上には配置されない。めっき層11bは、例えばNi、Sn等からなる。   The terminal electrode 4 has the same configuration as the terminal electrode 3, covers the end surface 2 b of the element body 2, and is disposed at one end of the side surfaces 2 c to 2 f on the end surface 2 b side. The terminal electrode 4 is formed of a baking layer 10b and a plating layer 11b. The baking layer 10b is made of, for example, Cu having conductivity, and is disposed over the end surface 2b and the side surfaces 2c to 2f of the element body 2. The plating layer 11b is disposed on the baking layer 10b disposed on the side surfaces 2c to 2f. In other words, the plating layer 11 b is not disposed on the baking layer 10 b disposed on the end surface 2 b of the element body 2. The plating layer 11b is made of, for example, Ni or Sn.

焼付層10a,10b上には、絶縁部(絶縁層)12a,12bが配置されている。すなわち、絶縁層12a,12bと焼付層10a,10bとの間には、その他の層(めっき層など)は配置されない。絶縁部12a,12bは、熱硬化型樹脂であり、例えばエポキシ樹脂、フェノール樹脂、メラミン樹脂等で形成されている。絶縁部12a,12bは、素体2の端面2a,2bに配置された焼付層10a,10bを覆って配置されている。すなわち、素体2の端面2a,2bに配置された焼付層10a,10bは、絶縁部12a,12bにより露出していない。絶縁部12a,12bは、端子電極3,4(めっき層11a,11b)の表面から積層方向に例えばT=100μm程度突出して形成されている。絶縁部12a,12bの厚みWは、例えば30〜50μm程度である。   Insulating portions (insulating layers) 12a and 12b are disposed on the baking layers 10a and 10b. That is, no other layer (plating layer or the like) is disposed between the insulating layers 12a and 12b and the baking layers 10a and 10b. The insulating portions 12a and 12b are thermosetting resins, and are formed of, for example, an epoxy resin, a phenol resin, a melamine resin, or the like. The insulating portions 12 a and 12 b are disposed so as to cover the baking layers 10 a and 10 b disposed on the end surfaces 2 a and 2 b of the element body 2. That is, the baking layers 10a and 10b disposed on the end faces 2a and 2b of the element body 2 are not exposed by the insulating portions 12a and 12b. The insulating portions 12a and 12b are formed so as to protrude from the surface of the terminal electrodes 3 and 4 (plating layers 11a and 11b) by, for example, about T = 100 μm in the stacking direction. The thickness W of the insulating parts 12a and 12b is, for example, about 30 to 50 μm.

続いて、電子部品1の製造方法について説明する。まず、誘電体層6となるセラミックグリーンシートを形成した後、当該セラミックグリーンシート上に内部電極7,8のパターンを導電性ペーストで印刷し、乾燥することによって電極パターンを形成する。このように電極パターンが形成されたセラミックグリーンシートを複数枚重ね合わせ、そのセラミックグリーンシートの積層体をそれぞれ素体2の大きさのチップとなるように切断する。そして、チップに所定温度で所定時間加熱処理を施すことによって脱バインダを行う。脱バインダを行った後、さらに高温で加熱して焼き付けを行うことで素体2を得る。   Then, the manufacturing method of the electronic component 1 is demonstrated. First, a ceramic green sheet to be the dielectric layer 6 is formed, and then a pattern of the internal electrodes 7 and 8 is printed on the ceramic green sheet with a conductive paste and dried to form an electrode pattern. A plurality of ceramic green sheets on which electrode patterns are formed in this way are stacked, and the laminate of the ceramic green sheets is cut into chips each having the size of the element body 2. Then, binder removal is performed by subjecting the chip to heat treatment at a predetermined temperature for a predetermined time. After the binder removal, the element body 2 is obtained by further baking at a high temperature.

次に、素体2の端面2a,2b及び側面2c〜2fに、例えば浸漬工法により導電性ペーストであるCuペーストを塗布する。そして、Cuペーストを所定の温度で焼き付けて焼付層10a,10bを形成する。続いて、素体2の端面2a,2bに形成された焼付層10a,10bを覆うように焼付層10a,10b上に絶縁性ペーストを例えば浸漬工法により塗布する。そして、絶縁性ペーストを熱処理(固化硬化)して、絶縁部12a,12bを形成する。最後に、めっき処理により素体2の側面2e〜2fに形成された焼付層10a,10b上にめっき層11a,11bを形成する。これにより、素体2に端子電極3,4が形成される。   Next, Cu paste, which is a conductive paste, is applied to the end faces 2a and 2b and the side faces 2c to 2f of the element body 2 by, for example, a dipping method. Then, the Cu paste is baked at a predetermined temperature to form the baking layers 10a and 10b. Subsequently, an insulating paste is applied on the baking layers 10a and 10b by, for example, a dipping method so as to cover the baking layers 10a and 10b formed on the end faces 2a and 2b of the element body 2. Then, the insulating paste is heat-treated (solidified) to form the insulating portions 12a and 12b. Finally, plating layers 11a and 11b are formed on the baking layers 10a and 10b formed on the side surfaces 2e to 2f of the element body 2 by plating. Thereby, the terminal electrodes 3 and 4 are formed on the element body 2.

続いて、電子部品1の作用効果について説明する。図5は、従来の電子部品の実装構造を示す図である。図5に示すように、従来の電子部品30では、基板20のランド電極21,22に実装する際、端子電極32,33の濡れ性が良好であるため、はんだSが端子電極32,33において素体31の端面側に回り込みはんだフィレットSFが形成される。この場合、はんだフィレットSFを介して電歪振動が基板20に伝播して、音鳴きが発生するといった問題が生じる。   Then, the effect of the electronic component 1 is demonstrated. FIG. 5 is a diagram showing a conventional electronic component mounting structure. As shown in FIG. 5, in the conventional electronic component 30, when mounting on the land electrodes 21 and 22 of the substrate 20, the terminal electrodes 32 and 33 have good wettability. A wraparound solder fillet SF is formed on the end face side of the element body 31. In this case, there arises a problem that electrostrictive vibration propagates to the substrate 20 through the solder fillet SF and noise is generated.

これに対して、本実施形態の電子部品1は、図4に示すように、電子部品1では、素体2の端面2a,2b側に絶縁部12a,12bが配置されているため、素体2の側面2dに配置された端子電極3,4(めっき層11a,11b)とランド電極21,22との間にはんだSが回り込み、素体2の端面2a,2b側にははんだが回り込まない。したがって、電子部品1では、素体2の端面2a,2b側にはんだフィレットが形成されない。   On the other hand, in the electronic component 1 of the present embodiment, as shown in FIG. 4, in the electronic component 1, the insulating portions 12 a and 12 b are disposed on the end faces 2 a and 2 b side of the element body 2. 2, the solder S wraps around between the terminal electrodes 3, 4 (plating layers 11 a, 11 b) and the land electrodes 21, 22 disposed on the side surface 2 d of the element 2, and does not wrap around the end surfaces 2 a, 2 b of the element body 2. . Therefore, in the electronic component 1, solder fillets are not formed on the end faces 2 a and 2 b of the element body 2.

これにより、電子部品1に交流電圧が印加されたときに、電子部品1の電歪振動が基板20に伝搬することを抑制でき、その結果、音鳴きを抑制できる。また、電子部品1では、絶縁部12a,12bが端子電極3,4の表面よりも突出しており、この絶縁部12a,12bがランド電極21,22に当接するため、従来の電子部品30に比べて、はんだSの厚みが大きくなる。そのため、はんだSの弾性力が大きくなるので、電子部品1の電歪振動の基板20への伝播をより抑制できる。   Thereby, when an AC voltage is applied to the electronic component 1, it is possible to suppress the electrostrictive vibration of the electronic component 1 from propagating to the substrate 20, and as a result, it is possible to suppress noise. Further, in the electronic component 1, the insulating portions 12 a and 12 b protrude from the surface of the terminal electrodes 3 and 4, and the insulating portions 12 a and 12 b abut against the land electrodes 21 and 22. As a result, the thickness of the solder S increases. Therefore, since the elastic force of the solder S is increased, the propagation of the electrostrictive vibration of the electronic component 1 to the substrate 20 can be further suppressed.

また、本実施形態では、絶縁部12を熱硬化型樹脂により形成している。これにより、電子部品1を実装する際、はんだSにより絶縁部12が溶融することを防止できる。したがって、絶縁部12が溶融し、この溶融した部分にはんだフィレットが形成されることが防止されるため、電子部品1の電歪振動が基板20に伝搬することを確実に抑制できる。   In the present embodiment, the insulating portion 12 is formed of a thermosetting resin. Thereby, when the electronic component 1 is mounted, the insulating portion 12 can be prevented from being melted by the solder S. Therefore, since the insulating portion 12 is melted and a solder fillet is prevented from being formed in the melted portion, it is possible to reliably suppress the electrostrictive vibration of the electronic component 1 from propagating to the substrate 20.

[第2実施形態]
続いて、第2実施形態について説明する。図6は、第2実施形態に係る電子部品を示す斜視図である。図7は、図6に示す電子部品の断面構成を示す図である。図8は、図6に示す電子部品の素体の構成を示す分解斜視図である。
[Second Embodiment]
Next, the second embodiment will be described. FIG. 6 is a perspective view showing an electronic component according to the second embodiment. 7 is a diagram showing a cross-sectional configuration of the electronic component shown in FIG. FIG. 8 is an exploded perspective view showing the configuration of the body of the electronic component shown in FIG.

図6に示すように、電子部品1Aは、素体2Aと、端子電極3A,4Aとを備えている。第2実施形態に係る電子部品1Aは、端子電極3A,4Aの形状が第1実施形態と異なっている。   As shown in FIG. 6, the electronic component 1A includes an element body 2A and terminal electrodes 3A and 4A. The electronic component 1A according to the second embodiment is different from the first embodiment in the shapes of the terminal electrodes 3A and 4A.

素体2Aは、複数の長方形板状の誘電体層6と、複数の内部電極7A及び内部電極8Aとが積層された積層体として構成されている。図8に示すように、内部電極7Aは、略矩形形状を呈する本体部7Aaと、引出部7Abとを有している。内部電極7Aの引出部7Abは、端子電極3Aの配置された素体2Aの端面2Aaに露出して、端子電極3Aに直接的に接続されている。これにより、内部電極7Aと端子電極3Aとは電気的に接続されることとなる。   The element body 2A is configured as a stacked body in which a plurality of rectangular plate-like dielectric layers 6, a plurality of internal electrodes 7A, and internal electrodes 8A are stacked. As shown in FIG. 8, the internal electrode 7A has a main body portion 7Aa having a substantially rectangular shape and a lead portion 7Ab. The lead portion 7Ab of the internal electrode 7A is exposed at the end face 2Aa of the element body 2A on which the terminal electrode 3A is disposed, and is directly connected to the terminal electrode 3A. As a result, the internal electrode 7A and the terminal electrode 3A are electrically connected.

内部電極8Aは、略矩形形状を呈する本体部8Aaと、引出部8Abとを有している。内部電極8Aの引出部8Abは、端子電極4Aの配置された素体2Aの端面2Abに露出して、端子電極4Aと直接的に接続されている。これにより、内部電極8Aと端子電極4Aとは電気的に接続されることとなる。   The internal electrode 8A has a main body portion 8Aa having a substantially rectangular shape and a lead portion 8Ab. The lead portion 8Ab of the internal electrode 8A is exposed at the end surface 2Ab of the element body 2A where the terminal electrode 4A is disposed, and is directly connected to the terminal electrode 4A. Thereby, the internal electrode 8A and the terminal electrode 4A are electrically connected.

端子電極3Aは、端面2Aaにおいて積層方向に帯状に延在すると共に側面2Ac,2Adに張り出しており、端面2Aaと側面2Ac,2Adとに亘って配置されている。端子電極3Aは、端面2Aa及び側面2Ac,2Adの中央部に配置されている。端子電極3Aは、焼付層10Aaとめっき層11Aaとから形成されている。焼付層10Aaは、内部電極7Aの引出部7Abを覆い、素体2Aの端面2Aa及び側面2Ac,2Adに亘って配置されている。めっき層11Aaは、側面2Ac,2Adに配置された焼付層10Aa上に配置されている。言い換えれば、めっき層11Aaは、素体2Aの端面2Aaに配置された焼付層10Aa上には配置されない。   The terminal electrode 3A extends in a strip shape in the stacking direction on the end surface 2Aa and extends to the side surfaces 2Ac and 2Ad, and is disposed across the end surface 2Aa and the side surfaces 2Ac and 2Ad. The terminal electrode 3A is disposed at the center of the end surface 2Aa and the side surfaces 2Ac, 2Ad. The terminal electrode 3A is formed of a baking layer 10Aa and a plating layer 11Aa. The baking layer 10Aa covers the lead portion 7Ab of the internal electrode 7A and is disposed across the end surface 2Aa and the side surfaces 2Ac, 2Ad of the element body 2A. The plating layer 11Aa is disposed on the baking layer 10Aa disposed on the side surfaces 2Ac and 2Ad. In other words, the plating layer 11Aa is not disposed on the baking layer 10Aa disposed on the end surface 2Aa of the element body 2A.

端子電極4Aは、端面2Abにおいて積層方向に帯状に延在すると共に側面2Ac,2Adに張り出しており、端面2Abと側面2Ac,2Adとに亘って配置されている。端子電極4Aは、端面2Ab及び側面2Ac,2Adの中央部に配置されている。端子電極4Aは、内部電極8Aの引出部8Abを覆い、焼付層10Abとめっき層11Abとから形成されている。焼付層10Abは、素体2Aの端面2Ab及び側面2Ac,2Adに亘って配置されている。めっき層11Abは、側面2Ac,2Adに配置された焼付層10Ab上に配置されている。言い換えれば、めっき層11Abは、素体2Aの端面2Abに配置された焼付層10Ab上には配置されない。   The terminal electrode 4A extends in a band shape in the stacking direction on the end surface 2Ab and extends to the side surfaces 2Ac and 2Ad, and is disposed across the end surface 2Ab and the side surfaces 2Ac and 2Ad. The terminal electrode 4A is disposed at the center of the end surface 2Ab and the side surfaces 2Ac, 2Ad. The terminal electrode 4A covers the lead portion 8Ab of the internal electrode 8A, and is formed of a baking layer 10Ab and a plating layer 11Ab. The baking layer 10Ab is disposed over the end surface 2Ab and the side surfaces 2Ac, 2Ad of the element body 2A. The plating layer 11Ab is disposed on the baking layer 10Ab disposed on the side surfaces 2Ac and 2Ad. In other words, the plating layer 11Ab is not disposed on the baking layer 10Ab disposed on the end surface 2Ab of the element body 2A.

焼付層10Aa,10Ab上には、絶縁部12Aa,12Abが配置されている。絶縁部12Aa,12Abは、素体2Aの端面2Aa,2Abに配置された焼付層10Aa,10Abを覆うと共に、素体2Aの端面2Aa,2Abを覆って配置されている。すなわち、素体2Aの端面2Aa,2Abに配置された焼付層10Aa,10Abは、絶縁部12Aa,12Abにより露出していない。絶縁部12Aa,12Abは、端子電極3A,4A(めっき層11Aa,11Ab)の表面から積層方向に例えばT=100μm程度突出して形成されている。絶縁部12Aa,12Abの厚みWは、例えば30〜50μm程度である。   Insulating portions 12Aa and 12Ab are disposed on the baking layers 10Aa and 10Ab. The insulating portions 12Aa and 12Ab cover the baking layers 10Aa and 10Ab disposed on the end surfaces 2Aa and 2Ab of the element body 2A, and cover the end surfaces 2Aa and 2Ab of the element body 2A. That is, the baking layers 10Aa and 10Ab arranged on the end faces 2Aa and 2Ab of the element body 2A are not exposed by the insulating portions 12Aa and 12Ab. The insulating portions 12Aa and 12Ab are formed so as to protrude from the surface of the terminal electrodes 3A and 4A (plating layers 11Aa and 11Ab) by, for example, about T = 100 μm in the stacking direction. The thickness W of the insulating portions 12Aa and 12Ab is, for example, about 30 to 50 μm.

以上説明したように、本実施形態の電子部品1Aでは、素体2Aの端面2Aa,2Ab側に絶縁部12Aa,12Abが配置されているため、素体2Aの側面2Adに配置された端子電極3A,4A(めっき層11Aa,11Ab)とランド電極21,22との間にはんだが回り込み、素体2Aの端面2Aa,2Ab側にははんだが回り込まない。したがって、電子部品1Aでは、素体2Aの端面2Aa,2Ab側にはんだフィレットが形成されない。   As described above, in the electronic component 1A of the present embodiment, since the insulating portions 12Aa and 12Ab are disposed on the end faces 2Aa and 2Ab of the element body 2A, the terminal electrode 3A disposed on the side surface 2Ad of the element body 2A. , 4A (plating layers 11Aa, 11Ab) and the land electrodes 21 and 22, the solder does not wrap around the end faces 2Aa and 2Ab of the element body 2A. Therefore, in the electronic component 1A, solder fillets are not formed on the end surfaces 2Aa and 2Ab of the element body 2A.

これにより、電子部品1Aに交流電圧が印加されたときに、電子部品1Aの電歪振動が基板20に伝搬することを抑制でき、その結果、音鳴きを抑制できる。また、ランド電極21,22と接触する端子電極3A,4A(めっき層11Aa,11Ab)の面積が小さいため、電歪振動が基板20に伝搬することをより一層抑制できる。   Thereby, when an AC voltage is applied to the electronic component 1A, the electrostrictive vibration of the electronic component 1A can be prevented from propagating to the substrate 20, and as a result, noise can be suppressed. In addition, since the area of the terminal electrodes 3A and 4A (plating layers 11Aa and 11Ab) in contact with the land electrodes 21 and 22 is small, it is possible to further suppress the propagation of electrostrictive vibration to the substrate 20.

[第3実施形態]
続いて、第3実施形態について説明する。図9は、第3実施形態に係る電子部品を示す斜視図である。図10は、図9に示す電子部品の断面構成を示す図である。図11は、図9に示す電子部品の素体の構成を示す分解斜視図である。
[Third Embodiment]
Subsequently, the third embodiment will be described. FIG. 9 is a perspective view showing an electronic component according to the third embodiment. 10 is a diagram showing a cross-sectional configuration of the electronic component shown in FIG. FIG. 11 is an exploded perspective view showing a configuration of an element body of the electronic component shown in FIG.

図8に示す電子部品1Bは、コンデンサアレイとして構成されている。電子部品1Bは、素体2Bと、端子電極3B,4Bとを備えている。   The electronic component 1B shown in FIG. 8 is configured as a capacitor array. The electronic component 1B includes an element body 2B and terminal electrodes 3B and 4B.

素体2Bは、複数の長方形板状の誘電体層6と、複数の内部電極7B及び内部電極8Bとが積層された積層体として構成されている。図8に示すように、内部電極7Bは、略矩形形状を呈する本体部7Baと、引出部7Bbとを有している。内部電極7Bの引出部7Bbは、端子電極3Bの配置された素体2Bの端面2Baに露出して、端子電極3Bに直接的に接続されている。これにより、内部電極7Bと端子電極3Bとは電気的に接続されることとなる。内部電極7Bは、誘電体層6上において、所定の間隔をあけて並置されている。   The element body 2B is configured as a laminated body in which a plurality of rectangular plate-like dielectric layers 6, a plurality of internal electrodes 7B, and internal electrodes 8B are stacked. As shown in FIG. 8, the internal electrode 7B has a main body portion 7Ba having a substantially rectangular shape and a lead portion 7Bb. The lead portion 7Bb of the internal electrode 7B is exposed at the end face 2Ba of the element body 2B where the terminal electrode 3B is disposed, and is directly connected to the terminal electrode 3B. Thereby, the internal electrode 7B and the terminal electrode 3B are electrically connected. The internal electrodes 7B are juxtaposed on the dielectric layer 6 with a predetermined interval.

内部電極8Bは、略矩形形状を呈する本体部8Baと、引出部8Bbとを有している。内部電極8Bの引出部8Bbは、端子電極4Bの配置された素体2Bの端面2Bbに露出して、端子電極4Bと直接的に接続されている。これにより、内部電極8Bと端子電極4Bとは電気的に接続されることとなる。内部電極8Bは、誘電体層6上において、所定の間隔をあけて並置されている。   The internal electrode 8B has a main body portion 8Ba having a substantially rectangular shape and a lead portion 8Bb. The lead portion 8Bb of the internal electrode 8B is exposed at the end face 2Bb of the element body 2B where the terminal electrode 4B is disposed, and is directly connected to the terminal electrode 4B. Thereby, the internal electrode 8B and the terminal electrode 4B are electrically connected. The internal electrodes 8B are juxtaposed on the dielectric layer 6 with a predetermined interval.

端子電極3Bは、端面2Baにおいて積層方向に帯状に延在すると共に側面2Bc,2Bdに張り出しており、端面2Baと側面2Bc,2Bdとに亘って配置されている。端子電極3Bは、焼付層10Baとめっき層11Baとから形成されている。焼付層10Baは、内部電極7Bの引出部7Bbを覆い、素体2Bの端面2Ba及び側面2Bc,2Bdに亘って配置されている。めっき層11Baは、側面2Bc,2Bdに配置された焼付層10Ba上に配置されている。言い換えれば、めっき層11Baは、素体2Bの端面2Baに配置された焼付層10Ba上には配置されない。   The terminal electrode 3B extends in a strip shape in the stacking direction on the end surface 2Ba and extends to the side surfaces 2Bc and 2Bd, and is disposed across the end surface 2Ba and the side surfaces 2Bc and 2Bd. The terminal electrode 3B is formed of a baking layer 10Ba and a plating layer 11Ba. The baking layer 10Ba covers the lead portion 7Bb of the internal electrode 7B, and is disposed across the end surface 2Ba and the side surfaces 2Bc, 2Bd of the element body 2B. The plating layer 11Ba is disposed on the baking layer 10Ba disposed on the side surfaces 2Bc and 2Bd. In other words, the plating layer 11Ba is not disposed on the baking layer 10Ba disposed on the end surface 2Ba of the element body 2B.

端子電極4Bは、端面2Bbにおいて積層方向に帯状に延在すると共に側面2Bc,2Bdに張り出しており、端面2Bbと側面2Bc,2Bdとに亘って配置されている。端子電極4Bは、内部電極8Bの引出部8Bbを覆い、焼付層10Bbとめっき層11Bbとから形成されている。焼付層10Bbは、素体2Bの端面2Bb及び側面2Bc,2Bdに亘って配置されている。めっき層11Bbは、側面2Bc,2Bdに配置された焼付層10Bb上に配置されている。言い換えれば、めっき層11Bbは、素体2Bの端面2Bbに配置された焼付層10Bb上には配置されない。   The terminal electrode 4B extends in a band shape in the stacking direction on the end surface 2Bb and extends to the side surfaces 2Bc and 2Bd, and is disposed across the end surface 2Bb and the side surfaces 2Bc and 2Bd. The terminal electrode 4B covers the lead portion 8Bb of the internal electrode 8B, and is formed of a baking layer 10Bb and a plating layer 11Bb. The baking layer 10Bb is disposed across the end surface 2Bb and the side surfaces 2Bc and 2Bd of the element body 2B. The plating layer 11Bb is disposed on the baking layer 10Bb disposed on the side surfaces 2Bc and 2Bd. In other words, the plating layer 11Bb is not disposed on the baking layer 10Bb disposed on the end surface 2Bb of the element body 2B.

焼付層10Ba,10Bb上には、絶縁部12Ba,12Bbが配置されている。絶縁部12Ba,12Bbは、素体2Bの端面2Ba,2Bbに配置された焼付層10Aa,10Abのそれぞれを覆うと共に、素体2Bの端面2Ba,2Bbを覆って配置されている。すなわち、素体2Bの端面2Ba,2Bbに配置された焼付層10Ba,10Bbは、絶縁部12Ba,12Bbにより露出していない。絶縁部12Ba,12Bbは、端子電極3B,4B(めっき層11Ba,11Bb)の表面から積層方向に例えばT=100μm程度突出して形成されている。絶縁部12Aa,12Abの厚みWは、例えば30〜50μm程度である。   Insulating portions 12Ba and 12Bb are disposed on the baking layers 10Ba and 10Bb. The insulating portions 12Ba and 12Bb cover the baking layers 10Aa and 10Ab disposed on the end surfaces 2Ba and 2Bb of the element body 2B, respectively, and cover the end surfaces 2Ba and 2Bb of the element body 2B. That is, the baking layers 10Ba and 10Bb disposed on the end faces 2Ba and 2Bb of the element body 2B are not exposed by the insulating portions 12Ba and 12Bb. The insulating portions 12Ba and 12Bb are formed so as to protrude from the surface of the terminal electrodes 3B and 4B (plating layers 11Ba and 11Bb) by, for example, about T = 100 μm in the stacking direction. The thickness W of the insulating portions 12Aa and 12Ab is, for example, about 30 to 50 μm.

以上説明したように、本実施形態の電子部品1Bでは、素体2Bの端面2Ba,2Bb側に絶縁部12Ba,12Bbが配置されているため、素体2Bの側面2Bdに配置された端子電極3B,4B(めっき層11Ba,11Bb)とランド電極21,22との間にはんだが回り込み、素体2Bの端面2Ba,2Bb側にははんだが回り込まない。したがって、電子部品1Bでは、素体2Bの端面2Ba,2Bb側にはんだフィレットが形成されない。   As described above, in the electronic component 1B of the present embodiment, since the insulating portions 12Ba and 12Bb are arranged on the end faces 2Ba and 2Bb side of the element body 2B, the terminal electrode 3B arranged on the side surface 2Bd of the element body 2B. , 4B (plating layers 11Ba, 11Bb) and the land electrodes 21 and 22, the solder does not wrap around the end faces 2Ba and 2Bb of the element body 2B. Therefore, in the electronic component 1B, solder fillets are not formed on the end faces 2Ba and 2Bb side of the element body 2B.

これにより、電子部品1Bに交流電圧が印加されたときに、電子部品1Bの電歪振動が基板20に伝搬することを抑制でき、その結果、音鳴きを抑制できる。また、ランド電極21,22と接触する端子電極3B,4B(めっき層11Ba,11Bb)の面積が小さいため、電歪振動が基板20に伝搬することをより一層抑制できる。   Thereby, when an AC voltage is applied to the electronic component 1B, the electrostrictive vibration of the electronic component 1B can be suppressed from propagating to the substrate 20, and as a result, noise can be suppressed. Further, since the area of the terminal electrodes 3B and 4B (plating layers 11Ba and 11Bb) in contact with the land electrodes 21 and 22 is small, it is possible to further suppress the electrostrictive vibration from propagating to the substrate 20.

本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、側面2c,2d(2Ac,2Ad,2Bc,2Bd)の両面に端子電極3,4(3A,4A,3B,4B)を配置しているが、実装面のみに端子電極3,4(3A,4A,3B,4B)を設ける構成であってもよい。   The present invention is not limited to the above embodiment. For example, in the above embodiment, the terminal electrodes 3 and 4 (3A, 4A, 3B, and 4B) are disposed on both sides of the side surfaces 2c and 2d (2Ac, 2Ad, 2Bc, and 2Bd). 3, 4 (3A, 4A, 3B, 4B) may be provided.

また、上記実施形態では、絶縁部12a,12b(12Aa,12Ab,12Ba,12Bb)が側面2c,2d(2Ac,2Ad,2Bc,2Bd)の両側から突出する構成としているが、絶縁部12a,12b(12Aa,12Ab,12Ba,12Bb)は突出していなくてもよいし、側面の一方のみに突出する構成であってもよい。   In the above embodiment, the insulating portions 12a, 12b (12Aa, 12Ab, 12Ba, 12Bb) protrude from both sides of the side surfaces 2c, 2d (2Ac, 2Ad, 2Bc, 2Bd), but the insulating portions 12a, 12b (12Aa, 12Ab, 12Ba, 12Bb) may not protrude or may protrude only to one of the side surfaces.

また、絶縁部12a,12b(12Aa,12Ab,12Ba,12Bb)が実装面(上記実施形態では側面2d,2Ad,2Bd)側に回り込んで配置されてもよい。すなわち、絶縁部12a,12b(12Aa,12Ab,12Ba,12Bb)は、素体の端面に配置された焼付層と側面に配置された焼付層の一部に跨って配置されてもよい。要は、端子電極において、ランド電極21,22と電気的に接続される部分が設けられていればよい。   Further, the insulating portions 12a and 12b (12Aa, 12Ab, 12Ba, and 12Bb) may be disposed so as to wrap around the mounting surface (the side surfaces 2d, 2Ad, and 2Bd in the above embodiment). That is, the insulating portions 12a and 12b (12Aa, 12Ab, 12Ba, and 12Bb) may be disposed over a part of the seizing layer disposed on the end surface of the element body and the seizing layer disposed on the side surface. In short, the terminal electrode may be provided with a portion that is electrically connected to the land electrodes 21 and 22.

1,1A,1B…電子部品、2,2A,2B…素体、2a,2b,2Aa,2Ab,2Ba,2Bb…端面(第1面、第2面)、2c〜2f,2Ac〜2Af,2Bc〜2Bf…側面(第3〜第6面)、3,3A,3B…端子電極、4,4A,4B…端子電極、10a,10b,10Aa,10Ab,10Ba,10Bb…焼付層、11a,11b,11Aa,11Ab,11Ba,11Bb…めっき層、12a,12b,12Aa,12Ab,12Ba,12Bb…絶縁層。   DESCRIPTION OF SYMBOLS 1, 1A, 1B ... Electronic component, 2, 2A, 2B ... Element body, 2a, 2b, 2Aa, 2Ab, 2Ba, 2Bb ... End surface (1st surface, 2nd surface), 2c-2f, 2Ac-2Af, 2Bc ˜2Bf—side surfaces (third to sixth surfaces), 3, 3A, 3B—terminal electrodes, 4, 4A, 4B—terminal electrodes, 10a, 10b, 10Aa, 10Ab, 10Ba, 10Bb—baked layers, 11a, 11b, 11Aa, 11Ab, 11Ba, 11Bb ... plating layer, 12a, 12b, 12Aa, 12Ab, 12Ba, 12Bb ... insulating layer.

Claims (4)

互いに対向する一対の端面及び前記端面同士を連結する四つの側面を有すると共に、前記端面に露出する内部電極が配置された素体と、
前記素体の前記端面側に位置する端子電極とを備える電子部品であって、
前記端子電極は、前記素体の前記端面と四つの前記側面のうちの実装面とに亘って連続して配置されて前記内部電極を覆う焼付層と、前記実装面に配置された前記焼付層上に配置されるめっき層とからなり、
前記素体の前記端面に配置された前記焼付層、及び前記素体の前記実装面に配置された前記焼付層の一部を覆うように絶縁層が配置されており、
前記絶縁層は、前記素体の前記端面に配置された前記焼付層が露出しないように当該焼付層を覆っており、前記実装面と当該実装面と対向する前記側面との対向方向において前記めっき層の表面から突出して配置されており、
前記素体の前記端面に配置された前記焼付層と前記絶縁層との間には、他の層が配置されていないことを特徴とする電子部品。
An element body having a pair of end faces opposed to each other and four side faces connecting the end faces, and an internal electrode exposed on the end faces;
An electronic component comprising a terminal electrode located on the end face side of the element body,
The terminal electrode is continuously disposed over the end surface of the element body and the mounting surface of the four side surfaces to cover the internal electrode, and the baking layer disposed on the mounting surface. It consists of a plating layer placed on top,
An insulating layer is disposed so as to cover the seizure layer disposed on the end surface of the element body and a part of the seizure layer disposed on the mounting surface of the element body;
The insulating layer covers the baking layer so that the baking layer disposed on the end face of the element body is not exposed, and the plating is performed in a facing direction between the mounting surface and the side surface facing the mounting surface. Arranged to protrude from the surface of the layer ,
The electronic component is characterized in that no other layer is disposed between the baking layer and the insulating layer disposed on the end face of the element body.
前記絶縁層が熱硬化型樹脂であることを特徴とする請求項1記載の電子部品。   The electronic component according to claim 1, wherein the insulating layer is a thermosetting resin. 前記素体の前記端面側に配置された前記絶縁層が最外層であることを特徴とする請求項1又は2記載の電子部品。   3. The electronic component according to claim 1, wherein the insulating layer disposed on the end face side of the element body is an outermost layer. 前記焼付層上に前記絶縁層が配置されていることを特徴とする請求項1〜3のいずれか一項記載の電子部品。   The electronic component according to claim 1, wherein the insulating layer is disposed on the baking layer.
JP2012177199A 2012-08-09 2012-08-09 Electronic components Active JP6449529B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012177199A JP6449529B2 (en) 2012-08-09 2012-08-09 Electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012177199A JP6449529B2 (en) 2012-08-09 2012-08-09 Electronic components

Publications (2)

Publication Number Publication Date
JP2014036149A JP2014036149A (en) 2014-02-24
JP6449529B2 true JP6449529B2 (en) 2019-01-09

Family

ID=50284938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012177199A Active JP6449529B2 (en) 2012-08-09 2012-08-09 Electronic components

Country Status (1)

Country Link
JP (1) JP6449529B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422926B1 (en) * 2012-10-26 2014-07-23 삼성전기주식회사 Laminated chip electronic component and board for mounting the same
JP6421137B2 (en) * 2016-03-25 2018-11-07 太陽誘電株式会社 Multilayer ceramic capacitor
KR101883061B1 (en) * 2016-09-08 2018-07-27 삼성전기주식회사 Multilayer ceramic electronic component and manufacturing method thereof
KR20180057998A (en) 2016-11-23 2018-05-31 삼성전기주식회사 Multi-layered capacitor and board having the same mounted thereon
KR20180072974A (en) 2016-12-22 2018-07-02 삼성전기주식회사 Multi-layered capacitor and board having the same mounted thereon
KR20180073357A (en) 2016-12-22 2018-07-02 삼성전기주식회사 Multi-layered capacitor and board having the same mounted thereon
KR20180073358A (en) 2016-12-22 2018-07-02 삼성전기주식회사 Multi-layered capacitor and board having the same mounted thereon
JP6648688B2 (en) * 2016-12-27 2020-02-14 株式会社村田製作所 Electronic components
KR102004804B1 (en) 2017-08-28 2019-07-29 삼성전기주식회사 Composite electronic component and board for mounting the same
JP2021082661A (en) 2019-11-15 2021-05-27 Tdk株式会社 Electronic component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02155209A (en) * 1988-12-07 1990-06-14 Nec Corp Chip part for surface mounting
JPH0396027U (en) * 1990-01-24 1991-10-01
JPH0684687A (en) * 1992-08-31 1994-03-25 Toshiba Corp Ceramic chip component and mounting structure therefor
JPH11251177A (en) * 1998-10-16 1999-09-17 Murata Mfg Co Ltd Chip component
JP2001093770A (en) * 1999-09-24 2001-04-06 Matsushita Electric Ind Co Ltd Surface mount electronic component
US6496355B1 (en) * 2001-10-04 2002-12-17 Avx Corporation Interdigitated capacitor with ball grid array (BGA) terminations
JP4442135B2 (en) * 2002-07-29 2010-03-31 株式会社村田製作所 Manufacturing method of ceramic electronic component
JP2005251904A (en) * 2004-03-03 2005-09-15 Denso Corp Substrate front surface mounting part, substrate circuit, substrate, solder connecting method and method of manufacturing substrate circuit
JP2007281134A (en) * 2006-04-05 2007-10-25 Seiko Epson Corp Chip-type electronic component, and mounting substrate and mounting method therefor
JP2010050332A (en) * 2008-08-22 2010-03-04 Taiyo Yuden Co Ltd Multilayer electronic component

Also Published As

Publication number Publication date
JP2014036149A (en) 2014-02-24

Similar Documents

Publication Publication Date Title
JP6449529B2 (en) Electronic components
JP6044153B2 (en) Electronic components
KR101529900B1 (en) Electronic component
JP6372067B2 (en) Ceramic electronic components
US9053864B2 (en) Multilayer capacitor and method for manufacturing the same
JP6248644B2 (en) Electronic components
KR101552247B1 (en) Mounting land structure and mounting structure for laminated capacitor
KR20140027454A (en) Electronic component
JP2009200421A (en) Mounting structure of electronic component
JP2018157029A (en) Electronic component
JP2019083254A (en) Electronic component
JP5921074B2 (en) Manufacturing method of laminated substrate
CN109427463B (en) Coil component
JP5861531B2 (en) Multilayer capacitor
JP7055588B2 (en) Electronic components
JP5786751B2 (en) Laminated electronic components
JP2016076582A (en) Ceramic electronic component
JP2018046229A (en) Electronic component
JP6958168B2 (en) Electronic components and electronic component equipment
JP6915324B2 (en) Electronic components
JPWO2015151810A1 (en) Chip-type electronic components
JP6794791B2 (en) Electronic components
JP4487613B2 (en) Multilayer ceramic electronic components
JP2019102515A (en) Electronic component
JP6942989B2 (en) Electronic components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171128

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171207

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181206

R150 Certificate of patent or registration of utility model

Ref document number: 6449529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150