JP6424453B2 - Multilayer substrate manufacturing method and multilayer substrate - Google Patents

Multilayer substrate manufacturing method and multilayer substrate Download PDF

Info

Publication number
JP6424453B2
JP6424453B2 JP2014081168A JP2014081168A JP6424453B2 JP 6424453 B2 JP6424453 B2 JP 6424453B2 JP 2014081168 A JP2014081168 A JP 2014081168A JP 2014081168 A JP2014081168 A JP 2014081168A JP 6424453 B2 JP6424453 B2 JP 6424453B2
Authority
JP
Japan
Prior art keywords
conductor pattern
conductor
insulating base
pattern
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014081168A
Other languages
Japanese (ja)
Other versions
JP2015201606A (en
Inventor
勝己 谷口
勝己 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014081168A priority Critical patent/JP6424453B2/en
Priority to CN201520211672.7U priority patent/CN204707339U/en
Publication of JP2015201606A publication Critical patent/JP2015201606A/en
Application granted granted Critical
Publication of JP6424453B2 publication Critical patent/JP6424453B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、絶縁基材を積層して形成された多層基板の製造方法および多層基板に関する。   The present invention relates to a method of manufacturing a multilayer substrate formed by laminating insulating substrates, and a multilayer substrate.

従来の多層基板の製造方法として、例えば、特許文献１に記載のものがある。この製造方法では、まず、ポリイミドフィルムの両面に銅箔を貼り付け、ポリイミドフィルムに形成したスルーホールを介して両面の銅箔同士を接続する。次に、両面の銅箔をエッチングすることで平面状コイルを形成する。次に、別のポリイミドフィルムを介して平面状コイルの両面に強磁性体層を積層する。これにより、多層基板の一例である平面インダクタが作製される。   As a conventional manufacturing method of a multilayer substrate, there is a method described in Patent Document 1, for example. In this manufacturing method, first, copper foils are attached to both sides of a polyimide film, and copper foils on both sides are connected via through holes formed in the polyimide film. Next, a planar coil is formed by etching the copper foils on both sides. Next, ferromagnetic layers are laminated on both sides of the planar coil through another polyimide film. Thereby, a planar inductor which is an example of a multilayer substrate is manufactured.

特開平４−３６８１０５号公報Japanese Patent Laid-Open No. 4-368105

特許文献１に記載の多層基板の製造方法では、線状の導体パターンが近接して形成される。積層したポリイミドフィルムを加熱プレスにより一体化する場合、ポリイミド樹脂が流動することで導体パターンが傾き、近接する導体パターン間が短絡するおそれがある。一方、導体パターン間の短絡を避けるために、近接する導体パターンの間隔を広くすると、素子サイズが大きくなってしまう。   In the method of manufacturing a multilayer substrate described in Patent Document 1, linear conductor patterns are formed in proximity to each other. In the case where the laminated polyimide films are integrated by a heat press, the conductive patterns may be inclined by the flow of the polyimide resin, which may cause a short circuit between adjacent conductive patterns. On the other hand, if the distance between adjacent conductor patterns is increased in order to avoid a short circuit between conductor patterns, the element size increases.

本発明の目的は、多層基板の小型化を図りながら、導体パターン間の短絡を抑制することが可能な多層基板の製造方法、および、その製造方法で製造することが可能な多層基板を提供することにある。   An object of the present invention is to provide a method of manufacturing a multilayer substrate capable of suppressing a short circuit between conductor patterns while miniaturizing a multilayer substrate, and a multilayer substrate that can be manufactured by the method of manufacturing the multilayer substrate. It is.

（１）本発明の多層基板の製造方法は、熱可塑性を有する絶縁基材に、電気回路用にパターニングされ、第１導体パターンおよび第２導体パターンを含む導体パターンを形成する工程と、第１導体パターンが形成された第１絶縁基材、および第２導体パターンが形成された第２絶縁基材を含む複数の絶縁基材を積層する工程と、積層された絶縁基材を加熱および加圧して一体化する工程と、を備える。導体パターンを形成する工程では、積層方向に垂直な方向から断面視して、導体パターンの絶縁基材側の幅よりその反対側の幅を狭くする。絶縁基材を積層する工程では、第１絶縁基材の第１導体パターンが形成された側の主面と、第２絶縁基材の第２導体パターンが形成された側の主面とを対向させ、平面視して、第２導体パターンは積層方向に垂直な平面方向で第２導体パターンに最も近接する導体である２つの第１導体パターンの間に少なくとも一部が存在するように配置される。一体化された複数の前記絶縁基材内において、第１導体パターンと第２導体パターンとは積層方向において互いに異なる位置に配置される。 (1) a method for manufacturing a multilayer substrate of the present invention, the insulating base material having a thermoplastic, is patterned for an electrical circuit, a step of forming a conductive pattern including a first conductor pattern and the second conductor pattern, the first the first insulating base, and heating the steps of the second insulating base material laminated including multiple insulating substrate second conductor pattern is formed, the laminated insulating substrate and the conductor pattern is formed And pressurizing and integrating. In the step of forming the conductor pattern, the width on the opposite side is made narrower than the width on the insulating base side of the conductor pattern in a cross-sectional view from the direction perpendicular to the stacking direction. In the step of laminating an insulating base material, facing the side of the main surface of the first conductor pattern of the first insulating base is formed and a side of the main surface where the second conductor pattern of the second insulating base is formed In plan view, the second conductor pattern is disposed such that at least a portion exists between the two first conductor patterns which are the conductors closest to the second conductor pattern in the plane direction perpendicular to the stacking direction. Ru. In the plurality of integrated insulating substrates, the first conductor pattern and the second conductor pattern are arranged at different positions in the stacking direction .

この構成では、導体パターンの絶縁基材側の幅よりその反対側の幅が狭いので、第１絶縁基材に形成された導体パターンと、第２絶縁基材に形成された導体パターンとの間隔が広くなる。このため、加熱および加圧の際に絶縁基材が流動しても、第１絶縁基材に形成された導体パターンと、第２絶縁基材に形成された導体パターンとが短絡することを抑制できる。   In this configuration, since the width on the opposite side of the conductor pattern is narrower than the width on the insulating substrate side, the distance between the conductor pattern formed on the first insulating substrate and the conductor pattern formed on the second insulating substrate Becomes wider. For this reason, even if the insulating base material flows at the time of heating and pressurizing, it is suppressed that the conductor pattern formed in the first insulating base material and the conductor pattern formed in the second insulating base material are short circuited. it can.

また、第１絶縁基材に形成された導体パターンと、第２絶縁基材に形成された導体パターンとの間隔を広くするために、導体パターンの配置を変える必要がないので、素子サイズが大きくならない。また、第１絶縁基材に形成された導体パターンと、第２絶縁基材に形成された導体パターンとの間隔を広くするために、導体パターンの断面積を小さくする必要がないので、導体抵抗が小さくならない。   In addition, the element size is large because it is not necessary to change the arrangement of the conductor patterns in order to widen the distance between the conductor pattern formed on the first insulating substrate and the conductor pattern formed on the second insulating substrate. It does not. In addition, in order to widen the distance between the conductor pattern formed on the first insulating base and the conductor pattern formed on the second insulating base, it is not necessary to reduce the cross-sectional area of the conductor pattern. Does not get smaller.

また、第１絶縁基材に形成された導体パターンと、第２絶縁基材に形成された導体パターンとの間隔を広くするとともに、導体パターンと、その導体パターンが形成されている絶縁基材との接触面積を大きくすることができる。このため、導体パターンと、その導体パターンが形成されている絶縁基材との接合強度を高めることができる。   Moreover, while enlarging the space | interval of the conductor pattern formed in the 1st insulation base material, and the conductor pattern formed in the 2nd insulation base material, the conductor pattern and the insulation base material in which the conductor pattern is formed, Contact area can be increased. Thus, the bonding strength between the conductor pattern and the insulating base on which the conductor pattern is formed can be enhanced.

（２）本発明の多層基板の製造方法において、積層方向に垂直な方向から断面視して、導体パターンの幅が広い側の主面は、その反対側の主面に比べて表面粗さが大きいことが好ましい。 (2) In the method for manufacturing a multilayer substrate according to the present invention, the main surface on the side with the wide width of the conductor pattern has a surface roughness compared to the main surface on the opposite side when viewed in cross section from the direction perpendicular to the stacking direction. It is preferable to be large.

この構成では、導体パターンと、その導体パターンが形成されている絶縁基材との接合強度をさらに高めることができる。   In this configuration, the bonding strength between the conductor pattern and the insulating base on which the conductor pattern is formed can be further enhanced.

（３）本発明の多層基板の製造方法では、複数の絶縁基材は、主成分が実質的に同一である熱可塑性樹脂から形成されることが好ましい。 (3) In the method for manufacturing a multilayer substrate according to the present invention, the plurality of insulating substrates are preferably formed of thermoplastic resins whose main components are substantially the same.

この構成では、絶縁基材を熱圧着させることができる温度、絶縁基材の熱膨張係数等が互いにほぼ等しくなる。このため、たとえば接着層のような絶縁基材とは異なる材質を介して絶縁基材同士を接合する場合と異なり、加熱および加圧後に、絶縁基材が互いに剥離することを抑制できる。   In this configuration, the temperature at which the insulating substrate can be thermocompression bonded, the thermal expansion coefficient of the insulating substrate, and the like become substantially equal to one another. For this reason, for example, unlike the case where the insulating substrates are joined to each other through a material different from the insulating substrate such as the adhesive layer, it is possible to suppress the insulating substrates from peeling off after heating and pressing.

（４）本発明の多層基板は、導体パターンが形成され、熱可塑性を有する複数の絶縁基材を積層して形成される。導体パターンは、積層方向に垂直な方向から断面視して、その一方の幅が他方の幅より狭くなるように形成されているとともに、積層方向において互いに異なる位置に形成された第１導体パターンと第２導体パターンとを含む。積層方向に垂直な方向から断面視して、第１導体パターンの幅が狭い側は第２導体パターン側を向き、第２導体パターンの幅が狭い側は第１導体パターン側を向く。平面視して、第２導体パターンは積層方向に垂直な平面方向で第２導体パターンに最も近接する導体である２つの第１導体パターンの間に少なくとも一部が存在するように配置されている。 (4) The multilayer substrate of the present invention is formed by laminating a plurality of insulating base materials having a thermoplastic pattern and a conductive pattern. The conductor patterns are formed such that one width is smaller than the other width in a cross-sectional view in a direction perpendicular to the stacking direction, and the first conductor patterns formed at mutually different positions in the stacking direction And a second conductor pattern. When the cross section is viewed from the direction perpendicular to the stacking direction, the narrow side of the first conductor pattern faces the second conductor pattern side, and the narrow side of the second conductor pattern faces the first conductor pattern side. In plan view, the second conductor pattern is disposed such that at least a portion exists between two first conductor patterns which are the conductors closest to the second conductor pattern in a plane direction perpendicular to the stacking direction . .

この構成では、上述と同様の効果を得ることができる。   In this configuration, the same effects as described above can be obtained.

（５）本発明の多層基板では、第１導体パターンと第２導体パターンとが接続されることで、コイルが形成されてもよい。 (5) In the multilayer substrate of the present invention, the coil may be formed by connecting the first conductor pattern and the second conductor pattern.

一般的に、高周波帯域で使用される積層インダクタでは、導体パターン間の線間容量の変化が積層インダクタの特性に影響する。本発明の構成では、近接する導体パターン同士の間隔が広くなるので、導体パターンの配置が多少ずれても、線間容量が変化しにくくなる。このため、積層インダクタが高周波帯域で使用される場合でも、積層インダクタの特性のばらつきを抑制することができる。また、一般的に、積層インダクタには、線状の導体パターンが互いに近接するような構造が多く形成される。このため、この構成では本発明の効果が特に顕著となる。   Generally, in a laminated inductor used in a high frequency band, a change in inter-line capacitance between conductor patterns affects the characteristics of the laminated inductor. In the configuration of the present invention, since the distance between the adjacent conductor patterns becomes wide, even if the arrangement of the conductor patterns deviates to some extent, the interline capacitance hardly changes. For this reason, even when the laminated inductor is used in a high frequency band, it is possible to suppress variations in the characteristics of the laminated inductor. Further, in general, in the laminated inductor, a number of structures in which linear conductor patterns are close to each other are formed. Therefore, the effects of the present invention are particularly remarkable in this configuration.

（６）本発明の多層基板では、平面視して、積層方向に垂直な平面方向で第２導体パターンに最も近接する導体である２つの第１導体パターンの間に存在するように配置されている第２導体パターンの少なくとも一部は、第１導体パターン側の主面が、積層方向に垂直な平面方向で第２導体パターンに最も近接する導体である２つの第１導体パターンの間の領域内に位置することが好ましい。 (6) In the multilayer substrate of the present invention, it is disposed so as to exist between two first conductor patterns which are the conductors closest to the second conductor pattern in a plane direction perpendicular to the stacking direction in plan view At least a portion of the second conductor pattern is a region between the two first conductor patterns whose main surface on the first conductor pattern side is the conductor closest to the second conductor pattern in the plane direction perpendicular to the stacking direction It is preferable to locate inside.

この構成では、第１導体パターンと第２導体パターンのとの間隔をさらに広くすることができる。   In this configuration, the distance between the first conductor pattern and the second conductor pattern can be further widened.

本発明によれば、多層基板の小型化を図りながら、多層基板に形成された導体パターン間の短絡を抑制することができる。   According to the present invention, a short circuit between conductor patterns formed on a multilayer substrate can be suppressed while achieving downsizing of the multilayer substrate.

本実施形態に係る積層インダクタの分解平面図である。It is an exploded plan view of a multilayer inductor according to the present embodiment. 図２（Ａ）は、本実施形態に係る積層インダクタのＡ−Ａ断面図である。図２（Ｂ）は、本実施形態に係る積層インダクタのＢ−Ｂ断面図である。FIG. 2A is a cross-sectional view of the laminated inductor according to the present embodiment taken along line A-A. FIG. 2B is a B-B cross-sectional view of the multilayer inductor according to the present embodiment. 本実施形態に係る積層インダクタの一部を示すＡ−Ａ断面図である。It is AA sectional drawing which shows a part of laminated inductor which concerns on this embodiment. 本実施形態に係る積層インダクタの製造方法を示すＢ−Ｂ断面図である。It is a BB sectional view showing a method of manufacturing a multilayer inductor according to the present embodiment. 本実施形態の変形例に係る積層インダクタの製造方法を示すＢ−Ｂ断面図である。It is a BB sectional view showing the manufacturing method of the multilayer inductor concerning the modification of this embodiment. 本実施形態の変形例に係る積層インダクタの一部を示す断面図である。It is sectional drawing which shows a part of laminated inductor which concerns on the modification of this embodiment.

本発明の実施形態に係る積層インダクタ１０について説明する。積層インダクタ１０は本発明の多層基板の一例である。図１は積層インダクタ１０の分解平面図である。積層インダクタ１０は矩形平板状の外観形状を有する。積層インダクタ１０は、絶縁基材１１Ａを最上層として、絶縁基材１１Ａ〜１１Ｄがこの順で積層されてなる。絶縁基材１１Ａ〜１１Ｄは熱可塑性を有する。絶縁基材１１Ａ，１１Ｃには、インダクタを構成する渦巻状の導体パターン１２，１３が形成されている。導体パターン１２は本発明の第１導体パターンの一例である。導体パターン１３は本発明の第２導体パターンの一例である。導体パターン１２，１３は、互いに平行となる複数の直線部分から形成されている。積層インダクタ１０の下面には、外部電極を構成する矩形状の導体パターン１５Ａ，１５Ｂが形成されている。   A multilayer inductor 10 according to an embodiment of the present invention will be described. The multilayer inductor 10 is an example of the multilayer substrate of the present invention. FIG. 1 is an exploded plan view of the laminated inductor 10. The laminated inductor 10 has a rectangular flat external appearance. The laminated inductor 10 is formed by laminating the insulating bases 11A to 11D in this order with the insulating base 11A as the top layer. The insulating substrates 11A to 11D have thermoplasticity. On the insulating base materials 11A and 11C, spiral conductive patterns 12 and 13 which constitute an inductor are formed. The conductor pattern 12 is an example of the first conductor pattern of the present invention. The conductor pattern 13 is an example of the second conductor pattern of the present invention. The conductor patterns 12 and 13 are formed of a plurality of straight portions parallel to each other. On the lower surface of the multilayer inductor 10, rectangular conductor patterns 15A and 15B that form external electrodes are formed.

すなわち、積層インダクタ１０は、導体パターンが形成され、熱可塑性を有する複数の絶縁基材を積層して形成される。導体パターン１２と、導体パターン１３とが接続されることで、コイルが形成されている。   That is, the laminated inductor 10 is formed by laminating a plurality of insulating base materials having a thermoplastic pattern on which a conductor pattern is formed. A coil is formed by connecting the conductor pattern 12 and the conductor pattern 13.

絶縁基材１１Ａの下面には導体パターン１２が形成されている。導体パターン１２は、平面視で、絶縁基材１１Ａの中央を巻回中心として２回巻回されるように形成されている。平面視で、絶縁基材１１Ａの中央には導体パターン１２の第１端部が形成され、絶縁基材１１Ａの隅には導体パターン１２の第２端部が形成されている。   The conductor pattern 12 is formed on the lower surface of the insulating base 11A. The conductor pattern 12 is formed so as to be wound twice around the center of the insulating base 11A in a plan view. In plan view, a first end of the conductor pattern 12 is formed at the center of the insulating base 11A, and a second end of the conductor pattern 12 is formed at a corner of the insulating base 11A.

絶縁基材１１Ｂには、積層方向に絶縁基材１１Ｂを貫通する層間接続導体１６Ａ，１６Ｂが形成されている。層間接続導体１６Ａは、平面視で導体パターン１２の第１端部と重なり、導体パターン１２に接続されている。層間接続導体１６Ｂは、平面視で導体パターン１２の第２端部と重なり、導体パターン１２に接続されている。   In the insulating base 11B, interlayer connection conductors 16A and 16B penetrating the insulating base 11B in the stacking direction are formed. The interlayer connection conductor 16A overlaps the first end of the conductor pattern 12 in a plan view, and is connected to the conductor pattern 12. The interlayer connection conductor 16B overlaps the second end of the conductor pattern 12 in a plan view, and is connected to the conductor pattern 12.

絶縁基材１１Ｃの上面には導体パターン１３，１４が形成されている。導体パターン１３は、平面視で、絶縁基材１１Ａの中央を巻回中心として１回巻回されるように形成されている。導体パターン１３は、平面視で導体パターン１２に挟まれるように形成されている。平面視で層間接続導体１６Ａに重なるように、導体パターン１３の第１端部が形成されている。層間接続導体１６Ａと導体パターン１３とは接続されている。絶縁基材１１Ｃの隅には導体パターン１３の第２端部が形成されている。導体パターン１４は、矩形状であり、平面視で層間接続導体１６Ｂと重なるように形成されている。導体パターン１４と層間接続導体１６Ｂとは接続されている。   Conductor patterns 13 and 14 are formed on the top surface of the insulating base 11C. The conductor pattern 13 is formed so as to be wound once around the center of the insulating base 11A in a plan view. The conductor pattern 13 is formed to be sandwiched by the conductor pattern 12 in a plan view. The first end of the conductor pattern 13 is formed so as to overlap the interlayer connection conductor 16A in plan view. The interlayer connection conductor 16A and the conductor pattern 13 are connected. The second end of the conductor pattern 13 is formed at a corner of the insulating base 11C. The conductor pattern 14 has a rectangular shape, and is formed to overlap the interlayer connection conductor 16B in plan view. Conductor pattern 14 and interlayer connection conductor 16B are connected.

絶縁基材１１Ｃには、積層方向に絶縁基材１１Ｃを貫通する層間接続導体１６Ｃ，１６Ｄが形成されている。層間接続導体１６Ｃは、平面視で導体パターン１３の第２端部と重なり、導体パターン１３に接続されている。層間接続導体１６Ｄは、平面視で導体パターン１４と重なり、導体パターン１４に接続されている。   In the insulating base 11C, interlayer connection conductors 16C and 16D penetrating the insulating base 11C in the stacking direction are formed. The interlayer connection conductor 16C overlaps the second end of the conductor pattern 13 in a plan view, and is connected to the conductor pattern 13. The interlayer connection conductor 16D overlaps the conductor pattern 14 in a plan view, and is connected to the conductor pattern 14.

絶縁基材１１Ｄには、積層方向に絶縁基材１１Ｄを貫通する層間接続導体１６Ｅ，１６Ｆが形成されている。層間接続導体１６Ｅは、平面視で層間接続導体１６Ｃと重なり、層間接続導体１６Ｃとともに一体的に形成されている。層間接続導体１６Ｆは、平面視で層間接続導体１６Ｄと重なり、層間接続導体１６Ｄとともに一体的に形成されている。   In the insulating base 11D, interlayer connection conductors 16E and 16F penetrating the insulating base 11D in the stacking direction are formed. The interlayer connection conductor 16E overlaps the interlayer connection conductor 16C in a plan view, and is integrally formed with the interlayer connection conductor 16C. The interlayer connection conductor 16F overlaps with the interlayer connection conductor 16D in a plan view, and is integrally formed with the interlayer connection conductor 16D.

絶縁基材１１Ｄの下面には、絶縁基材１１Ｄの長手方向の端部に導体パターン１５Ａ，１５Ｂが形成されている。導体パターン１５Ａは、平面視で層間接続導体１６Ｅと重なり、層間接続導体１６Ｅに接続されている。導体パターン１５Ｂは、平面視で層間接続導体１６Ｆと重なり、層間接続導体１６Ｆに接続されている。   Conductor patterns 15A and 15B are formed on the end of the insulating base 11D in the longitudinal direction on the lower surface of the insulating base 11D. The conductor pattern 15A overlaps the interlayer connection conductor 16E in plan view, and is connected to the interlayer connection conductor 16E. The conductor pattern 15B overlaps the interlayer connection conductor 16F in plan view, and is connected to the interlayer connection conductor 16F.

絶縁基材１１Ａ〜１１Ｄは、例えば、液晶ポリマー（ＬＣＰ）、ポリイミド（ＰＩ）等の熱可塑性樹脂から形成されている。絶縁基材１１Ａ〜１１Ｄは、主成分が実質的に同一である熱可塑性樹脂から形成されている。導体パターン１２〜１４，１５Ａ，１５Ｂは銅箔等の導電性材料から形成されている。層間接続導体１６Ａ〜１６Ｄは、絶縁基材に形成した貫通孔に導電ペーストを充填して硬化することにより形成されている。   The insulating base materials 11A to 11D are formed of, for example, a thermoplastic resin such as liquid crystal polymer (LCP) or polyimide (PI). The insulating base materials 11A to 11D are formed of thermoplastic resins whose main components are substantially the same. The conductor patterns 12 to 14, 15A, 15B are formed of a conductive material such as copper foil. The interlayer connection conductors 16A to 16D are formed by filling through holes formed in the insulating base material with a conductive paste and curing.

図２（Ａ）は積層インダクタ１０のＡ−Ａ断面図である。絶縁基材１１Ａの下面には、導体パターン１２（図１参照）の一部である導体パターン１２Ａ〜１２Ｄが形成されている。絶縁基材１１Ｃの上面には、導体パターン１３の一部である導体パターン１３Ａ，１３Ｂが形成されている。導体パターン１２Ａ〜１２Ｄ，１３Ａ，１３Ｂは絶縁基材１１Ｂに押し込まれている。   FIG. 2A is a cross-sectional view of the laminated inductor 10 taken along line AA. Conductor patterns 12A to 12D, which are a part of the conductor pattern 12 (see FIG. 1), are formed on the lower surface of the insulating base 11A. Conductor patterns 13A and 13B, which are a part of the conductor pattern 13, are formed on the top surface of the insulating base 11C. The conductor patterns 12A to 12D, 13A and 13B are pressed into the insulating base 11B.

導体パターン１２Ａと導体パターン１２Ｂとは互いに近接している。導体パターン１３Ａは、導体パターン１２Ａと導体パターン１２Ｂとの間に入り込むように形成されている。導体パターン１２Ａ，１２Ｂの断面は、絶縁基材１１Ａ側の辺が長辺となり、絶縁基材１１Ｂ側の辺が短辺となる台形形状を有している。導体パターン１２Ａと導体パターン１２Ｂとに挟まれた領域は、導体パターン１３Ａ側から絶縁基材１１Ａ側に向けて先細になっている。導体パターン１３Ａの断面は、絶縁基材１１Ｃ側の辺が長辺となり、絶縁基材１１Ｂ側の辺が短辺となる台形形状を有している。導体パターン１２Ｃ，１２Ｄ，１３Ｂは、導体パターン１２Ａ，１２Ｂ，１３Ａと同様に形成されている。   The conductor pattern 12A and the conductor pattern 12B are close to each other. The conductor pattern 13A is formed to be inserted between the conductor pattern 12A and the conductor pattern 12B. The cross section of the conductor patterns 12A and 12B has a trapezoidal shape in which the side on the insulating base 11A side is the long side and the side on the insulating base 11B side is the short side. The region sandwiched between the conductor pattern 12A and the conductor pattern 12B is tapered from the conductor pattern 13A side to the insulating base 11A side. The cross section of the conductor pattern 13A has a trapezoidal shape in which the side on the side of the insulating base 11C is the long side and the side on the side of the insulating base 11B is the short side. The conductor patterns 12C, 12D, 13B are formed in the same manner as the conductor patterns 12A, 12B, 13A.

すなわち、導体パターンは、積層方向に垂直な方向から断面視して、その一方の幅が他方の幅より狭くなるように形成されているとともに、積層方向において互いに異なる位置に形成された導体パターン１２（図１参照）と導体パターン１３とを含む。積層方向に垂直な方向から断面視して、導体パターン１２の幅が狭い側は導体パターン１３側を向き、導体パターン１３の幅が狭い側は導体パターン１２側を向いている。平面視して、導体パターン１３の少なくとも一部は、導体パターン１２のうち所定間隔を隔てて隣接する２箇所の部分の間に配置されている。   That is, the conductor patterns are formed such that one width is narrower than the other width in a cross-sectional view in a direction perpendicular to the stacking direction, and the conductor patterns 12 formed at mutually different positions in the stacking direction (Refer to FIG. 1) and the conductor pattern 13. When the cross section is viewed from the direction perpendicular to the stacking direction, the narrow side of the conductor pattern 12 faces the conductor pattern 13 side, and the narrow side of the conductor pattern 13 faces the conductor pattern 12 side. In plan view, at least a portion of the conductor pattern 13 is disposed between two adjacent portions of the conductor pattern 12 at a predetermined distance.

より詳細には、導体パターン１２、１３は、積層方向に垂直な方向から断面視して台形形状に形成されている。導体パターン１２、１３には、積層方向に垂直な方向から断面視して、該導体パターンが形成された絶縁基材側からその反対側に向けてテーパが付けられている。絶縁基材１１Ａの主面のうち導体パターン１２が形成された主面と、絶縁基材１１Ｃの主面のうち導体パターン１３が形成された主面とは対向している。平面視して、絶縁基材１１Ｃに形成された導体パターン１３Ａは、絶縁基材１１Ａに形成された導体パターン１２Ａ，１２Ｂの間に配置されている。平面視して、絶縁基材１１Ｃに形成された導体パターン１３Ｂは、絶縁基材１１Ａに形成された導体パターン１２Ｃ，１２Ｄの間に配置されている。   More specifically, the conductor patterns 12 and 13 are formed in a trapezoidal shape in cross section from the direction perpendicular to the stacking direction. The conductor patterns 12 and 13 are tapered from the side of the insulating base on which the conductor pattern is formed to the opposite side in a cross-sectional view from the direction perpendicular to the stacking direction. Of the main surfaces of the insulating base 11A, the main surface on which the conductor pattern 12 is formed faces the main surface of the insulating base 11C on which the conductive pattern 13 is formed. In plan view, the conductor pattern 13A formed on the insulating base 11C is disposed between the conductor patterns 12A and 12B formed on the insulating base 11A. In plan view, the conductor pattern 13B formed on the insulating base 11C is disposed between the conductor patterns 12C and 12D formed on the insulating base 11A.

図２（Ｂ）は積層インダクタ１０のＢ−Ｂ断面図である。絶縁基材１１Ａの下面には、導体パターン１２（図１参照）の一部である導体パターン１２Ａ，１２Ｃ〜１２Ｅが形成されている。絶縁基材１１Ｃの上面には、導体パターン１３の一部である導体パターン１３Ａ，１３Ｃが形成されている。導体パターン１２Ａ，１２Ｃ〜１２Ｅ，１３Ａは絶縁基材１１Ｂに押し込まれている。導体パターン１３Ｃの一部分は絶縁基材１１Ｂに押し込まれ、導体パターン１３Ｃの他の部分は絶縁基材１１Ｃに押し込まれている。   FIG. 2B is a cross-sectional view of the laminated inductor 10 taken along line B-B. Conductor patterns 12A and 12C to 12E, which are a part of the conductor pattern 12 (see FIG. 1), are formed on the lower surface of the insulating base 11A. Conductor patterns 13A and 13C which are a part of the conductor pattern 13 are formed on the upper surface of the insulating base 11C. The conductor patterns 12A, 12C to 12E, 13A are pressed into the insulating base 11B. A portion of the conductor pattern 13C is pressed into the insulating base 11B, and the other portion of the conductor pattern 13C is pressed into the insulating base 11C.

導体パターン１２Ｅの断面は、絶縁基材１１Ａ側の辺が長辺となり、絶縁基材１１Ｂ側の辺が短辺となる台形形状を有している。導体パターン１３Ｃの断面は、絶縁基材１１Ｃ側から絶縁基材１１Ｂ側に向けて先細になっている。導体パターン１３Ａは、導体パターン１２Ａと導体パターン１２Ｅとの間に入り込むように形成されている。導体パターン１２Ｅと導体パターン１３Ｃとは層間接続導体１６Ａにより接続されている。   The cross section of the conductor pattern 12E has a trapezoidal shape in which the side on the insulating base 11A side is the long side and the side on the insulating base 11B side is the short side. The cross section of the conductor pattern 13C is tapered from the insulating base 11C side to the insulating base 11B side. The conductor pattern 13A is formed to be inserted between the conductor pattern 12A and the conductor pattern 12E. The conductor pattern 12E and the conductor pattern 13C are connected by the interlayer connection conductor 16A.

図３は、積層インダクタ１０の一部を示すＡ−Ａ断面図である。導体パターン１３Ａの断面における長辺の長さをＷ１とし、導体パターン１３Ａの断面における短辺の長さをＷ２とする。絶縁基材１１Ａ側における導体パターン１２Ａと導体パターン１２Ｂとの間隔をＷ３とし、導体パターン１３Ａ側における導体パターン１２Ａと導体パターン１２Ｂとの間隔をＷ４とする。長さＷ２は長さＷ１に比べて短くなっている。間隔Ｗ４は間隔Ｗ３に比べて広くなっている。間隔Ｗ３は長さＷ２に比べて広くなっている。すなわち、平面視して、導体パターン１２（図１参照）の所定間隔を隔てて隣接する２箇所の部分の間に配置されている導体パターン１３の少なくとも一部は、導体パターン１２側の主面が、所定間隔を隔てて隣接する２箇所の部分の間の領域内に位置する。 FIG. 3 is a cross-sectional view taken along line A-A of FIG. The length of the long side in the cross section of the conductor patterns 13A and W 1, the length of the short side in the cross section of the conductor patterns 13A and W 2. The distance between the conductive pattern 12A and the conductor pattern 12B of the insulating substrate 11A side and W 3, the distance between the conductive pattern 12A and the conductor pattern 12B in the conductive pattern 13A side and W 4. The length W 2 is shorter than the length W 1. Interval W 4 is wider than the interval W 3. Interval W 3 being wider than the length W 2. That is, in plan view, at least a part of the conductor pattern 13 disposed between two adjacent portions of the conductor pattern 12 (see FIG. 1) at predetermined intervals is the main surface on the conductor pattern 12 side. Are located in a region between two adjacent portions at a predetermined interval.

図４は、積層インダクタ１０の製造方法を示すＢ−Ｂ断面図である。この製造方法では、熱可塑性を有する絶縁基材に、電気回路用にパターニングされた導体パターンを形成する。次に、絶縁基材１１Ａおよび絶縁基材１１Ｃを含む導体パターンが形成された複数の絶縁基材を積層する。次に、積層された絶縁基材を加熱および加圧して一体化する。すなわち、積層された絶縁基材を加熱しながら同時に加圧することにより一体化する。絶縁基材１１Ａは本発明の第１絶縁基材の一例である。絶縁基材１１Ｃは本発明の第２絶縁基材の一例である。   FIG. 4 is a cross-sectional view taken along the line B-B showing a method of manufacturing the multilayer inductor 10. In this manufacturing method, a conductor pattern patterned for an electrical circuit is formed on a thermoplastic insulating substrate. Next, a plurality of insulating substrates on which a conductor pattern including the insulating substrate 11A and the insulating substrate 11C is formed are stacked. Next, the laminated insulating substrate is integrated by heating and pressing. That is, the laminated insulating base materials are integrated by simultaneously pressing and heating. The insulating base 11A is an example of the first insulating base of the present invention. The insulating base 11C is an example of the second insulating base of the present invention.

具体的には、まず、図４（Ａ）に示すように、絶縁基材１１Ａの片面全面に、銅箔等からなる導体箔２１を貼り付ける。次に、図４（Ｂ）に示すように、所定形状にパターニングしたレジストを導体箔２１の表面に形成し、導体箔２１のうちレジストが形成されていない部分をエッチングする。これにより、絶縁基材１１Ａに導体パターン１２が形成される。この際、導体パターン１２Ａ，１２Ｅの断面が台形形状となるように、導体パターン１２を形成する。すなわち、導体パターン１２を形成する工程では、積層方向に垂直な方向から断面視して、導体パターン１２の絶縁基材１１Ａ側の幅よりその反対側の幅を狭くする。   Specifically, first, as shown in FIG. 4A, the conductor foil 21 made of copper foil or the like is attached to the entire surface of the insulating base 11A. Next, as shown in FIG. 4B, a resist patterned in a predetermined shape is formed on the surface of the conductor foil 21 and a portion of the conductor foil 21 where the resist is not formed is etched. Thus, the conductor pattern 12 is formed on the insulating base 11A. At this time, the conductor pattern 12 is formed such that the cross sections of the conductor patterns 12A and 12E have a trapezoidal shape. That is, in the step of forming the conductor pattern 12, the width on the opposite side is made narrower than the width on the insulating base 11A side of the conductor pattern 12 when viewed in cross section from the direction perpendicular to the stacking direction.

次に、図４（Ｃ）に示すように、導体パターン１２を形成した工程と同様の工程により、絶縁基材１１Ｃに導体パターン１３を形成し、絶縁基材１１Ｄに導体パターン１５Ａ，１５Ｂを形成する。また、レーザ加工やエッチング等により絶縁基材１１Ｂの所定箇所に貫通孔を形成し、この貫通孔に導電ペースト２２を充填する。導電ペースト２２は、例えば、スズや銅を主成分とした導電性材料からなる。   Next, as shown in FIG. 4C, the conductor pattern 13 is formed on the insulating base 11C and the conductor patterns 15A and 15B are formed on the insulating base 11D in the same step as the step of forming the conductor pattern 12 Do. Further, through holes are formed in predetermined portions of the insulating base 11B by laser processing, etching or the like, and the conductive paste 22 is filled in the through holes. The conductive paste 22 is made of, for example, a conductive material containing tin or copper as a main component.

そして、絶縁基材１１Ａを最上層として、絶縁基材１１Ａ〜１１Ｄをこの順に積層する。この際、絶縁基材１１Ａの主面のうち導体パターン１２が形成された主面を下方向に向ける。絶縁基材１１Ｃの主面のうち導体パターン１３が形成された主面を上方向に向ける。絶縁基材１１Ｄの主面のうち導体パターン１５Ａ，１５Ｂが形成された主面を下方向に向ける。すなわち、絶縁基材１１Ａ〜１１Ｄを積層する工程では、絶縁基材１１Ａの導体パターン１２が形成された側の主面と、絶縁基材１１Ｃの導体パターン１３が形成された側の主面とを対向させる。また、平面視して、絶縁基材１１Ｃに形成された導体パターン１３の少なくとも一部を、絶縁基材１１Ａに形成された導体パターン１２うち所定間隔を隔てて隣接する２箇所の部分の間に配置する。   Then, with the insulating base 11A as the uppermost layer, the insulating bases 11A to 11D are laminated in this order. At this time, of the main surfaces of the insulating base 11A, the main surface on which the conductor pattern 12 is formed is directed downward. Among the main surfaces of the insulating base 11C, the main surface on which the conductor pattern 13 is formed is directed upward. Among the main surfaces of the insulating base 11D, the main surfaces on which the conductor patterns 15A and 15B are formed are directed downward. That is, in the step of laminating the insulating base materials 11A to 11D, the main surface on the side where the conductor pattern 12 of the insulating base material 11A is formed and the main surface on the side where the conductive pattern 13 of the insulating base material 11C is formed Let them face each other. Further, in plan view, at least a portion of the conductor pattern 13 formed on the insulating base material 11C is between the two portions of the conductor pattern 12 formed on the insulating base material 11A adjacent to each other at a predetermined interval. Deploy.

次に、図４（Ｄ）に示すように、絶縁基材１１Ａ〜１１Ｄを構成する熱可塑性樹脂を熱圧着させることができる温度で、積層された絶縁基材１１Ａ〜１１Ｄを加熱プレスする。この加熱プレスでは加熱および加圧を同時に行う。これにより、絶縁基材１１Ａ〜１１Ｄが一体化する。この際、導電ペースト２２が硬化することにより、層間接続導体１６Ａが形成される。また、導体パターン１３Ａは導体パターン１２Ａと導体パターン１２Ｅとの間に入り込む。   Next, as shown in FIG. 4D, the laminated insulating substrates 11A to 11D are heat-pressed at a temperature at which the thermoplastic resins constituting the insulating substrates 11A to 11D can be thermocompression-bonded. In this heating press, heating and pressurization are performed simultaneously. Thereby, the insulating base materials 11A to 11D are integrated. At this time, the conductive paste 22 is cured to form the interlayer connection conductor 16A. In addition, the conductor pattern 13A enters between the conductor pattern 12A and the conductor pattern 12E.

以上の工程により、積層インダクタ１０が完成する。なお、層間接続導体１６Ｂ〜１６Ｆ（図１参照）は、層間接続導体１６Ａを形成する工程と並行して、層間接続導体１６Ａを形成する工程と同様の工程により形成される。導体パターン１４は導体パターン１３とともに形成される。   The laminated inductor 10 is completed by the above steps. The interlayer connecting conductors 16B to 16F (see FIG. 1) are formed in the same step as the step of forming the interlayer connecting conductor 16A in parallel with the step of forming the interlayer connecting conductor 16A. The conductor pattern 14 is formed together with the conductor pattern 13.

本実施形態では、図３に示したように、平面視で導体パターン１２Ａと導体パターン１２Ｂとの間に導体パターン１３Ａが形成されている。導体パターン１２Ａと導体パターン１２Ｂとの間隔は、絶縁基材１１Ａ側から導体パターン１３Ａ側に向けて広くなっている。導体パターン１３Ａの幅は、絶縁基材１１Ｃ側から絶縁基材１１Ｂ側に向けて狭くなっている。   In the present embodiment, as shown in FIG. 3, the conductor pattern 13A is formed between the conductor pattern 12A and the conductor pattern 12B in plan view. The distance between the conductor pattern 12A and the conductor pattern 12B is wider from the side of the insulating base 11A to the side of the conductor pattern 13A. The width of the conductor pattern 13A narrows from the side of the insulating base 11C to the side of the insulating base 11B.

このため、図３において点線で示すように、導体パターン１２Ａ，１２Ｂと導体パターン１３Ａとが近接する領域で、導体パターン１２Ａ，１２Ｂと導体パターン１３Ａとの間隔が広くなる。この結果、加熱プレスの際に熱可塑性樹脂が流動しても、導体パターン１２Ａ，１２Ｂと導体パターン１３Ａとが短絡することを抑制できる。なお、導体パターン１２Ａと導体パターン１２Ｂとの間隔Ｗ３を導体パターン１３Ａの短辺の長さＷ２に比べて長くすることで、導体パターン１２Ａ，１２Ｂと導体パターン１３Ａとの間隔をさらに広くすることができる。 For this reason, as shown by dotted lines in FIG. 3, the distance between the conductor patterns 12A and 12B and the conductor pattern 13A is wide in the region where the conductor patterns 12A and 12B and the conductor pattern 13A are close to each other. As a result, even if the thermoplastic resin flows during heating and pressing, a short circuit between the conductor patterns 12A and 12B and the conductor pattern 13A can be suppressed. Note that by longer than the distance W 3 between the conductive pattern 12A and the conductor pattern 12B of the short side of the conductor patterns 13A to the length W 2, further widening the gap between the conductive patterns 12A, 12B and the conductor patterns 13A be able to.

また、導体パターン１２Ａ，１２Ｂと導体パターン１３Ａとの間隔を広くするために、導体パターン１２Ａ，１２Ｂの配置を変える必要がないので、素子サイズが大きくならない。また、導体パターン１２Ａ，１２Ｂと導体パターン１３Ａとの間隔を広くするために、導体パターン１２Ａ，１２Ｂ，１３Ａの断面積を小さくする必要がないので、導体抵抗が小さくならない。   Further, the element size does not increase because the arrangement of the conductor patterns 12A and 12B does not have to be changed in order to widen the distance between the conductor patterns 12A and 12B and the conductor pattern 13A. Further, in order to widen the distance between the conductor patterns 12A and 12B and the conductor pattern 13A, it is not necessary to reduce the cross-sectional area of the conductor patterns 12A, 12B and 13A, so the conductor resistance does not decrease.

また、導体パターン１２Ａ，１２Ｂと導体パターン１３Ａとの間隔を広くするとともに、導体パターン１２Ａ，１２Ｂ，１３Ａと絶縁基材１１Ａ，１１Ｃとの接触面積を大きくすることができる。このため、導体パターン１２Ａ，１２Ｂ，１３Ａと絶縁基材１１Ａ，１１Ｃとの接合強度を高めることができる。   In addition, the distance between the conductor patterns 12A and 12B and the conductor pattern 13A can be increased, and the contact area between the conductor patterns 12A, 12B and 13A and the insulating substrates 11A and 11C can be increased. For this reason, the joint strength of conductor pattern 12A, 12B, 13A and insulating base materials 11A and 11C can be raised.

また、一般的に、高周波帯域で使用される積層インダクタでは、導体パターン間の線間容量の変化が積層インダクタの特性に影響する。本実施形態では、導体パターン１２Ａ，１２Ｂと導体パターン１３Ａとの間隔が広くなるので、導体パターン１２Ａ，１２Ｂ，１３Ａの配置が多少ずれても、線間容量があまり変化しない。このため、積層インダクタ１０が高周波帯域で使用される場合でも、積層インダクタ１０の特性のばらつきを抑制することができる。また、積層インダクタ１０には、図１に示すように、導体パターン１２，１３が互いに平行に延伸するような構造が多く形成される。言い換えると、積層インダクタ１０には、図３に示すような構造が多く形成される。このため、積層インダクタ１０では本発明が特に有用である。   In general, in a laminated inductor used in a high frequency band, a change in line capacitance between conductor patterns affects the characteristics of the laminated inductor. In the present embodiment, since the distance between the conductor patterns 12A and 12B and the conductor pattern 13A is wide, the line capacitance does not change much even if the arrangement of the conductor patterns 12A, 12B and 13A deviates a little. For this reason, even when the multilayer inductor 10 is used in a high frequency band, it is possible to suppress the variation in the characteristics of the multilayer inductor 10. Further, in the laminated inductor 10, as shown in FIG. 1, many structures in which the conductor patterns 12 and 13 extend in parallel to each other are formed. In other words, many structures as shown in FIG. 3 are formed in the laminated inductor 10. Therefore, the present invention is particularly useful in the laminated inductor 10.

また、絶縁基材１１Ａ〜１１Ｄは、上述のように、主成分が実質的に同一の熱可塑性樹脂からなる。このため、絶縁基材１１Ａ〜１１Ｄを熱圧着させることができる温度、絶縁基材１１Ａ〜１１Ｄの熱膨張係数等が互いにほぼ等しくなる。この結果、たとえば接着層のような絶縁基材とは異なる材質を介して絶縁基材同士を接合する場合と異なり、加熱プレス後に、絶縁基材１１Ａ〜１１Ｄが互いに剥離することを抑制できる。   Further, as described above, the insulating base materials 11A to 11D are made of thermoplastic resins whose main components are substantially the same. For this reason, the temperature which can thermocompression-bond insulating base materials 11A-11D, the thermal expansion coefficient of insulating base materials 11A-11D, etc. become substantially equal mutually. As a result, unlike in the case where the insulating substrates are joined to each other through a material different from the insulating substrate such as the adhesive layer, for example, it is possible to suppress the insulating substrates 11A to 11D from peeling off each other after the heat pressing.

図５は、本実施形態の変形例に係る積層インダクタ１０の製造方法を示すＢ−Ｂ断面図である。以下では、上述の積層インダクタ１０の製造方法と異なる点について説明する。まず、図５（Ａ）に示すように、絶縁基材１１Ｃの主面のうち導体パターン１３が形成された主面に、印刷等によりペースト状の熱可塑性樹脂をコーティングする。これにより、絶縁基材１１Ｃに積層された絶縁基材３１Ｂが形成される。   FIG. 5 is a cross-sectional view along the line B-B showing a method of manufacturing the multilayer inductor 10 according to the modification of the embodiment. Hereinafter, points different from the above-described method of manufacturing the multilayer inductor 10 will be described. First, as shown in FIG. 5A, a paste-like thermoplastic resin is coated by printing or the like on the main surface of the insulating base 11C on which the conductor pattern 13 is formed. Thus, the insulating base 31B stacked on the insulating base 11C is formed.

次に、図５（Ｂ）に示すように、所定形状にパターニングしたレジストを絶縁基材３１Ｂの表面に形成し、絶縁基材３１Ｂのうちレジストが形成されていない部分をエッチングする。これにより、絶縁基材３１Ｂに貫通孔２３が形成される。なお、図５（Ａ）および図５（Ｂ）に示す工程の代わりに、所定形状にパターニングされた版を用いて熱可塑性樹脂を絶縁基材１１Ｃに印刷することで、貫通孔２３を有する絶縁基材３１Ｂを形成してもよい。   Next, as shown in FIG. 5B, a resist patterned in a predetermined shape is formed on the surface of the insulating base 31B, and a portion of the insulating base 31B where the resist is not formed is etched. Thereby, the through holes 23 are formed in the insulating base 31B. Note that, instead of the steps shown in FIGS. 5A and 5B, the insulating resin having the through holes 23 is printed by printing a thermoplastic resin on the insulating base 11C using a plate patterned in a predetermined shape. You may form the base material 31B.

次に、図５（Ｃ）に示すように、貫通孔２３に導電ペースト２２を充填する。次に、図５（Ｄ）および図５（Ｅ）に示すように、絶縁基材１１Ａ，３１Ｂ，１１Ｃ，１１Ｄを積層し、加熱プレスする。以上の工程により、積層インダクタ１０が完成する。   Next, as shown in FIG. 5C, the conductive paste 22 is filled in the through holes 23. Next, as shown in FIG. 5 (D) and FIG. 5 (E), the insulating base materials 11A, 31B, 11C, and 11D are stacked and heat pressed. The laminated inductor 10 is completed by the above steps.

本実施形態の変形例に係る積層インダクタ１０の製造方法では、貫通孔２３が積層方向に絶縁基材３１Ｂのみを貫通することにより、底を有する孔部が形成されている。このため、導電ペースト２２を貫通孔２３に充填する際に、貫通孔２３の開口部のうち導電ペーストを注入する側の反対側の開口部から、導電ペースト２２が漏れることがない。   In the method of manufacturing the multilayer inductor 10 according to the modification of the present embodiment, the through hole 23 penetrates only the insulating base 31B in the stacking direction to form a hole having a bottom. Therefore, when the conductive paste 22 is filled in the through hole 23, the conductive paste 22 does not leak from the opening of the through hole 23 on the side opposite to the side on which the conductive paste is injected.

図６は、本実施形態の変形例に係る積層インダクタの一部を示す断面図である。以下では、積層インダクタ１０（図２参照）の構成と異なる構成について説明する。図６（Ａ）に示す変形例において、導体パターン４２の絶縁基材１１Ａ側の主面は、その反対側の主面に比べて表面粗さが大きくなっている。導体パターン４３の絶縁基材１１Ｃ側の主面は、その反対側の主面に比べて表面粗さが大きくなっている。すなわち、積層方向に垂直な方向から断面視して、導体パターン４２，４３の幅が広い側の主面は、その反対側の主面に比べて表面粗さが大きくなっている。図６（Ａ）に示す積層インダクタは、導体パターン４２，４３を形成した絶縁基材１１Ａ，１１Ｃを積層してなるところ、この構成では、導体パターン４２，４３と絶縁基材１１Ａ，１１Ｃとの接合強度を高めることができる。   FIG. 6 is a cross-sectional view showing a part of a laminated inductor according to a modification of the present embodiment. Below, the structure different from the structure of the laminated inductor 10 (refer FIG. 2) is demonstrated. In the modification shown in FIG. 6A, the main surface of the conductor pattern 42 on the insulating base 11A side has a larger surface roughness than the main surface on the opposite side. The main surface of the conductor pattern 43 on the insulating base 11C side has a larger surface roughness than the main surface on the opposite side. That is, the main surface on the side where the width of the conductor patterns 42 and 43 is wide is larger in surface roughness than the main surface on the opposite side in a cross-sectional view from the direction perpendicular to the stacking direction. The laminated inductor shown in FIG. 6A is formed by laminating the insulating base materials 11A and 11C on which the conductor patterns 42 and 43 are formed. In this configuration, the conductor patterns 42 and 43 and the insulating base materials 11A and 11C are different. Bonding strength can be increased.

図６（Ｂ）に示す変形例では導体パターン５２，５３の端面が凹んでいる。図６（Ｃ）に示す変形例では導体パターン６２，６３の端面は膨らんでいる。図６（Ｄ）に示す変形例では、導体パターン７２の端面のうち、互いに対向している端面は積層方向に対して傾いており、互いに対向している端面の反対側の端面は積層方向に対して平行になっている。   In the modification shown in FIG. 6B, the end surfaces of the conductor patterns 52 and 53 are recessed. In the modification shown in FIG. 6C, the end faces of the conductor patterns 62 and 63 are expanded. In the modification shown in FIG. 6D, of the end surfaces of the conductor pattern 72, the end surfaces facing each other are inclined with respect to the stacking direction, and the end surfaces opposite to the end surfaces facing each other are in the stacking direction It is parallel to the other.

なお、本実施形態の積層インダクタ１０では、そのコイル軸は積層方向を向いているが、本発明の積層インダクタはこれに限定されない。本発明の積層インダクタでは、そのコイル軸は積層方向に垂直な方向を向いてもよい。   In the multilayer inductor 10 of the present embodiment, the coil axis is in the stacking direction, but the multilayer inductor of the present invention is not limited to this. In the laminated inductor of the present invention, the coil axis may be directed in a direction perpendicular to the laminating direction.

また、本実施形態の積層インダクタ１０は本発明の一例であり、本発明の多層基板はこれに限られない。また、本発明の多層基板は、積層インダクタ１０をチップ化したチップインダクタ等の、本発明の構成を備えるチップ部品を含む。   The multilayer inductor 10 of the present embodiment is an example of the present invention, and the multilayer substrate of the present invention is not limited to this. Further, the multilayer substrate of the present invention includes chip components such as a chip inductor in which the multilayer inductor 10 is formed into chips, and the like having the configuration of the present invention.

１０…積層インダクタ
１１Ａ…絶縁基材（第１絶縁基材）
１１Ｃ…絶縁基材（第２絶縁基材）
１１Ｂ，１１Ｄ，３１Ｂ…絶縁基材
１２…導体パターン（第１導体パターン）
１３…導体パターン（第２導体パターン）
１２Ａ〜１２Ｅ，１３Ａ〜１３Ｃ，１４，１５Ａ，１５Ｂ，４２，４３，５２，５３，６２，６３，７２…導体パターン
１６Ａ〜１６Ｆ…層間接続導体
２１…導体箔
２２…導電ペースト
２３…貫通孔 10: Multilayer inductor 11A: Insulating base (first insulating base)
11C ... Insulating base (second insulating base)
11B, 11D, 31B ... insulating base 12 ... conductor pattern (first conductor pattern)
13 ... Conductor pattern (second conductor pattern)
12A to 12E, 13A to 13C, 14, 15A, 15B, 42, 43, 52, 53, 62, 63, 72 ... conductor patterns 16A to 16F ... interlayer connection conductor 21 ... conductor foil 22 ... conductive paste 23 ... through hole

Claims (6)

熱可塑性を有する絶縁基材に、電気回路用にパターニングされ、第１導体パターンおよび第２導体パターンを含む導体パターンを形成する工程と、
前記第１導体パターンが形成された第１絶縁基材、および前記第２導体パターンが形成された第２絶縁基材を含む複数の前記絶縁基材を積層する工程と、
積層された前記絶縁基材を加熱および加圧して一体化する工程と、を備え、
前記導体パターンを形成する工程では、積層方向に垂直な方向から断面視して、前記導体パターンの前記絶縁基材側の幅よりその反対側の幅を狭くし、
前記絶縁基材を積層する工程では、前記第１絶縁基材の前記第１導体パターンが形成された側の主面と、前記第２絶縁基材の前記第２導体パターンが形成された側の主面とを対向させ、平面視して、前記第２導体パターンは積層方向に垂直な平面方向で前記第２導体パターンに最も近接する導体である２つの前記第１導体パターンの間に少なくとも一部が存在するように配置され、
一体化された複数の前記絶縁基材内において、前記第１導体パターンと前記第２導体パターンとは積層方向において互いに異なる位置に配置される、多層基板の製造方法。 Forming a conductor pattern, which is patterned for an electrical circuit and includes a first conductor pattern and a second conductor pattern, on a thermoplastic insulating substrate;
Laminating the plurality of insulating substrates including the first insulating substrate on which the first conductor pattern is formed , and the second insulating substrate on which the second conductor pattern is formed ;
And heating and pressing the laminated insulating substrates to integrate them.
In the step of forming the conductor pattern, the width on the opposite side of the width on the insulating base side of the conductor pattern is narrowed in cross section from the direction perpendicular to the stacking direction,
In the step of laminating the insulating base, the main surface of the first insulating base on which the first conductive pattern is formed, and the main surface of the second insulating base on which the second conductive pattern is formed The second conductor pattern is at least one of the first conductor patterns, which is the conductor closest to the second conductor pattern in the plane direction perpendicular to the stacking direction, facing the main surface and viewed in plan view. Section is placed so that
A manufacturing method of a multi-layered substrate , wherein the first conductor pattern and the second conductor pattern are arranged at mutually different positions in the stacking direction in the plurality of integrated insulating substrates. 積層方向に垂直な方向から断面視して、前記導体パターンの幅が広い側の主面は、その反対側の主面に比べて表面粗さが大きい、請求項１に記載の多層基板の製造方法。   2. The multilayer substrate according to claim 1, wherein the main surface on the wide side of the conductor pattern has a larger surface roughness than the main surface on the opposite side in a cross-sectional view from a direction perpendicular to the stacking direction. Method. 複数の前記絶縁基材は、主成分が実質的に同一である熱可塑性樹脂から形成されている、請求項１または２に記載の多層基板の製造方法。   The method for manufacturing a multilayer substrate according to claim 1, wherein the plurality of insulating substrates are formed of thermoplastic resins whose main components are substantially the same. 導体パターンが形成され、熱可塑性を有する複数の絶縁基材を積層して形成される、多層基板であって、
前記導体パターンは、積層方向に垂直な方向から断面視して、その一方の幅が他方の幅より狭くなるように形成されているとともに、積層方向において互いに異なる位置に形成された第１導体パターンと第２導体パターンとを含み、
積層方向に垂直な方向から断面視して、前記第１導体パターンの幅が狭い側は前記第２導体パターン側を向き、前記第２導体パターンの幅が狭い側は前記第１導体パターン側を向き、
平面視して、前記第２導体パターンは積層方向に垂直な平面方向で前記第２導体パターンに最も近接する導体である２つの前記第１導体パターンの間に少なくとも一部が存在するように配置されている、多層基板。 A multilayer substrate having a conductor pattern formed thereon and formed by laminating a plurality of thermoplastic insulating substrates,
The conductor patterns are formed such that one width is narrower than the other width when viewed in a direction perpendicular to the stacking direction, and the first conductor patterns formed at mutually different positions in the stacking direction And the second conductor pattern,
When the cross section is viewed from the direction perpendicular to the stacking direction, the narrow side of the first conductor pattern faces the second conductor pattern side, and the narrow side of the second conductor pattern faces the first conductor pattern side direction,
In a plan view, the second conductor pattern is arranged such that at least a portion exists between two first conductor patterns which are the conductors closest to the second conductor pattern in a plane direction perpendicular to the stacking direction. Being a multilayer board. 前記第１導体パターンと前記第２導体パターンとが接続されることで、コイルが形成されている、請求項４に記載の多層基板。   The multilayer substrate according to claim 4, wherein a coil is formed by connecting the first conductor pattern and the second conductor pattern. 平面視して、積層方向に垂直な平面方向で前記第２導体パターンに最も近接する導体である２つの前記第１導体パターンの間に存在するように配置されている前記第２導体パターンの少なくとも一部は、前記第１導体パターン側の主面が、積層方向に垂直な平面方向で前記第２導体パターンに最も近接する導体である２つの前記第１導体パターンの間の領域内に位置する、請求項４または５に記載の多層基板。 At least the second conductor pattern disposed so as to be present between the two first conductor patterns which are the conductors closest to the second conductor pattern in the plane direction perpendicular to the stacking direction in plan view In part, the main surface on the side of the first conductor pattern is located in the region between the two first conductor patterns that are the conductors closest to the second conductor pattern in the plane direction perpendicular to the stacking direction The multilayer substrate according to claim 4 or 5.
JP2014081168A 2014-04-10 2014-04-10 Multilayer substrate manufacturing method and multilayer substrate Active JP6424453B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014081168A JP6424453B2 (en) 2014-04-10 2014-04-10 Multilayer substrate manufacturing method and multilayer substrate
CN201520211672.7U CN204707339U (en) 2014-04-10 2015-04-09 Multilager base plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014081168A JP6424453B2 (en) 2014-04-10 2014-04-10 Multilayer substrate manufacturing method and multilayer substrate

Publications (2)

Publication Number Publication Date
JP2015201606A JP2015201606A (en) 2015-11-12
JP6424453B2 true JP6424453B2 (en) 2018-11-21

Family

ID=54286928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014081168A Active JP6424453B2 (en) 2014-04-10 2014-04-10 Multilayer substrate manufacturing method and multilayer substrate

Country Status (2)

Country Link
JP (1) JP6424453B2 (en)
CN (1) CN204707339U (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6893761B2 (en) * 2015-12-02 2021-06-23 Tdk株式会社 Coil parts manufacturing method, coil parts, and power supply circuit unit
US11031173B2 (en) 2015-12-02 2021-06-08 Tdk Corporation Coil component, method of making the same, and power supply circuit unit
CN208819684U (en) * 2016-03-16 2019-05-03 株式会社村田制作所 Multilager base plate
JP6436126B2 (en) * 2016-04-05 2018-12-12 株式会社村田製作所 Electronic component and method for manufacturing electronic component
CN209496722U (en) * 2016-08-18 2019-10-15 株式会社村田制作所 Multilayer coil
JP6787016B2 (en) 2016-10-05 2020-11-18 Tdk株式会社 Manufacturing method of laminated coil parts
JP6953279B2 (en) 2016-12-07 2021-10-27 日東電工株式会社 Module manufacturing method
WO2018105347A1 (en) * 2016-12-07 2018-06-14 日東電工株式会社 Method for producing module
WO2018174133A1 (en) 2017-03-24 2018-09-27 株式会社村田製作所 Multilayer substrate, actuator and method for producing multilayer substrate
JP6895333B2 (en) * 2017-07-10 2021-06-30 株式会社村田製作所 Coil parts
CN109673099B (en) * 2017-10-13 2020-09-01 欣兴电子股份有限公司 Multilayer circuit structure and manufacturing method thereof
JP7031377B2 (en) * 2018-03-05 2022-03-08 三菱マテリアル株式会社 coil
JP2019179842A (en) * 2018-03-30 2019-10-17 ローム株式会社 Chip inductor
JP7197018B2 (en) * 2019-08-08 2022-12-27 株式会社村田製作所 Multilayer substrate and method for manufacturing multilayer substrate
WO2022215665A1 (en) * 2021-04-06 2022-10-13 株式会社村田製作所 Passive part

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS603528Y2 (en) * 1978-09-09 1985-01-31 ヤマハ株式会社 Multilayer etching coil
JP3141893B2 (en) * 1991-06-17 2001-03-07 株式会社東芝 Planar inductor
JPH0917634A (en) * 1995-06-28 1997-01-17 Murata Mfg Co Ltd Multilayer type inductor
JPH0935939A (en) * 1995-07-25 1997-02-07 Tdk Corp High-frequency coil and manufacture thereof
JP4066522B2 (en) * 1998-07-22 2008-03-26 イビデン株式会社 Printed wiring board
JP2000277354A (en) * 1999-03-23 2000-10-06 Nagano Japan Radio Co Laminted common-mode choke coil
JP2008060548A (en) * 2006-08-02 2008-03-13 Sanyo Electric Co Ltd Substrate for mounting element, its manufacturing method, and semiconductor module
JP5072283B2 (en) * 2006-07-31 2012-11-14 三洋電機株式会社 Circuit board
US7851921B2 (en) * 2006-07-31 2010-12-14 Sanyo Electric Co., Ltd. Device mounting board having multiple circuit substrates, and semiconductor module with the device mounting board

Also Published As

Publication number Publication date
JP2015201606A (en) 2015-11-12
CN204707339U (en) 2015-10-14

Similar Documents

Publication Publication Date Title
JP6424453B2 (en) Multilayer substrate manufacturing method and multilayer substrate
JP6213698B2 (en) Multi-layer substrate with built-in coil and manufacturing method thereof
JP2006324568A (en) Multilayer module and its manufacturing method
JP5757376B1 (en) Multilayer substrate manufacturing method, multilayer substrate and electromagnet
KR20180037968A (en) Multi-layer substrate and manufacturing method thereof
JP6705567B2 (en) Multilayer substrate, mounting structure of multilayer substrate, method of manufacturing multilayer substrate, and method of manufacturing electronic device
JP5725152B2 (en) Multi-layer substrate with built-in electric element and manufacturing method thereof
KR100678083B1 (en) Fabricating method of the embedded capacitor and embedded capacitor using the same
US10285269B2 (en) Multilayer substrate and manufacturing method for the multilayer substrate
JP6673304B2 (en) Multilayer board
JP6562076B2 (en) Resin substrate, component-mounted resin substrate, and manufacturing method thereof
JP6350758B2 (en) Resin multilayer substrate and manufacturing method thereof
JP6304376B2 (en) Multi-layer board with built-in components
JP6562160B2 (en) Multilayer substrate and manufacturing method thereof
JP6536751B2 (en) Laminated coil and method of manufacturing the same
JP5641072B2 (en) Circuit board
JP2011171579A (en) Printed circuit board
JP2015149337A (en) Multilayer substrate and manufacturing method of the same
JP6232976B2 (en) Multilayer substrate manufacturing method, multilayer substrate and electromagnet
JP6070290B2 (en) Resin multilayer part and manufacturing method thereof
JP2005123332A (en) Circuit board and method of manufacturing thereof
US20170223837A1 (en) Component built-in substrate and method for manufacturing component built-in substrate
JP7234651B2 (en) Multilayer substrate manufacturing method
JP2021136328A (en) Multi-layer wiring board
JP2011129623A (en) Semiconductor device and board for the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181008

R150 Certificate of patent or registration of utility model

Ref document number: 6424453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150