JP6411477B2 - Gpu発散バリア - Google Patents
Gpu発散バリア Download PDFInfo
- Publication number
- JP6411477B2 JP6411477B2 JP2016518666A JP2016518666A JP6411477B2 JP 6411477 B2 JP6411477 B2 JP 6411477B2 JP 2016518666 A JP2016518666 A JP 2016518666A JP 2016518666 A JP2016518666 A JP 2016518666A JP 6411477 B2 JP6411477 B2 JP 6411477B2
- Authority
- JP
- Japan
- Prior art keywords
- warp
- warps
- thread
- gpu
- threads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims description 176
- 230000014509 gene expression Effects 0.000 claims description 93
- 238000000034 method Methods 0.000 claims description 82
- 238000007906 compression Methods 0.000 claims description 73
- 230000006835 compression Effects 0.000 claims description 71
- 238000012545 processing Methods 0.000 claims description 36
- 238000003780 insertion Methods 0.000 claims description 8
- 230000037431 insertion Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3888—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple threads [SIMT] in parallel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3888—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple threads [SIMT] in parallel
- G06F9/38885—Divergence aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/522—Barrier synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
- Image Processing (AREA)
Description
divergence_barrier(ブール式);
[0044]発散バリア命令は、GPUに、発散バリア命令に関連するブール式が、発散バリア命令に達するワープの各々における少なくとも1つのスレッドについて真であるかどうかを決定させる。条件が少なくとも1つのスレッドについて真である場合、GPU12は、複数のワープの各々の実行を休止し、アクティブなスレッドの数に基づいて、ワープをソートし、次いで、新しいアクティブな/非アクティブなワープを形成するために、非アクティブなスレッドをアクティブなスレッドとスワップする。GPU12は、すべて非アクティブなスレッドを有する非アクティブなワープが生成され得なくなるまで、非アクティブなスレッドをアクティブなスレッドとスワップし続ける。一度非アクティブなワープが生成され得なくなると、GPU12は、ワープの実行を再開する。GPU12がすべてアクティブなスレッドを有するワープを形成する場合、GPU12は、やはり、待ち行列から直ちに開放し、そのワープの実行を開始することができる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
少なくとも1つのプログラム可能なプロセッサによって実施される方法であって、
複数のワープの各ワープについて、ブール式が各ワープの対応するスレッドについて真であるかどうかを決定することと、
前記式が真である対応するスレッドを有する各ワープの実行を休止することと、
前記式が真である前記複数のワープの各々について、アクティブなスレッドの数を決定することと、
前記複数のワープの各々の中のアクティブなスレッドの前記数に基づいて、前記式が真である前記複数のワープをソートすることと、
前記複数のワープの第1のワープのアクティブなスレッドのスレッドデータを、前記複数のワープの第2のワープの非アクティブなスレッドのスレッドデータとスワップすることと、
前記式が真である前記複数のワープのうちの少なくとも1つの実行を再開することとを備える方法。
[C2]
前記複数のワープのうちの前記少なくとも1つの実行を再開する前に、前記式が真である前記複数のスレッドについて、スレッド単位コンテキストデータをスワップすることをさらに備える、C1に記載の方法。
[C3]
前記少なくとも1つのプログラム可能なプロセッサがグラフィックス処理ユニット(GPU)を備える、C1に記載の方法。
[C4]
前記アクティブなスレッドの前記スレッドデータが、前記アクティブなスレッドのレジスタデータを備え、
ここにおいて、前記非アクティブなスレッドの前記スレッドデータが、前記非アクティブなスレッドのレジスタデータを備える、C1に記載の方法。
[C5]
前記複数のワープをソートすることが、挿入ソート法を使用して、前記複数のワープをソートすることを備える、C1に記載の方法。
[C6]
前記式が真である前記複数のワープの各ワープについて、複数の発散バリアの関連する発散バリアをさらに決定することと、
各ワープの前記関連する発散バリアに基づいて、前記複数のワープの各ワープを複数の圧縮プールへとグループ化することと、をさらに備える、
ここにおいて、前記複数のワープをソートすることが、前記複数の圧縮プールのうちの同じものに属する前記複数のワープをソートすることを備える、
ここにおいて、前記第1のワープおよび前記第2のワープが、前記複数の圧縮プールのうちの前記同じものに属するワープを備える、
ここにおいて、前記条件が真である前記複数のワープのうちの前記少なくとも1つの実行を再開させることが、前記同じ1つの圧縮プールの少なくとも1つのワープの実行を再開することを備える、C1に記載の方法。
[C7]
前記複数のワープの各々に関連する前記発散バリアに基づいて、前記複数のワープの各々にプレフィックスをさらに割り当てることをさらに備える、
ここにおいて、前記複数のワープを前記少なくとも1つの圧縮プールへとグループ化することが、前記割り当てられたプレフィックスに基づいて、前記複数のワープを少なくとも1つの圧縮プールへとグループ化することを備える、C6に記載の方法。
[C8]
アクティブなスレッドの前記スレッドデータを、非アクティブなスレッドのスレッド前記データと前記スワップすることが、非アクティブなワープが形成され得なくなるまで継続する、C1に記載の方法。
[C9]
前記複数のワープがすべてアクティブなスレッドを有するワープを含むことを決定することと、すべてアクティブなスレッドを有する前記ワープの実行を再開することとをさらに備える、C1に記載の方法。
[C10]
前記式が真である前記複数のワープをソートすることが、
前記複数のワープを待ち行列の中でソートすることと、
前記式が真である前記複数のワープを、アクティブなスレッドの前記数に基づいてソートすることと、
前記ソートされた複数のワープを前記待ち行列の中でソートすることと、を備える、C1に記載の方法。
[C11]
発散が生じる可能性がある位置、および複数のワープ上で実行するカーネル内で著しく性能に影響を及ぼす位置のうちの少なくとも1つを決定することと、
前記少なくとも1つの位置において、発散バリア命令を前記カーネルへと挿入することとをさらに備える、
ここにおいて、前記ブール式が前記発散バリア命令に関連する、C1に記載の方法。
[C12]
複数のワープの各ワープについて、ブール式が各ワープの対応するスレッドについて真であるかどうかを決定するための手段と、
前記式が真である対応するスレッドを有する各ワープの実行を休止するための手段と、
前記式が真である前記複数のワープの各々について、アクティブなスレッドの数を決定するための手段と、
前記複数のワープの各々の中のアクティブなスレッドの前記数に基づいて、前記式が真である前記複数のワープをソートするための手段と、
前記複数のワープの第1のワープのアクティブなスレッドのスレッドデータを、前記複数のワープの第2のワープの非アクティブなスレッドのスレッドデータとスワップするための手段と、
前記式が真である前記複数のワープのうちの少なくとも1つの実行を再開するための手段とを備える装置。
[C13]
前記複数のワープのうちの前記少なくとも1つの実行を再開する前に、前記式が真である前記複数のスレッドについて、スレッド単位コンテキストデータをスワップするための手段をさらに備える、C12に記載の装置。
[C14]
グラフィックス処理ユニット(GPU)を備える、C12に記載の装置。
[C15]
前記アクティブなスレッドの前記スレッドデータが、前記アクティブなスレッドのレジスタデータを備える、
ここにおいて、前記非アクティブなスレッドの前記スレッドデータが、前記非アクティブなスレッドのレジスタデータを備える、C12に記載の装置。
[C16]
前記複数のワープをソートするための前記手段が、挿入ソート法を使用して、前記複数のワープをソートするための手段を備える、C12に記載の装置。
[C17]
前記式が真である前記複数のワープの各ワープについて、複数の発散バリアの関連する発散バリアをさらに決定するための手段と、
各ワープの前記関連する発散バリアに基づいて、前記複数のワープの各ワープを複数の圧縮プールへとグループ化するための手段とをさらに備える、
ここにおいて、前記複数のワープをソートするための前記手段が、前記複数の圧縮プールのうちの同じものに属する前記複数のワープをソートするための手段を備える、
ここにおいて、前記第1のワープおよび前記第2のワープが、前記複数の圧縮プールのうちの前記同じものに属するワープを備える、
ここにおいて、前記条件が真である前記複数のワープのうちの前記少なくとも1つの実行を再開させるための前記手段が、前記同じ1つの圧縮プールの少なくとも1つのワープの実行を再開するための手段を備える、C12に記載の装置。
[C18]
前記複数のワープの各々に関連する前記発散バリアに基づいて、前記複数のワープの各々にプレフィックスをさらに割り当てるための手段をさらに備える、
ここにおいて、前記複数のワープを少なくとも1つの圧縮プールへとグループ化するための前記手段が、前記割り当てられたプレフィックスに基づいて、前記複数のワープを少なくとも1つの圧縮プールへとグループ化するための手段を備える、C17に記載の装置。
[C19]
アクティブなスレッドの前記スレッドデータを、非アクティブなスレッドのスレッド前記データとスワップするための前記手段が、非アクティブなワープが形成され得なくなるまで継続する、C12に記載の装置。
[C20]
前記複数のワープがすべてアクティブなスレッドを有するワープを含むことを決定するための手段と、
すべてアクティブなスレッドを有する前記ワープの実行を再開するための手段とをさらに備える、C12に記載の装置。
[C21]
前記式が真である前記複数のワープをソートするための前記手段が、
前記複数のワープを待ち行列の中でソートするための手段と、
前記式が真である前記複数のワープを、アクティブなスレッドの前記数に基づいてソートするための手段と、
前記ソートされた複数のワープを前記待ち行列の中でソートするための手段と、を備える、C12に記載の装置。
[C22]
発散が生じる可能性がある位置、および複数のワープ上で実行するカーネル内で著しく性能に影響を及ぼす位置のうちの少なくとも1つを決定するための手段と、
前記少なくとも1つの位置において、発散バリア命令を前記カーネルへと挿入するための手段とをさらに備え、
ここにおいて、前記ブール式が前記発散バリア命令に関連する、C12に記載の装置。
[C23]
実行されると、少なくとも1つのプログラム可能なプロセッサに、
複数のワープの各ワープについて、ブール式が各ワープの対応するスレッドについて真であるかどうかを決定させ、
前記式が真である対応するスレッドを有する各ワープの実行を休止させ、
前記式が真である前記複数のワープの各々について、アクティブなスレッドの数を決定させ、
前記複数のワープの各々の中のアクティブなスレッドの前記数に基づいて、前記式が真である前記複数のワープをソートさせ、
前記複数のワープの第1のワープのアクティブなスレッドのスレッドデータを、前記複数のワープの第2のワープの非アクティブなスレッドのスレッドデータとスワップさせ、
前記式が真である前記複数のワープのうちの少なくとも1つの実行を再開させる命令を備える、非一時的コンピュータ可読記憶媒体。
[C24]
メモリと、
複数のワープの各ワープについて、ブール式が各ワープの対応するスレッドについて真であるかどうかを決定し、
前記式が真である対応するスレッドを有する各ワープの実行を休止し、
前記式が真である前記複数のワープの各々について、アクティブなスレッドの数を決定し、
前記複数のワープの各々の中のアクティブなスレッドの前記数に基づいて、前記式が真である前記複数のワープをソートし、
前記複数のワープの第1のワープのアクティブなスレッドのスレッドデータを、前記複数のワープの第2のワープの非アクティブなスレッドのスレッドデータとスワップし、
前記式が真である前記複数のワープのうちの少なくとも1つの実行を再開する、ように構成される、少なくとも1つのプログラム可能なプロセッサとを備える、装置。
[C25]
前記少なくとも1つのプログラム可能なプロセッサが、
前記複数のワープのうちの前記少なくとも1つの実行を再開する前に、前記式が真である前記複数のスレッドについて、スレッド単位コンテキストデータをスワップするようにさらに続けられる、C24に記載の装置。
[C26]
グラフィックス処理ユニット(GPU)を備える、C24に記載の装置。
[C27]
前記アクティブなスレッドの前記スレッドデータが、前記アクティブなスレッドのレジスタデータを備える、
ここにおいて、前記非アクティブなスレッドの前記スレッドデータが、前記非アクティブなスレッドのレジスタデータを備える、C24に記載の装置。
[C28]
前記少なくとも1つのプログラム可能なプロセッサが、
前記式が真である前記複数のワープの各ワープについて、複数の発散バリアの関連する発散バリアをさらに決定し、
前記複数のワープのうちの各ワープを、各ワープの前記関連する発散バリアに基づいて複数の圧縮プールへとグループ化するようにさらに構成される、
ここにおいて、前記複数のワープをソートするために、前記少なくとも1つのプログラム可能なプロセッサが、前記複数のワープをソートするようにさらに構成される、前記複数の圧縮プールのうちの同じものに属する前記複数のワープをソートすることを備える
ここにおいて、前記第1のワープおよび前記第2のワープが、前記複数の圧縮プールのうちの前記同じものに属するワープを備える、
ここにおいて、前記条件が真である前記複数のワープのうちの前記少なくとも1つの実行を再開させるために、前記少なくとも1つのプログラム可能なプロセッサが、前記同じ1つの圧縮プールの少なくとも1つのワープの実行を再開するように構成される、C24に記載の装置。
[C29]
前記少なくとも1つのプログラム可能なプロセッサが、
前記複数のワープの各々に関連する前記発散バリアに基づいて、前記複数のワープの各々にプレフィックスを割り当てるようにさらに構成される、
ここにおいて、前記少なくとも1つのプログラム可能なプロセッサに複数のワープを前記少なくとも1つの圧縮プールへとグループ化させる命令が、前記少なくとも1つのプログラム可能なプロセッサに、前記割り当てられたプレフィックスに基づいて、前記複数のワープを少なくとも1つの圧縮プールへとグループ化させる命令を備える、C28に記載の装置。
[C30]
前記式が真である前記複数のワープをソートするために、前記少なくとも1つのプログラム可能なプロセッサが、
前記複数のワープを待ち行列の中に記憶し、
アクティブなスレッドの前記数に基づいて前記式が真である前記複数のワープを記憶し、
前記待ち行列中に前記ソートされた複数のワープを記憶するように構成される、C24に記載の装置。
Claims (15)
- 少なくとも1つのプログラム可能なマルチスレッドSIMDプロセッサによって実施される方法であって、
複数のワープの各ワープについて、発散バリア命令のブール式のアーギュメントが各ワープの対応するスレッドについて真であるかどうかを決定することと、
前記ブール式のアーギュメントが真である前記対応するスレッドを有する各ワープの実行を休止することと、
前記ブール式のアーギュメントが真である前記複数のワープの各々について、アクティブなスレッドの数を決定することと、ここにおいて、前記アクティブなスレッドが、同じ分岐をとっている、
複数のソートされたワープを生成するために、前記複数のワープの各々の中のアクティブなスレッドの前記数に基づいて、前記ブール式のアーギュメントが真である前記複数のワープをソートすることと、
より少ないアクティブなスレッドを有する前記複数のワープの第1のワープのアクティブなスレッドのデータを、より多い数のアクティブなスレッドを有する前記複数のワープの第2のワープの非アクティブなスレッドのデータとスワップすることと、
より多い数のアクティブなスレッドを有する、前記ブール式のアーギュメントが真である前記複数のスレッドのうちの1つを有する前記複数のソートされたワープのうちの1つの実行を再開することとを備える方法。 - 前記方法が、
前記複数のソートされたワープのうちの少なくとも1つの実行を再開する前に、前記ブール式のアーギュメントが真である前記複数のスレッドの各スレッドについて、コンテキストデータをスワップすることをさらに備える、請求項1に記載の方法。 - 前記複数のワープをソートすることが、挿入ソート法を使用して、前記複数のワープをソートすることを備える、請求項1に記載の方法。
- 前記ブール式のアーギュメントが真である前記複数のワープの各ワープについて、複数の発散バリアのうちの関連する発散バリアを決定することと、
各ワープの前記関連する発散バリアに基づいて、前記複数のワープの各ワープを複数の圧縮プールへとグループ化することと、をさらに備え、
ここにおいて、前記複数のワープをソートすることが、前記複数の圧縮プールのうちの同じものに属する前記複数のワープをソートすることを備え、
ここにおいて、前記第1のワープおよび前記第2のワープが、前記複数の圧縮プールのうちの前記同じものに属するワープを備え、
ここにおいて、前記ブール式のアーギュメントが真である前記複数のワープのうちの前記少なくとも1つの実行を再開することが、前記同じ1つの圧縮プールの少なくとも1つのワープの実行を再開することを備える、請求項1に記載の方法。 - 前記複数のワープの各々に関連する前記発散バリアに基づいて、前記複数のワープの各々にプレフィックスを割り当てることをさらに備え、
ここにおいて、前記複数のワープを前記少なくとも1つの圧縮プールへとグループ化することが、前記割り当てられたプレフィックスに基づいて、前記複数のワープを少なくとも1つの圧縮プールへとグループ化することを備える、請求項4に記載の方法。 - アクティブなスレッドのスレッドデータを、非アクティブなスレッドのスレッドデータと前記スワップすることが、休止されたワープが形成され得なくなるまで継続する、請求項1に記載の方法。
- 前記複数のワープがすべてのアクティブなスレッドを有するワープを含むことを決定することと、すべてのアクティブなスレッドを有する前記ワープの実行を再開することとをさらに備える、請求項1に記載の方法。
- 前記ブール式のアーギュメントが真である前記複数のワープをソートすることが、
前記複数のワープを待ち行列の中に記憶することと、
前記ブール式のアーギュメントが真である前記待ち行列の中の前記複数のワープを、アクティブなスレッドの前記数に基づいてソートすることと、
前記ソートされた複数のワープを前記待ち行列の中に記憶することとを備える、請求項1に記載の方法。 - 発散が生じる可能性がある位置、および複数のワープ上で実行するカーネル内で著しく性能に影響を及ぼす位置のうちの少なくとも1つを決定することと、
前記少なくとも1つの位置において、発散バリア命令を前記カーネルへと挿入することとをさらに備え、
ここにおいて、前記ブール式が前記発散バリア命令に関連する、請求項1に記載の方法。 - プログラム可能なマルチスレッドSIMDプロセッサを備える装置であって、
複数のワープの各ワープについて、発散バリア命令のブール式のアーギュメントが各ワープの対応するスレッドについて真であるかどうかを決定するための手段と、
前記ブール式のアーギュメントが真である前記対応するスレッドを有する各ワープの実行を休止するための手段と、
前記ブール式のアーギュメントが真である前記複数のワープの各々について、アクティブなスレッドの数を決定するための手段と、ここにおいて、前記アクティブなスレッドが、同じ分岐をとっている、
複数のソートされたワープを生成するために、前記複数のワープの各々の中のアクティブなスレッドの前記数に基づいて、前記ブール式のアーギュメントが真である前記複数のワープをソートするための手段と、
より少ないアクティブなスレッドを有する前記複数のワープの第1のワープのアクティブなスレッドのスレッドデータを、より多い数のアクティブなスレッドを有する前記複数のワープの第2のワープの非アクティブなスレッドのスレッドデータとスワップするための手段と、
より多い数のアクティブなスレッドを有する、前記ブール式のアーギュメントが真である前記複数のスレッドのうちの1つを有する前記複数のソートされたワープのうちの1つの実行を再開するための手段とを備える装置。 - 前記装置が、グラフィックス処理ユニット(GPU)を備える、請求項10に記載の装置。
- 前記ブール式のアーギュメントが真である前記複数のワープの各ワープについて、複数の発散バリアのうちの関連する発散バリアを決定するための手段と、
各ワープの前記関連する発散バリアに基づいて、前記複数のワープの各ワープを複数の圧縮プールへとグループ化するための手段とをさらに備え、
ここにおいて、前記複数のワープをソートするための前記手段が、前記複数の圧縮プールのうちの同じものに属する前記複数のワープをソートするための手段を備え、
ここにおいて、前記第1のワープおよび前記第2のワープが、前記複数の圧縮プールのうちの前記同じものに属するワープを備え、
ここにおいて、前記ブール式のアーギュメントが真である前記複数のワープのうちの少なくとも1つの実行を再開するための前記手段が、前記同じ1つの圧縮プールの少なくとも1つのワープの実行を再開するための手段を備える、請求項10に記載の装置。 - 前記複数のワープがすべてのアクティブなスレッドを有するワープを含むことを決定するための手段と、
すべてのアクティブなスレッドを有する前記ワープの実行を再開するための手段とをさらに備える、請求項10に記載の装置。 - 発散が生じる可能性がある位置、および複数のワープ上で実行するカーネル内で著しく性能に影響を及ぼす位置のうちの少なくとも1つを決定するための手段と、
前記少なくとも1つの位置において、発散バリア命令を前記カーネルへと挿入するための手段とをさらに備え、
ここにおいて、前記ブール式が前記発散バリア命令に関連する、請求項10に記載の装置。 - 実行されると、少なくとも1つのプログラム可能なプロセッサに、請求項1乃至9のうちのいずれか一項に記載の方法を実施する命令を備える、非一時的コンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/043,562 US9652284B2 (en) | 2013-10-01 | 2013-10-01 | GPU divergence barrier |
US14/043,562 | 2013-10-01 | ||
PCT/US2014/054966 WO2015050681A1 (en) | 2013-10-01 | 2014-09-10 | Gpu divergence barrier |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016532180A JP2016532180A (ja) | 2016-10-13 |
JP2016532180A5 JP2016532180A5 (ja) | 2017-09-21 |
JP6411477B2 true JP6411477B2 (ja) | 2018-10-24 |
Family
ID=51619301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016518666A Active JP6411477B2 (ja) | 2013-10-01 | 2014-09-10 | Gpu発散バリア |
Country Status (6)
Country | Link |
---|---|
US (1) | US9652284B2 (ja) |
EP (1) | EP3053038B1 (ja) |
JP (1) | JP6411477B2 (ja) |
KR (1) | KR102253426B1 (ja) |
CN (1) | CN105579967B (ja) |
WO (1) | WO2015050681A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150019349A (ko) * | 2013-08-13 | 2015-02-25 | 삼성전자주식회사 | 다중 쓰레드 실행 프로세서 및 이의 동작 방법 |
US10133572B2 (en) * | 2014-05-02 | 2018-11-20 | Qualcomm Incorporated | Techniques for serialized execution in a SIMD processing system |
GB2540937B (en) | 2015-07-30 | 2019-04-03 | Advanced Risc Mach Ltd | Graphics processing systems |
US9921838B2 (en) * | 2015-10-02 | 2018-03-20 | Mediatek Inc. | System and method for managing static divergence in a SIMD computing architecture |
US10409610B2 (en) * | 2016-01-29 | 2019-09-10 | Advanced Micro Devices, Inc. | Method and apparatus for inter-lane thread migration |
US10115175B2 (en) | 2016-02-19 | 2018-10-30 | Qualcomm Incorporated | Uniform predicates in shaders for graphics processing units |
KR20180038793A (ko) * | 2016-10-07 | 2018-04-17 | 삼성전자주식회사 | 영상 데이터 처리 방법 및 장치 |
US10649770B2 (en) * | 2017-01-31 | 2020-05-12 | Facebook, Inc. | κ-selection using parallel processing |
US10474468B2 (en) * | 2017-02-22 | 2019-11-12 | Advanced Micro Devices, Inc. | Indicating instruction scheduling mode for processing wavefront portions |
US10496448B2 (en) * | 2017-04-01 | 2019-12-03 | Intel Corporation | De-centralized load-balancing at processors |
US10310861B2 (en) | 2017-04-01 | 2019-06-04 | Intel Corporation | Mechanism for scheduling threads on a multiprocessor |
US10325341B2 (en) | 2017-04-21 | 2019-06-18 | Intel Corporation | Handling pipeline submissions across many compute units |
US10620994B2 (en) | 2017-05-30 | 2020-04-14 | Advanced Micro Devices, Inc. | Continuation analysis tasks for GPU task scheduling |
US10866806B2 (en) * | 2017-11-14 | 2020-12-15 | Nvidia Corporation | Uniform register file for improved resource utilization |
WO2019157743A1 (zh) * | 2018-02-14 | 2019-08-22 | 华为技术有限公司 | 线程处理方法和图形处理器 |
WO2020186631A1 (en) * | 2019-03-21 | 2020-09-24 | Huawei Technologies Co., Ltd. | Compute shader warps without ramp up |
US20200409695A1 (en) | 2019-06-28 | 2020-12-31 | Advanced Micro Devices, Inc. | Compute unit sorting for reduced divergence |
US20210132985A1 (en) * | 2019-10-30 | 2021-05-06 | Advanced Micro Devices, Inc. | Shadow latches in a shadow-latch configured register file for thread storage |
KR102346601B1 (ko) * | 2020-02-26 | 2022-01-03 | 성균관대학교산학협력단 | 운영체제 내 쓰기 순서 보장이 필요한 여러 쓰기 입출력의 처리 속도 향상 방법 |
US11288765B2 (en) * | 2020-04-28 | 2022-03-29 | Sony Interactive Entertainment LLC | System and method for efficient multi-GPU execution of kernels by region based dependencies |
US11204774B1 (en) * | 2020-08-31 | 2021-12-21 | Apple Inc. | Thread-group-scoped gate instruction |
US11640647B2 (en) * | 2021-03-03 | 2023-05-02 | Qualcomm Incorporated | Methods and apparatus for intra-wave texture looping |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59180668A (ja) * | 1983-03-31 | 1984-10-13 | Fujitsu Ltd | 条件付命令の実行時命令選択方式 |
US6212544B1 (en) * | 1997-10-23 | 2001-04-03 | International Business Machines Corporation | Altering thread priorities in a multithreaded processor |
JP2004220070A (ja) | 2003-01-09 | 2004-08-05 | Japan Science & Technology Agency | コンテキスト切り替え方法及び装置、中央演算装置、コンテキスト切り替えプログラム及びそれを記憶したコンピュータ読み取り可能な記憶媒体 |
US7746347B1 (en) | 2004-07-02 | 2010-06-29 | Nvidia Corporation | Methods and systems for processing a geometry shader program developed in a high-level shading language |
US7639252B2 (en) | 2004-08-11 | 2009-12-29 | Ati Technologies Ulc | Unified tessellation circuit and method therefor |
US7480840B2 (en) | 2004-10-12 | 2009-01-20 | International Business Machines Corporation | Apparatus, system, and method for facilitating port testing of a multi-port host adapter |
US7522167B1 (en) | 2004-12-16 | 2009-04-21 | Nvidia Corporation | Coherence of displayed images for split-frame rendering in multi-processor graphics system |
US8171461B1 (en) | 2006-02-24 | 2012-05-01 | Nvidia Coporation | Primitive program compilation for flat attributes with provoking vertex independence |
US7696993B2 (en) | 2007-02-08 | 2010-04-13 | Via Technologies, Inc. | Geometry primitive type conversion in a GPU pipeline |
US8072460B2 (en) | 2007-10-17 | 2011-12-06 | Nvidia Corporation | System, method, and computer program product for generating a ray tracing data structure utilizing a parallel processor architecture |
US8661226B2 (en) * | 2007-11-15 | 2014-02-25 | Nvidia Corporation | System, method, and computer program product for performing a scan operation on a sequence of single-bit values using a parallel processor architecture |
US20100064291A1 (en) | 2008-09-05 | 2010-03-11 | Nvidia Corporation | System and Method for Reducing Execution Divergence in Parallel Processing Architectures |
US8677106B2 (en) * | 2009-09-24 | 2014-03-18 | Nvidia Corporation | Unanimous branch instructions in a parallel thread processor |
US20110219221A1 (en) | 2010-03-03 | 2011-09-08 | Kevin Skadron | Dynamic warp subdivision for integrated branch and memory latency divergence tolerance |
US8732711B2 (en) | 2010-09-24 | 2014-05-20 | Nvidia Corporation | Two-level scheduler for multi-threaded processing |
US8595701B2 (en) | 2011-02-04 | 2013-11-26 | Fujitsu Limited | Symbolic execution and test generation for GPU programs |
US9153193B2 (en) | 2011-09-09 | 2015-10-06 | Microsoft Technology Licensing, Llc | Primitive rendering using a single primitive type |
US9606808B2 (en) * | 2012-01-11 | 2017-03-28 | Nvidia Corporation | Method and system for resolving thread divergences |
-
2013
- 2013-10-01 US US14/043,562 patent/US9652284B2/en active Active
-
2014
- 2014-09-10 JP JP2016518666A patent/JP6411477B2/ja active Active
- 2014-09-10 WO PCT/US2014/054966 patent/WO2015050681A1/en active Application Filing
- 2014-09-10 KR KR1020167009971A patent/KR102253426B1/ko active IP Right Grant
- 2014-09-10 CN CN201480052983.1A patent/CN105579967B/zh active Active
- 2014-09-10 EP EP14772523.8A patent/EP3053038B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016532180A (ja) | 2016-10-13 |
US20150095914A1 (en) | 2015-04-02 |
CN105579967A (zh) | 2016-05-11 |
CN105579967B (zh) | 2019-09-03 |
EP3053038A1 (en) | 2016-08-10 |
EP3053038B1 (en) | 2020-10-21 |
US9652284B2 (en) | 2017-05-16 |
WO2015050681A1 (en) | 2015-04-09 |
KR102253426B1 (ko) | 2021-05-17 |
KR20160065121A (ko) | 2016-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6411477B2 (ja) | Gpu発散バリア | |
US11237876B2 (en) | Data parallel computing on multiple processors | |
JP6329274B2 (ja) | コンパイラ最適化のためのメモリ参照メタデータ | |
US11544075B2 (en) | Parallel runtime execution on multiple processors | |
US9858122B2 (en) | Data parallel computing on multiple processors | |
US10067797B2 (en) | Application programming interfaces for data parallel computing on multiple processors | |
US9250956B2 (en) | Application interface on multiple processors | |
US8108633B2 (en) | Shared stream memory on multiple processors | |
US20120320071A1 (en) | Multi-dimensional thread grouping for multiple processors | |
CN101551761A (zh) | 一种异构多处理器中共享流内存的方法 | |
JP2014521167A (ja) | グラフィックス処理ユニットでの命令カリング | |
CN114895965A (zh) | 实现工作负载的静态映射的乱序流水线执行的方法和装置 | |
TWI428833B (zh) | 多執行緒處理器及其指令執行及同步方法及其電腦程式產品 | |
US11836506B2 (en) | Parallel runtime execution on multiple processors | |
AU2018226440B2 (en) | Data parallel computing on multiple processors | |
US20240303113A1 (en) | Compiler-directed graph-based command dispatch for accelerators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170814 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6411477 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |