JP6407636B2 - 還流ｍｏｓｆｅｔのオフ故障診断方法 - Google Patents

還流ｍｏｓｆｅｔのオフ故障診断方法 Download PDF

Info

Publication number
JP6407636B2
JP6407636B2 JP2014180740A JP2014180740A JP6407636B2 JP 6407636 B2 JP6407636 B2 JP 6407636B2 JP 2014180740 A JP2014180740 A JP 2014180740A JP 2014180740 A JP2014180740 A JP 2014180740A JP 6407636 B2 JP6407636 B2 JP 6407636B2
Authority
JP
Japan
Prior art keywords
inductive load
mosfet
comparator
driver
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014180740A
Other languages
English (en)
Other versions
JP2016059091A (ja
Inventor
慶 荒川
慶 荒川
江端　浩二
浩二 江端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2014180740A priority Critical patent/JP6407636B2/ja
Publication of JP2016059091A publication Critical patent/JP2016059091A/ja
Application granted granted Critical
Publication of JP6407636B2 publication Critical patent/JP6407636B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Power Conversion In General (AREA)

Description

本発明は、誘導負荷を通電および非通電状態とするオン・オフ制御を行う駆動回路において、誘導負荷オフ時の誘導サージ発生を防止する還流ＭＯＳＦＥＴの故障診断方法に関する。
誘導負荷を通電および非通電状態とするオン・オフ制御を行う駆動回路において、オンからオフとなった時の誘導負荷へ発生する逆起電力を抑制するため還流用の素子を設ける。
従来、還流用素子としてダイオードを設定し電流を逃がしていることが多く見られるが、例えば特許文献１などに示すように見られるように、還流ダイオードをＭＯＳＦＥＴ等の半導体スイッチング素子に置き換えて適宜なタイミングでオン/オフさせる構成の還流制御装置も知られている。還流制御にＭＯＳＦＥＴ等の半導体スイッチング素子を使用することで、還流素子の発熱を緩和することができる。
特開２００４−１３５４０４号公報
誘導負荷のオン・オフ制御を行った時、誘導負荷オフ時、還流ＭＯＳＦＥＴがオフ故障した場合、還流ＭＯＳＦＥＴの寄生ダイオードの存在により誘導サージの還流経路が成立してしまう。そして、この場合、ＭＯＳＦＥＴのオン電圧に比べて寄生ダイオード順方向電圧が大きいために、ＭＯＳＦＥＴの消費電力が大きくなり、これに伴う発熱によりＭＯＳＦＥＴが破壊して発炎、発火する事態を招く可能性がある。
そこで、本発明の目的は、還流ＭＯＳＦＥＴのオフ故障を早期に検出する還流ＭＯＳＦＥＴのオフ故障診断方法を提供することにある。
誘導負荷を駆動する誘導負荷駆動ドライバと、還流ＭＯＳＦＥＴと、前記誘導負荷駆動ドライバと還流ＭＯＳＦＥＴとを制御する制御部と、定電流源とコンパレータを有する故障検出回路を備え、
誘導負荷駆動前のイニシャルチェックとして、還流ＭＯＳＦＥＴをオンとし、定電流源から誘導負荷駆動ドライバの出力ラインに定電流を流し、還流ＭＯＳＦＥＴの正常時/オフ故障時の誘導負荷駆動ドライバの出力ラインの電位差を、コンパレータを介し信号レベル判定を行うことを特徴とする還流ＭＯＳＦＥＴのオフ故障診断方法。
本発明によれば、還流用素子としてＭＯＳＦＥＴを備える誘導負荷駆動回路において、故障判別が難しかった還流ＭＯＳＦＥＴのオフ故障を誘導負荷駆動前(実制御前)に診断検出可能とし、高い信頼性を提供できる。
第１実施形態による誘導負荷駆動回路を示す回路図。 図1における還流ＭＯＳＦＥＴ正常時の回路各部の信号を示すタイミングチャート。 図1における還流ＭＯＳＦＥＴオフ故障時の回路各部の信号を示すタイミングチャート。 第２実施形態による誘導負荷駆動回路を示す回路図。 図４における還流ＭＯＳＦＥＴ正常時の回路各部の信号を示すタイミングチャート。 図４における還流ＭＯＳＦＥＴオフ故障時の回路各部の信号を示すタイミングチャート。
本発明は、誘導負荷駆動回路の出力ラインに定電流源を接続し、誘導負荷駆動ドライバのオフ時に還流ＭＯＳＦＥＴオフ故障診断のため誘導負荷駆動回路出力ラインへ電流を流せる構成とする。また、誘導負荷駆動回路の出力ラインにコンパレータを接続し、出力ラインの電位レベルをコンパレータにて基準電位と比較し、その結果出力される信号のレベルをＣＰＵにて判定する構成とする。
誘導負荷駆動制御開始前のイニシャルチェックにおいて、誘導負荷駆動回路をオフとし、還流ＭＯＳＦＥＴをオンとしたとき、還流ＭＯＳＦＥＴが正常であれば、還流ＭＯＳＦＥＴのドレイン-ソース間は導通し、誘導負荷駆動回路の出力ラインはＧＮＤ電位となる。還流ＭＯＳＦＥＴがオフ故障していれば、還流ＭＯＳＦＥＴのドレイン-ソース間は断線状態となり、定電流源から誘導負荷へ電流が流れ、誘導負荷の抵抗成分分電位が上昇する。出力ラインがＧＮＤ電位であれば正常とし、電位が上昇していればオフ故障と判定する。
以下、図面を用いて本発明の実施形態を説明する。
[第１実施形態]
本発明の第１実施形態に係る、還流ＭＯＳＦＥＴのオフ故障診断方法について、図１を用いて説明する。
図１において、故障検出回路１２は誘導負荷駆動回路２に接続して用いられる。誘導負荷駆動回路２は交互にオン、オフされる誘導負荷駆動ドライバ４と還流ＭＯＳＦＥＴ５とを有し、誘導負荷駆動ドライバ４駆動ラインと還流ＭＯＳＦＥＴ５駆動ラインの間にはインバータ３が介され、誘導負荷駆動ドライバ４と還流ＭＯＳＦＥＴ５の駆動信号が常に反転する構成となっている。
誘導負荷駆動ドライバ４、還流ＭＯＳＦＥＴ５は直列に接続され、この状態で直流電源からの電流の供給を受ける入力端子７とグランド８との間に介在されている。誘導負荷駆動ドライバ４、還流ＭＯＳＦＥＴ５の接続部(以下、接続部９という)とグラウンド８の間には、直列に接続された誘導負荷１０が介在されている。
誘導負荷駆動ドライバ４のオン(すなわち還流ＭＯＳＦＥＴ５のオフ)時には、誘導負荷１０に静電エネルギーが蓄えられる。
誘導負荷駆動ドライバ４のオフ(すなわち還流ＭＯＳＦＥＴ５のオン)時には、還流経路１１が形成され、誘導負荷１０に蓄えられていた静電エネルギーに対応した電流が還流経路１１に流れる。制御部であるＣＰＵ１は、誘導負荷駆動ドライバ４と、還流ＭＯＳＦＥＴ５のゲート部を制御し、誘導負荷１０を駆動する。故障検出回路１２は、誘導負荷駆動ドライバ４と誘導負荷１０の接続部である接続部９に接続され、コンパレータ１４、定電流源１３を有している。コンパレータ１４はコンパレータ第１入力端子(−)１５とコンパレータ第２入力端子(＋)１６とを有し、コンパレータ第１入力端子(−)１５には、基準電圧Ｖｒｅｆが入力されている。コンパレータ第２入力端子(＋)１６は接続部９に接続され、当該部分の信号を受ける。コンパレータ１４は、接続部９と基準電圧Ｖｒｅｆとの比較結果を示す信号をコンパレータ出力端子１７より出力し、ＣＰＵ１へ入力する。コンパレータ１４は、接続部９の電位が基準電圧Ｖｒｅｆ未満の場合、ローレベル信号をコンパレータ出力端子１７より出力し、接続部９の電位が基準電圧Ｖｒｅｆ以上になるとハイレベル信号をコンパレータ出力端子１７より出力し制御部ＣＰＵポートＰ１へ入力する。故障検出回路１２はコンパレータ１４と接続部９の間に定電流源１３を有し、還流ＭＯＳＦＥＴ５のオフ故障診断時、還流ＭＯＳＦＥＴ５のオフ故障診断のため誘導負荷駆動回路出力ラインへ電流を流せる構成とする。
上述したように構成した故障検出回路を用いた還流ＭＯＳＦＥＴ５のオフ故障検出の方法を、図２と図３で説明する。
図２は、還流ＭＯＳＦＥＴ５が正常時の各々の信号レベル、および状態を示したものである。２-(ａ)は制御部ＣＰＵポートＰ１の信号レベル、２-(ｂ)は誘導負荷駆動ドライバ４の状態、２-(ｃ)は還流ＭＯＳＦＥＴ５の状態、２-(ｄ)は誘導負荷駆動ラインの電位レベル、２-(ｅ)は制御部ＣＰＵポートＰ２の信号レベルを示す。
図３は、還流ＭＯＳＦＥＴ５がオフ故障している時の各々の信号レベル、および状態を示したものである。３-(ａ)は制御部ＣＰＵポートＰ１の信号レベル、３-(ｂ)は誘導負荷駆動ドライバ４の状態、３-(ｃ)は還流ＭＯＳＦＥＴ５の状態、３-(ｄ)は誘導負荷駆動ラインの電位レベル、３-(ｅ)は制御部ＣＰＵポートＰ２の信号レベルを示す。
誘導負荷駆動回路２において、駆動初期条件として制御部ＣＰＵポートＰ１の初期値はローレベルとし、誘導負荷駆動ドライバ４をオフ、還流ＭＯＳＦＥＴ５をオンとなるようにし、定電流源１３から定電流を流す。還流ＭＯＳＦＥＴ５は正常時において、２-(ｃ)で示す通り還流ＭＯＳＦＥＴ５はオンとなり、ドレイン・ソース間は導通し、２-(ｄ)で示すように誘導負荷駆動回路出力ラインである接続部９はグランド電位となる。この時の電位はコンパレータ第２入力端子(＋)１６へ入力される。コンパレータ第２入力端子(＋)１６へ入力される信号レベルは基準電圧Ｖｒｅｆ未満となり、コンパレータ出力端子１７からは２-(ｅ)で示すようにローレベルが維持され、還流ＭＯＳＦＥＴ５がオフ故障していないことが診断できる。
一方、還流ＭＯＳＦＥＴ５がオフ故障していた場合は、３-(ｃ)で示すように還流ＭＯＳＦＥＴ５はオフ状態のままとなり、定電流源１３から誘導負荷１０へ通電される。そのため、３-(ｄ)で示すように誘導負荷駆動回路出力ラインである接続部９は誘導負荷１０の抵抗成分分電位が上昇する。この時の電位はコンパレータ第２入力端子(＋)１６へ入力される。第２入力端子(＋)１６へ入力される信号レベルは基準電圧Ｖｒｅｆ以上となり、コンパレータ出力端子１７からは３-(ｅ)で示すように、ハイレベルが出力され、制御部ＣＰＵポートＰ２へ入力され、２-(ｅ)に対する３-(ｅ)の信号レベルの差に基づいて還流ＭＯＳＦＥＴ５のオフ故障を診断検知することができる。

[第２実施形態]
本発明の第２実施形態に係る、還流ＭＯＳＦＥＴ５のオフ故障診断方法について、図４に基づいて説明する。
図４において、故障検出回路１２は誘導負荷駆動回路２に接続して用いられる。誘導負荷駆動回路２は交互にオン、オフされる誘導負荷駆動ドライバ４と還流ＭＯＳＦＥＴ５とを有し、誘導負荷駆動ドライバ４駆動ラインと還流ＭＯＳＦＥＴ５駆動ラインの間にはインバータ３が介され、誘導負荷駆動ドライバ４と還流ＭＯＳＦＥＴ５の駆動信号が常に反転する構成となっている。
制御部ＣＰＵ１と誘導負荷駆動回路２は、誘導負荷実制御モードと還流ＭＯＳＦＥＴ５のオフ故障診断とを持つ動作モード選択部１８で接続され、ＣＰＵポート３は動作モード選択ラインで動作モード選択部ポートＰ４へ接続し、ＣＰＵポートＰ１は誘導負荷駆動ラインで動作モード選択部ポートＰ５へ接続する構成となっている。また、動作モード選択部Ｐ７は故障検出回路１２の定電流源１３へと接続されている。
誘導負荷駆動ドライバ４、還流ＭＯＳＦＥＴ５は直列に接続され、この状態で直流電源からの電流の供給を受ける入力端子７とグランド８との間に介在されている。誘導負荷駆動ドライバ４、還流ＭＯＳＦＥＴ５の接続部(以下、接続部９という)とグラウンド８の間には、直列に接続された誘導負荷１０が介在されている。
誘導負荷駆動ドライバ４のオン(すなわち還流ＭＯＳＦＥＴ５のオフ)時には、誘導負荷１０に静電エネルギーが蓄えられる。誘導負荷駆動ドライバ４のオフ(すなわち還流ＭＯＳＦＥＴ５のオン)時には、還流経路１１が形成され、誘導負荷１０に蓄えられていた静電エネルギーに対応した電流が還流経路１１に流れる。制御部であるＣＰＵ１は、誘導負荷駆動ドライバ４と、還流ＭＯＳＦＥＴ５のゲート部を制御し、誘導負荷１０を駆動する。故障検出回路１２は、誘導負荷駆動ドライバ４と誘導負荷１０の接続部である接続部９に接続され、コンパレータ１４、定電流源１３を有している。
コンパレータ１４はコンパレータ第１入力端子(−)１５とコンパレータ第２入力端子(＋)１６とを有し、コンパレータ第１入力端子(−)１５には、基準電圧Ｖｒｅｆが入力されている。コンパレータ第２入力端子(＋)１６は接続部９に接続され、当該部分の信号を受ける。コンパレータ１４は、接続部９と基準電圧Ｖｒｅｆとの比較結果を示す信号をコンパレータ出力端子１７より出力し、ＣＰＵ１へ入力する。コンパレータ１４は、接続部９の電位が基準電圧Ｖｒｅｆ未満の場合、ローレベル信号をコンパレータ出力端子１７より出力し、接続部９の電位が基準電圧Ｖｒｅｆ以上になるとハイレベル信号をコンパレータ出力端子１７より出力し制御部ＣＰＵポートＰ１へ入力する。故障検出回路１２はコンパレータ１４と接続部９の間に定電流源１３を有し、還流ＭＯＳＦＥＴ５のオフ故障診断時、還流ＭＯＳＦＥＴ５のオフ故障診断のため誘導負荷駆動回路出力ラインへ電流を流せる構成とする。
上述したように構成した故障検出回路を用いた還流ＭＯＳＦＥＴ５のオフ故障検出の方法を、図５と図６で説明する。
図５は還流ＭＯＳＦＥＴ５が正常時の各々の信号レベル、および状態を示したものである。５-(ａ)は制御部ＣＰＵポートＰ３の信号レベル、５-(ｂ)は制御部ＣＰＵポートＰ１の信号レベル、５-(ｃ)は誘導負荷駆動ドライバ４の状態、５-(ｄ)は還流ＭＯＳＦＥＴ５の状態、５−（e）は誘導負荷駆動回路出力ライン電位、５-(ｆ)は制御部ＣＰＵポートＰ２の信号レベルを示す。
図６は還流ＭＯＳＦＥＴ５が正常時の各々の信号レベル、および状態を示したものである。６-(ａ)は制御部ＣＰＵポートＰ３の信号レベル、６-(ｂ)は制御部ＣＰＵポートＰ１の信号レベル、６-(ｃ)は誘導負荷駆動ドライバ４の状態、６-(ｄ)は還流ＭＯＳＦＥＴ５の状態、６−（e）は誘導負荷駆動回路出力ライン電位、６-(ｆ)は制御部ＣＰＵポートＰ２の信号レベルを示す。
誘導負荷駆動回路２において、誘導負荷１０駆動前の初期条件として制御部ＣＰＵポートＰ３よりイニシャルチェックモードとなるように信号を送る(５-(ａ))。イニシャルチェックモードへ移行後、制御部ＣＰＵポートＰ1より誘導負荷駆動ドライバ４および還流ＭＯＳＦＥＴ５を駆動する信号を送る。イニシャルチェックモードでは、ポートＰ６からはローレベルが出力され誘導負荷駆動ドライバ４はオフ(５-(ｃ))、すなわち還流ＭＯＳＦＥＴ５はオン(５-(ｄ))とするように動作する。また、ポートＰ７から定電流源１３へ信号を送り誘導負荷駆動回路出力ラインへ定電流を流す。還流ＭＯＳＦＥＴ５が正常であれば、ドレイン・ソース間は導通し、５-(ｅ)で示すように誘導負荷駆動回路出力ラインである。
接続部９はグランド電位となる。この時の電位はコンパレータ第２入力端子(＋)１６へ入力される。コンパレータ第２入力端子(＋)１６へ入力される信号レベルは基準電圧Ｖｒｅｆ未満となり、コンパレータ出力端子１７からは５-(ｆ)で示すようにローレベルが維持され、還流ＭＯＳＦＥＴ５がオフ故障していないことが診断できる。一方、還流ＭＯＳＦＥＴ５がオフ故障していた場合は、６-(ｄ)で示すように還流ＭＯＳＦＥＴ５はオフ状態のままとなり、定電流源１３から誘導負荷１０へ通電される。そのため、６-(ｅ)で示すように誘導負荷駆動回路出力ラインである接続部９は誘導負荷１０の抵抗成分分電位が上昇する。この時の電位はコンパレータ第２入力端子(＋)１６へ入力される。
コンパレータ第２入力端子(＋)１６へ入力される信号レベルは基準電圧Ｖｒｅｆ以上となり、コンパレータ出力端子１７からは６-(ｆ)で示すように、ハイレベルが出力され、制御部ＣＰＵポートＰ２へ入力され、５-(ｅ)に対する６-(ｅ)の信号レベルの差に基づいて還流ＭＯＳＦＥＴ５のオフ故障を診断検知することができる。
なお、上述した実施形態では、コンパレータ第１入力端子(-)１５に誘導負荷駆動回路の出力ラインを接続し、コンパレータ第２入力端子(+)１６に基準電位を接続した場合の実施例を報告しているが、例えば、コンパレータ第１入力端子(-)１５に基準電位を、コンパレータ第２入力端子(+)１６に誘導負荷駆動回路の出力ラインを接続しても同じ効果を得ることができる。
１：ＣＰＵ
２：誘導負荷駆動回路
３：インバータ
４：誘導負荷駆動ドライバ
５：還流ＭＯＳＦＥＴ
６：寄生ダイオード
７：電源入力端子
８：グランド
９：接続部
１０：誘導負荷
１１：還流経路
１２：故障検出回路
１３：定電流源
１４：コンパレータ
１５：コンパレータ第１入力端子(-)
１６：コンパレータ第２入力端子(+)
１７：コンパレータ出力端子
１８：動作モード選択部

Claims (3)

  1. 誘導負荷を駆動する誘導負荷駆動ドライバと、
    還流ＭＯＳＦＥＴと、
    前記誘導負荷駆動ドライバと還流ＭＯＳＦＥＴとを制御する制御部と、
    定電流源とコンパレータを有する故障検出回路を備え、
    前記制御部とは誘導負荷駆動ラインと動作モード選択ラインで接続され、前記誘導負荷駆動ドライバ及び前記還流ＭＯＳＦＥＴと接続され、かつ前記定電流源へ接続された動作モード選択部を備え、
    前記動作モード選択部は、前記制御部からの信号により、誘導負荷実制御モードと還流ＭＯＳＦＥＴのオフ故障診断のモードを選択し、
    前記制御部は、誘導負荷駆動前の初期条件として前記オフ故障診断のモードとなるように、前記動作モード選択部へ前記制御部からイニシャルチェックモードに移行する信号を送り、
    前記動作モード選択部からの前記オフ故障診断モードの診断信号に基づいて、前記誘導負荷駆動ドライバをオフとし、前記還流ＭＯＳＦＥＴをオンとし、かつ前記動作モード選択部からの定電流源駆動信号に基づいて、前記定電流源から誘導負荷駆動ドライバの出力ラインに定電流を流し、
    前記誘導負荷駆動ドライバの出力ラインの信号レベルについて、コンパレータを介し信号レベル判定を行うことを特徴とする還流ＭＯＳＦＥＴのオフ故障診断方法。
  2. 請求項１において、前記故障検出回路はさらに基準電源を有し、前記定電流源は誘導負荷駆動ドライバの出力ラインに接続され、前記誘導負荷駆動ドライバの出力ラインはコンパレータの一方の入力端子に接続され、基準電源はコンパレータの他方の入力端子に接続されることを特徴とする還流ＭＯＳＦＥＴのオフ故障診断方法。
  3. 請求項１において、還流ＭＯＳＦＥＴにインバータが接続され、誘導負荷駆動ドライバと信号が反転する構成であることを特徴とする還流ＭＯＳＦＥＴのオフ故障診断方法。
JP2014180740A 2014-09-05 2014-09-05 還流ｍｏｓｆｅｔのオフ故障診断方法 Active JP6407636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014180740A JP6407636B2 (ja) 2014-09-05 2014-09-05 還流ｍｏｓｆｅｔのオフ故障診断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014180740A JP6407636B2 (ja) 2014-09-05 2014-09-05 還流ｍｏｓｆｅｔのオフ故障診断方法

Publications (2)

Publication Number Publication Date
JP2016059091A JP2016059091A (ja) 2016-04-21
JP6407636B2 true JP6407636B2 (ja) 2018-10-17

Family

ID=55756752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014180740A Active JP6407636B2 (ja) 2014-09-05 2014-09-05 還流ｍｏｓｆｅｔのオフ故障診断方法

Country Status (1)

Country Link
JP (1) JP6407636B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463369B2 (ja) * 2000-02-24 2010-05-19 富士通マイクロエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ
EP2280468B1 (en) * 2009-07-28 2015-09-09 STMicroelectronics Srl Driving circuit for an electric load and system comprising the circuit

Also Published As

Publication number Publication date
JP2016059091A (ja) 2016-04-21

Similar Documents

Publication Publication Date Title
JP5776607B2 (ja) 誘導性負荷駆動装置
US9590616B2 (en) Drive control device
US10804891B2 (en) Driving device
JP6353648B2 (ja) 半導体異常検出回路
JP5611302B2 (ja) 電源装置および電源装置の異常判定方法
JP5780145B2 (ja) スイッチング素子駆動回路及びそれを備える駆動装置
JP2015070641A5 (ja)
JP2013044668A (ja) 負荷駆動装置
JP5099041B2 (ja) 燃料ポンプ制御装置
JP5904758B2 (ja) 電気自動車のコンバータ制御方法及びその装置
JP2018026908A (ja) 負荷駆動装置、電源供給回路の異常検出方法、及び、電源供給回路
WO2019220716A1 (ja) 負荷駆動装置
JP6387888B2 (ja) 誘導性負荷駆動装置
JP6724726B2 (ja) 電力供給装置
JP6407636B2 (ja) 還流ｍｏｓｆｅｔのオフ故障診断方法
JP5790606B2 (ja) 過熱保護回路
JP6622405B2 (ja) インバータ駆動装置
JP2015173539A (ja) 制御装置
JP6870555B2 (ja) 監視装置
JP2010107341A (ja) 電源回路
JP6650277B2 (ja) 負荷駆動装置
JP6753348B2 (ja) スイッチング素子の駆動回路
JP2011101209A (ja) レベルシフタ誤動作防止回路
JP2018073908A (ja) 誘導性負荷制御装置
JP6084151B2 (ja) Ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160615

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180606

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180919

R150 Certificate of patent or registration of utility model

Ref document number: 6407636

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250