JP6351871B2 - Digital transmitter - Google Patents
Digital transmitter Download PDFInfo
- Publication number
- JP6351871B2 JP6351871B2 JP2017551425A JP2017551425A JP6351871B2 JP 6351871 B2 JP6351871 B2 JP 6351871B2 JP 2017551425 A JP2017551425 A JP 2017551425A JP 2017551425 A JP2017551425 A JP 2017551425A JP 6351871 B2 JP6351871 B2 JP 6351871B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- modulation
- digital modulation
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
この発明は、モデムなどのディジタル回路で生成されたディジタル変調信号を直接高周波帯で送信するディジタル送信機に関するものである。 The present invention relates to a digital transmitter for directly transmitting a digital modulation signal generated by a digital circuit such as a modem in a high frequency band.
例えば、以下の非特許文献1には、モデムなどのディジタル回路で生成されたディジタル変調信号を直接高周波帯で送信するディジタル送信機が開示されている。
このディジタル送信機では、モデムで生成されたディジタル変調信号を直接高周波帯で送信するため、ベースバンド周波数帯の変調信号を高周波帯の周波数に変換するためのアナログ回路が不要となり、回路構成を簡素化することができる。
なお、このディジタル送信機では、モデムで生成されたディジタル変調信号を直接高周波帯で送信できるようにするために、モデムで生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調回路が実装されている。
以下の非特許文献2には、ΔΣ変調回路の回路構成が開示されている。For example, the following Non-Patent Document 1 discloses a digital transmitter that directly transmits a digital modulation signal generated by a digital circuit such as a modem in a high frequency band.
In this digital transmitter, the digital modulation signal generated by the modem is directly transmitted in the high frequency band, so that an analog circuit for converting the modulation signal in the baseband frequency band to the frequency in the high frequency band is not required, and the circuit configuration is simplified. Can be
In this digital transmitter, in order to directly transmit the digital modulation signal generated by the modem in the high frequency band, the digital modulation signal generated by the modem is delta-sigma-modulated and the digital signal after delta-sigma modulation is transmitted. A ΔΣ modulation circuit that outputs a modulation signal is mounted.
Non-Patent Document 2 below discloses a circuit configuration of a ΔΣ modulation circuit.
従来のディジタル送信機は以上のように構成されているので、モデムで生成されたディジタル変調信号を直接高周波帯で送信することができる。しかし、モデムで生成されたディジタル変調信号をデルタシグマ変調する際、所望の変調信号帯域の近傍にΔΣノイズが発生するため、所望信号成分とノイズ成分との電力比である信号対雑音比(SNR)が劣化してしまうという課題があった。なお、このΔΣノイズは、隣接チャネルでの通信や近接周波数帯の他の通信に対して干渉し、通信品質の劣化を引き起こす原因となる。 Since the conventional digital transmitter is configured as described above, the digital modulation signal generated by the modem can be transmitted directly in the high frequency band. However, when delta-sigma modulation is performed on a digital modulation signal generated by a modem, ΔΣ noise is generated in the vicinity of a desired modulation signal band, so that a signal-to-noise ratio (SNR) that is a power ratio between a desired signal component and a noise component is generated. ) Deteriorated. Note that this ΔΣ noise interferes with communication in adjacent channels and other communication in the adjacent frequency band, and causes deterioration in communication quality.
この発明は上記のような課題を解決するためになされたもので、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、信号対雑音比を高めることができるディジタル送信機を得ることを目的とする。 The present invention has been made to solve the above-described problems, and it is an object of the present invention to obtain a digital transmitter capable of reducing ΔΣ noise accompanying delta-sigma modulation of a digital modulation signal and increasing a signal-to-noise ratio. Objective.
この発明に係るディジタル送信機は、通信データを変調してディジタル変調信号を生成するモデムと、モデムにより生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する複数のΔΣ変調回路と、複数のΔΣ変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換してから変換後の複数のディジタル変調信号を合成、あるいは、複数のΔΣ変調回路から出力されたディジタル変調信号を合成してから、複数のディジタル変調信号の合成信号における信号レベル又は周波数のうち、少なくとも一方を変換する高周波部とを備え、複数のΔΣ変調回路として、回路構成が同一のΔΣ変調回路が実装されており、複数のΔΣ変調回路に対して異なる動作条件を設定する設定回路を備え、複数のΔΣ変調回路は、設定回路により設定された動作条件に対応するディジタル変調信号の初期値を出力する初期値回路と、設定回路により設定された動作条件に対応する疑似雑音信号を生成するPN信号生成回路と、動作タイミングを示すクロック群のうち、1番目のクロックが入力されると、モデムにより生成されたディジタル変調信号に対して、初期値回路から出力された初期値と、PN信号生成回路により生成された疑似雑音信号とを加算して、初期値及び疑似雑音信号を加算したディジタル変調信号を出力し、2番目以降のクロックが入力されると、モデムにより生成されたディジタル変調信号に対して、PN信号生成回路により生成された疑似雑音信号を加算して、疑似雑音信号を加算したディジタル変調信号を出力する加算器と、加算器から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調器とから構成されているようにしたものである。 A digital transmitter according to the present invention modulates communication data to generate a digital modulation signal, and delta-sigma modulates the digital modulation signal generated by the modem and outputs a digital modulation signal after delta-sigma modulation. A plurality of ΔΣ modulation circuits and a digital modulation signal output from the plurality of ΔΣ modulation circuits, at least one of the signal levels or frequencies is converted and then the plurality of converted digital modulation signals are combined, or a plurality of ΔΣ A high-frequency unit that synthesizes the digital modulation signal output from the modulation circuit and then converts at least one of the signal levels or frequencies in the combined signal of the plurality of digital modulation signals, and as a plurality of ΔΣ modulation circuits, The same delta-sigma modulation circuit is implemented, and different operations are performed for multiple delta-sigma modulation circuits. A setting circuit for setting a condition is provided, and the plurality of ΔΣ modulation circuits are configured to have an initial value circuit for outputting an initial value of a digital modulation signal corresponding to the operation condition set by the setting circuit, and an operation condition set by the setting circuit. When the first clock of the PN signal generation circuit for generating the corresponding pseudo noise signal and the clock group indicating the operation timing is input, the digital modulation signal generated by the modem is output from the initial value circuit. When the second and subsequent clocks are input, the initial value and the pseudo noise signal generated by the PN signal generation circuit are added to output a digital modulation signal obtained by adding the initial value and the pseudo noise signal. A pseudo-noise signal generated by adding the pseudo-noise signal generated by the PN signal generation circuit to the digital modulation signal generated by the modem is added. An adder for outputting a digital modulation signal, and a digital modulation signal output from the adder by delta-sigma modulation, that as is composed of a ΔΣ modulator for outputting a digital modulation signal after the delta-sigma modulation It is.
この発明によれば、複数のΔΣ変調回路の回路構成又は動作条件が異なっているように構成したので、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、信号対雑音比を高めることができる効果がある。 According to the present invention, since the circuit configurations or operating conditions of the plurality of ΔΣ modulation circuits are different, ΔΣ noise associated with delta-sigma modulation of the digital modulation signal is reduced, and the signal-to-noise ratio is increased. There is an effect that can.
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。 Hereinafter, in order to describe the present invention in more detail, modes for carrying out the present invention will be described with reference to the accompanying drawings.
実施の形態1.
図1はこの発明の実施の形態1によるディジタル送信機を示す構成図である。
図1において、変調信号出力回路部1はモデム11とΔΣ変調回路12,13から構成されており、通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をデルタシグマ変調するディジタル回路である。
モデム11は通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をΔΣ変調回路12,13に出力する。Embodiment 1 FIG.
FIG. 1 is a block diagram showing a digital transmitter according to Embodiment 1 of the present invention.
In FIG. 1, a modulation signal output circuit unit 1 is composed of a
The
ΔΣ変調回路12は信号入力端子がモデム11の信号出力端子と接続されており、モデム11から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するディジタル回路である。
ΔΣ変調回路13は信号入力端子がモデム11の信号出力端子と接続されており、ΔΣ変調回路12と回路構成が異なっているが、ΔΣ変調回路12と同様に、モデム11から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する。The
The
高周波部2は高周波回路21,22と合成回路23から構成されている回路である。
高周波回路21は信号入力端子がΔΣ変調回路12の信号出力端子と接続されており、ΔΣ変調回路12から出力されたディジタル変調信号の信号電力(信号レベル)を所望の電力レベル(信号レベル)に変換するとともに、そのディジタル変調信号の周波数をIF周波数(中間周波数)からRF周波数(無線周波数)に変換する。
高周波回路22は信号入力端子がΔΣ変調回路13の信号出力端子と接続されており、ΔΣ変調回路13から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換する。
この実施の形態1では、高周波回路21,22が、ディジタル変調信号の信号電力の変換と周波数の変換を行う例を示しているが、信号電力又は周波数の変換のうち、いずれか一方の変換を行うものでもよい。The high frequency unit 2 is a circuit composed of
The signal input terminal of the
The high-
In the first embodiment, an example is shown in which the
なお、高周波回路21,22の具体的な構成として、例えば、1ビットのディジタル変調信号を入力してスッチング動作する増幅回路、そのディジタル変調信号の信号電力を所望の電力レベルに調整する可変利得回路、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換する周波数変換回路、そのディジタル変調信号に含まれている不要波を抑圧するフィルタ回路などの要素回路から構成されているものが考えられる。また、別の要素回路を含んでいてもよい。
合成回路23は第1の信号入力端子が高周波回路21の信号出力端子と接続されて、第2の信号入力端子が高周波回路22の信号出力端子と接続されており、高周波回路21による変換後のディジタル変調信号と高周波回路22による変換後のディジタル変調信号とを合成して、2つのディジタル変調信号の合成信号を出力する。As specific configurations of the high-
The synthesizing
次に動作について説明する。
変調信号出力回路部1のモデム11は、例えば、外部から各種の情報等からなる通信データを受けると、その通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をΔΣ変調回路12,13に出力する。
ここで、モデム11により生成されるディジタル変調信号としては、例えば、一般的なモデムから出力されるアナログ変調信号の各時刻における振幅値を多ビットで表しているディジタル変調信号が考えられる。ただし、多ビットのディジタル変調信号に限るものではない。Next, the operation will be described.
For example, when the
Here, as the digital modulation signal generated by the
ΔΣ変調回路12は、モデム11からディジタル変調信号を受けると、そのディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を高周波回路21に出力する。
ΔΣ変調回路13は、モデム11からディジタル変調信号を受けると、そのディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を高周波回路22に出力する。
ここで、ΔΣ変調回路12,13から出力されるデルタシグマ変調後のディジタル変調信号は、高周波回路21,22の信号処理に適している1ビット又は多ビットのディジタル変調信号である。When receiving the digital modulation signal from the
When receiving the digital modulation signal from the
Here, the digital modulation signal after delta-sigma modulation output from the
ΔΣ変調回路12,13がデルタシグマ変調する際に発生するΔΣノイズの特性は、ΔΣ変調回路12,13の回路構成に依存する。
この実施の形態1では、ΔΣ変調回路12とΔΣ変調回路13の回路構成が異なっているものを想定しており、ΔΣ変調回路12とΔΣ変調回路13の回路構成が異なっていれば、デルタシグマ変調の処理シーケンスが異なるため、ΔΣノイズの特性が異なる。
これにより、ΔΣ変調回路12から発生するΔΣノイズの成分と、ΔΣ変調回路13から発生するΔΣノイズの成分とはインコヒーレントである。
一方、ΔΣ変調回路12,13は、モデム11から出力された同一のディジタル変調信号をデルタシグマ変調するものであるため、ΔΣ変調回路12から出力されるディジタル変調信号の所望信号成分と、ΔΣ変調回路13から出力されるディジタル変調信号の所望信号成分とはコヒーレントである。The characteristic of ΔΣ noise generated when the
In the first embodiment, it is assumed that the circuit configurations of the
Thereby, the ΔΣ noise component generated from the
On the other hand, since the
ΔΣ変調回路12,13の具体的な回路構成としては、後述の実施の形態4で説明する内蔵のΔΣ変調器の段数が1段のΔΣ変調回路や、後述の実施の形態5で説明する内蔵のΔΣ変調器の段数が2段のΔΣ変調回路などが考えられる。
例えば、ΔΣ変調回路12が内蔵しているΔΣ変調器の段数が1段で、ΔΣ変調回路13が内蔵しているΔΣ変調器の段数が2段であれば、ΔΣ変調回路12から発生するΔΣノイズの成分と、ΔΣ変調回路13から発生するΔΣノイズの成分とがインコヒーレントになる。Specific circuit configurations of the
For example, if the number of stages of the ΔΣ modulator included in the
高周波回路21は、ΔΣ変調回路12からデルタシグマ変調後のディジタル変調信号を受けると、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換し、変換後のディジタル変調信号を合成回路23に出力する。
高周波回路22は、ΔΣ変調回路13からデルタシグマ変調後のディジタル変調信号を受けると、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換し、変換後のディジタル変調信号を合成回路23に出力する。
ここでは、高周波回路21から出力される変換後のディジタル変調信号と、高周波回路22から出力される変換後のディジタル変調信号とは、信号電力が同一で、周波数が同一であるものとする。
高周波回路21,22から出力される変換後のディジタル変調信号についても、ΔΣノイズ成分がインコヒーレントであるが、ディジタル変調信号の所望信号成分はコヒーレントである。When the
When the
Here, it is assumed that the converted digital modulation signal output from the high-
Also for the converted digital modulation signals output from the high-
合成回路23は、高周波回路21から出力された変換後のディジタル変調信号と、高周波回路22から出力された変換後のディジタル変調信号とを合成して、2つのディジタル変調信号の合成信号を出力する。
このとき、2つのディジタル変調信号の所望信号成分はコヒーレントであるため、合成回路23の合成によって、2つの所望信号成分が電圧加算となる。一方、2つのディジタル変調信号のΔΣノイズ成分はインコヒーレントであるため、合成回路23の合成によって、2つのディジタル変調信号のΔΣノイズ成分が電力加算となる。
その結果、合成回路23から出力される合成信号における所望信号成分とΔΣノイズ成分との電力比である信号対雑音比(SNR)は、各々の高周波回路21,22から出力されるディジタル変調信号における所望信号成分とΔΣノイズ成分とのSNRと比べて、理論的には3dB改善される。The combining
At this time, since the desired signal components of the two digital modulation signals are coherent, the two desired signal components are voltage-added by the synthesis of the
As a result, the signal-to-noise ratio (SNR), which is the power ratio between the desired signal component and the ΔΣ noise component in the combined signal output from the combining
以上で明らかなように、この実施の形態1によれば、通信データを変調してディジタル変調信号を生成するモデム11と、モデム11により生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調回路12,13と、ΔΣ変調回路12,13から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換する高周波回路21,22と、高周波回路21による変換後のディジタル変調信号と高周波回路22による変換後のディジタル変調信号とを合成して、2つのディジタル変調信号の合成信号を出力する合成回路23とを備え、ΔΣ変調回路12,13の回路構成が異なっているように構成したので、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、SNRを高めることができる効果を奏する。
As is apparent from the above, according to the first embodiment, the
この実施の形態1では、変調信号出力回路部1が、回路構成が異なる2つのΔΣ変調回路12,13を実装している例を示したが、変調信号出力回路部1が、回路構成が異なるN個のΔΣ変調回路を実装するとともに、高周波部2が、N個の高周波回路を実装し、合成回路23が、N個の高周波回路から出力された変換後のディジタル変調信号を合成するようにしてもよい。
In the first embodiment, the modulation signal output circuit unit 1 includes two
実施の形態2.
上記実施の形態1では、高周波部2が、ΔΣ変調回路12,13から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換してから、変換後の2つのディジタル変調信号を合成するものを示したが、ΔΣ変調回路12,13から出力されたディジタル変調信号を合成してから、2つのディジタル変調信号の合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をIF周波数からRF周波数に変換するようにしてもよい。Embodiment 2. FIG.
In the first embodiment, the high frequency unit 2 converts the signal power of the digital modulation signal output from the
図2はこの発明の実施の形態2によるディジタル送信機を示す構成図であり、図2において、図1と同一符号は同一または相当部分を示すので説明を省略する。
高周波部3は合成回路31と高周波回路32から構成されている回路である。
合成回路31は第1の信号入力端子がΔΣ変調回路12の信号出力端子と接続されて、第2の信号入力端子がΔΣ変調回路13の信号出力端子と接続されており、ΔΣ変調回路12から出力されたデルタシグマ変調後のディジタル変調信号と、ΔΣ変調回路13から出力されたデルタシグマ変調後のディジタル変調信号とを合成し、2つのディジタル変調信号の合成信号を高周波回路32に出力する。
高周波回路32は信号入力端子が合成回路31の信号出力端子と接続されており、合成回路31から出力された合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をIF周波数からRF周波数に変換する。
この実施の形態2では、高周波回路32が、合成信号の信号電力の変換と周波数の変換を行う例を示しているが、信号電力又は周波数の変換のうち、いずれか一方の変換を行うものでもよい。FIG. 2 is a block diagram showing a digital transmitter according to Embodiment 2 of the present invention. In FIG. 2, the same reference numerals as those in FIG.
The high frequency unit 3 is a circuit composed of a
The combining
The
In the second embodiment, an example is shown in which the high-
次に動作について説明する。
変調信号出力回路部1については、上記実施の形態1と同様であるため、ここでは、高周波部3について説明する。
合成回路31は、ΔΣ変調回路12から出力されたデルタシグマ変調後のディジタル変調信号と、ΔΣ変調回路13から出力されたデルタシグマ変調後のディジタル変調信号とを合成して、2つのディジタル変調信号の合成信号を出力する。
このとき、2つのディジタル変調信号の所望信号成分はコヒーレントであるため、合成回路31の合成によって、2つの所望信号成分が電圧加算となる。一方、2つのディジタル変調信号のΔΣノイズ成分はインコヒーレントであるため、合成回路31の合成によって、2つのディジタル変調信号のΔΣノイズ成分が電力加算となる。
その結果、合成回路31から出力される合成信号における所望信号成分とΔΣノイズ成分との電力比であるSNRは、各々のΔΣ変調回路12,13から出力されるディジタル変調信号における所望信号成分とΔΣノイズ成分とのSNRと比べて、理論的には3dB改善される。Next, the operation will be described.
Since the modulation signal output circuit unit 1 is the same as that of the first embodiment, only the high frequency unit 3 will be described here.
The synthesizing
At this time, since the desired signal components of the two digital modulation signals are coherent, the two desired signal components are voltage-added by the synthesis of the
As a result, the SNR that is the power ratio between the desired signal component and the ΔΣ noise component in the combined signal output from the combining
高周波回路32は、合成回路31から合成信号を受けると、その合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をIF周波数からRF周波数に変換する。
When the
以上で明らかなように、この実施の形態2によれば、通信データを変調してディジタル変調信号を生成するモデム11と、モデム11により生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調回路12,13と、ΔΣ変調回路12から出力されたデルタシグマ変調後のディジタル変調信号と、ΔΣ変調回路13から出力されたデルタシグマ変調後のディジタル変調信号とを合成し、2つのディジタル変調信号の合成信号を出力する合成回路31と、合成回路31から出力された合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をIF周波数からRF周波数に変換する高周波回路32とを備え、ΔΣ変調回路12,13の回路構成が異なっているように構成したので、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、SNRを高めることができる効果を奏する。
また、この実施の形態2では、高周波部3が、ΔΣ変調回路12,13から出力されたディジタル変調信号を合成してから、2つのディジタル変調信号の合成信号の信号電力の電力レベルや周波数を変換するようにしているので、高周波回路の個数を1個にすることができ、回路構成の簡単化を図ることができる効果を奏する。As is apparent from the above, according to the second embodiment, the
In the second embodiment, the high frequency unit 3 combines the digital modulation signals output from the
この実施の形態2では、変調信号出力回路部1が、回路構成が異なる2つのΔΣ変調回路12,13を実装している例を示したが、変調信号出力回路部1が、回路構成が異なるN個のΔΣ変調回路を実装するとともに、高周波部2の合成回路31が、N個のΔΣ変調回路から出力されたデルタシグマ変調後のディジタル変調信号を合成するようにしてもよい。
In the second embodiment, the modulation signal output circuit unit 1 includes two
実施の形態3.
上記実施の形態1では、合成回路23が、高周波回路21から出力された変換後のディジタル変調信号と、高周波回路22から出力された変換後のディジタル変調信号とを合成して、2つのディジタル変調信号の合成信号を出力するものを示したが、高周波回路21,22から出力された変換後のディジタル変調信号を空間に放射する複数のアンテナを備え、複数のアンテナから放射されたディジタル変調信号が空間で合成されるようにしてもよい。Embodiment 3 FIG.
In the first embodiment, the
図3はこの発明の実施の形態3によるディジタル送信機を示す構成図であり、図3において、図1と同一符号は同一または相当部分を示すので説明を省略する。
高周波部4は高周波回路21,22とアンテナ41,42から構成されている回路である。
アンテナ41は高周波回路21の信号出力端子と接続されており、高周波回路21から出力された変換後のディジタル変調信号を空間に放射する。
アンテナ42は高周波回路22の信号出力端子と接続されており、高周波回路22から出力された変換後のディジタル変調信号を空間に放射する。3 is a block diagram showing a digital transmitter according to Embodiment 3 of the present invention. In FIG. 3, the same reference numerals as those in FIG.
The high frequency section 4 is a circuit composed of
The
The
次に動作について説明する。
変調信号出力回路部1については、上記実施の形態1と同様であるため、ここでは、高周波部4について説明する。
高周波回路21は、ΔΣ変調回路12からデルタシグマ変調後のディジタル変調信号を受けると、上記実施の形態1と同様に、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換し、変換後のディジタル変調信号を出力する。
高周波回路22は、ΔΣ変調回路13からデルタシグマ変調後のディジタル変調信号を受けると、上記実施の形態1と同様に、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換し、変換後のディジタル変調信号を出力する。
ここでは、高周波回路21から出力される変換後のディジタル変調信号と、高周波回路22から出力される変換後のディジタル変調信号とは、信号電力が同一で、周波数が同一であるものとする。
高周波回路21,22から出力される変換後のディジタル変調信号についても、ΔΣノイズ成分がインコヒーレントであるが、ディジタル変調信号の所望信号成分はコヒーレントである。Next, the operation will be described.
Since the modulation signal output circuit unit 1 is the same as that in the first embodiment, the high-frequency unit 4 will be described here.
When receiving the digital modulation signal after the delta-sigma modulation from the
When receiving the digital modulation signal after the delta sigma modulation from the
Here, it is assumed that the converted digital modulation signal output from the high-
Also for the converted digital modulation signals output from the high-
アンテナ41は、高周波回路21から変換後のディジタル変調信号を受けると、そのディジタル変調信号を空間に放射する。
アンテナ42は、高周波回路22から変換後のディジタル変調信号を受けると、そのディジタル変調信号を空間に放射する。
アンテナ41から放射されたディジタル変調信号と、アンテナ42から放射されたディジタル変調信号とは、空間で合成される。When receiving the converted digital modulation signal from the high-
When the
The digital modulation signal radiated from the
このとき、高周波回路21,22から出力された2つのディジタル変調信号の所望信号成分はコヒーレントであるため、空間での合成によって、2つの所望信号成分が電圧加算となる。一方、2つのディジタル変調信号のΔΣノイズ成分はインコヒーレントであるため、空間での合成によって、2つのディジタル変調信号のΔΣノイズ成分が電力加算となる。
その結果、空間で合成された信号における所望信号成分とΔΣノイズ成分との電力比であるSNRは、各々の高周波回路21,22から出力されるディジタル変調信号における所望信号成分とΔΣノイズ成分とのSNRと比べて、理論的には3dB改善される。したがって、当該ディジタル送信機との通信対象である受信機は、SNRが高い信号を受信することができる。At this time, since the desired signal components of the two digital modulation signals output from the high-
As a result, the SNR, which is the power ratio between the desired signal component and the ΔΣ noise component in the signal synthesized in space, is the difference between the desired signal component and the ΔΣ noise component in the digital modulation signal output from each of the
以上で明らかなように、この実施の形態3によれば、通信データを変調してディジタル変調信号を生成するモデム11と、モデム11により生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調回路12,13と、ΔΣ変調回路12,13から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換する高周波回路21,22と、高周波回路21,22から出力された変換後のディジタル変調信号を空間に放射するアンテナ41,42とを備え、ΔΣ変調回路12,13の回路構成が異なっているように構成したので、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、SNRを高めることができる効果を奏する。
また、この実施の形態3では、合成回路23が不要になる。As is apparent from the above, according to the third embodiment, the
In the third embodiment, the
実施の形態4.
上記実施の形態1〜3では、変調信号出力回路部1が、回路構成が異なるΔΣ変調回路12,13を実装しているものを示したが、この場合、ΔΣ変調回路12,13の回路構成をそれぞれ設計する必要があるため、回路開発の負荷が増大する。
そこで、この実施の形態4では、回路構成が同一のΔΣ変調回路を変調信号出力回路部に複数実装し、複数のΔΣ変調回路に対して異なる動作条件を設定するものについて説明する。Embodiment 4 FIG.
In the first to third embodiments, the modulation signal output circuit unit 1 is mounted with the
In the fourth embodiment, therefore, a case where a plurality of ΔΣ modulation circuits having the same circuit configuration are mounted in the modulation signal output circuit section and different operating conditions are set for the plurality of ΔΣ modulation circuits will be described.
図4はこの発明の実施の形態4によるディジタル送信機を示す構成図であり、図4において、図1と同一符号は同一または相当部分を示すので説明を省略する。
図4の例では、ディジタル送信機が高周波部2を実装している例を示しているが、ディジタル送信機が図2の高周波部3や図3の高周波部4を実装しているものであってもよい。
変調信号出力回路部5はモデム11、ΔΣ変調回路51,52及び設定回路53から構成されているディジタル回路である。4 is a block diagram showing a digital transmitter according to Embodiment 4 of the present invention. In FIG. 4, the same reference numerals as those in FIG.
In the example of FIG. 4, an example is shown in which the digital transmitter is mounted with the high-frequency unit 2, but the digital transmitter is mounted with the high-frequency unit 3 of FIG. 2 or the high-frequency unit 4 of FIG. 3. May be.
The modulation signal output circuit unit 5 is a digital circuit including a
ΔΣ変調回路51は信号入力端子がモデム11の信号出力端子と接続されており、モデム11から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するディジタル回路である。
ΔΣ変調回路52はΔΣ変調回路51と回路構成が同一の回路である。ΔΣ変調回路52は信号入力端子がモデム11の信号出力端子と接続されており、モデム11から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する。
設定回路53はΔΣ変調回路51,52に対して異なる動作条件を設定する回路である。The
The
The setting
図5はこの発明の実施の形態4によるディジタル送信機のΔΣ変調回路51,52を示す構成図である。
図5において、初期値回路61は設定回路53により設定された動作条件に対応するディジタル変調信号の初期値を出力する回路である。
ただし、設定回路53が、ΔΣ変調回路51,52に対して異なる動作条件を設定するため、ΔΣ変調回路51の初期値回路61が出力する初期値と、ΔΣ変調回路52の初期値回路61が出力する初期値とは異なる値になる。
PN信号生成回路62は設定回路53により設定された動作条件に対応するPN信号(疑似雑音信号)を生成して、そのPN信号を出力する回路である。
ただし、設定回路53が、ΔΣ変調回路51,52に対して異なる動作条件を設定するため、ΔΣ変調回路51のPN信号生成回路62が出力するPN信号と、ΔΣ変調回路52のPN信号生成回路62が出力するPN信号とは異なる信号になる。FIG. 5 is a block diagram showing
In FIG. 5, an
However, since the setting
The PN
However, since the setting
加算器63は第1の信号入力端子がモデム11の信号出力端子と接続され、第2の信号入力端子が初期値回路61の信号出力端子と接続され、第3の信号入力端子がPN信号生成回路62の信号出力端子と接続されており、動作タイミングを示すクロック群のうち、1番目のクロックが入力されると、モデム11から出力されたディジタル変調信号に対して、初期値回路61から出力された初期値と、PN信号生成回路62から出力された疑似雑音信号とを加算して、初期値及び疑似雑音信号を加算したディジタル変調信号をΔΣ変調器64に出力する。また、2番目以降のクロックが入力されると、モデム11から出力されたディジタル変調信号に対して、PN信号生成回路62から出力された疑似雑音信号を加算して、疑似雑音信号を加算したディジタル変調信号をΔΣ変調器64に出力する。
ΔΣ変調器64は信号入力端子が加算器63の信号出力端子と接続されており、加算器63から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するディジタル回路である。The
The signal input terminal of the
次に動作について説明する。
変調信号出力回路部5以外は、上記実施の形態1〜3と同様であるため、ここでは、変調信号出力回路部5について説明する。
まず、設定回路53は、ΔΣ変調回路51,52に対して異なる動作条件を設定する。
ΔΣ変調回路51,52の初期値回路61は、設定回路53が動作条件を設定すると、その動作条件に対応するディジタル変調信号の初期値を加算器63に出力するが、設定回路53が、ΔΣ変調回路51,52に対して異なる動作条件を設定するため、ΔΣ変調回路51の初期値回路61が出力する初期値と、ΔΣ変調回路52の初期値回路61が出力する初期値とは異なる値になる。この実施の形態4では、初期値が異なっていれば、どのような初期値であってもよく、設計時に適宜決定されればよい。Next, the operation will be described.
Since the configuration other than the modulation signal output circuit unit 5 is the same as that in the first to third embodiments, the modulation signal output circuit unit 5 will be described here.
First, the setting
When the setting
ΔΣ変調回路51,52のPN信号生成回路62は、設定回路53が動作条件を設定すると、その動作条件に対応するPN信号を生成して、そのPN信号を加算器63に出力するが、設定回路53が、ΔΣ変調回路51,52に対して異なる動作条件を設定するため、ΔΣ変調回路51のPN信号生成回路62が出力するPN信号と、ΔΣ変調回路52のPN信号生成回路62が出力するPN信号とは異なる信号になる。この実施の形態4では、PN信号が異なっていれば、どのようなPN信号であってもよく、設計時に適宜決定されればよい。
When the setting
ΔΣ変調回路51,52の加算器63は、動作タイミングを示すクロック群のうち、1番目のクロックが入力されると、モデム11から出力されたディジタル変調信号に対して、初期値回路61から出力された初期値と、PN信号生成回路62から出力された疑似雑音信号とを加算して、初期値及び疑似雑音信号を加算したディジタル変調信号をΔΣ変調器64に出力する。
また、ΔΣ変調回路51,52の加算器63は、2番目以降のクロックが入力されると、モデム11から出力されたディジタル変調信号に対して、PN信号生成回路62から出力された疑似雑音信号を加算して、疑似雑音信号を加算したディジタル変調信号をΔΣ変調器64に出力する。The
Further, when the second and subsequent clocks are input, the
ΔΣ変調回路51,52のΔΣ変調器64は、加算器63からディジタル変調信号を受けると、そのディジタル変調信号をデルタシグマ変調し、デルタシグマ変調後のディジタル変調信号を高周波回路21,22に出力する。
ΔΣ変調回路51,52の回路構成が同一であっても、初期値とPN信号が異なれば、モデム11から出力されたディジタル変調信号をデルタシグマ変調する際に発生するΔΣノイズの特性がインコヒーレントになる。
一方、初期値とPN信号が異なっていても、モデム11から出力された同一のディジタル変調信号をデルタシグマ変調するものであれば、所望信号成分はコヒーレントになる。
この実施の形態4では、初期値とPN信号の双方が異なっている例を示したが、初期値又はPN信号のいずれか一方が異なっていれば、ΔΣノイズの特性をインコヒーレントにして、所望信号成分をコヒーレントにすることができる。したがって、ΔΣ変調回路51の初期値回路61が出力する初期値と、ΔΣ変調回路52の初期値回路61が出力する初期値とが異なっていれば、ΔΣ変調回路51,52のPN信号生成回路62が出力するPN信号が同一であってもよい。あるいは、ΔΣ変調回路51のPN信号生成回路62が出力するPN信号と、ΔΣ変調回路52のPN信号生成回路62が出力するPN信号とが異なっていれば、ΔΣ変調回路51,52の初期値回路61が出力する初期値が同一であってもよい。When receiving the digital modulation signal from the
Even if the circuit configurations of the
On the other hand, even if the initial value and the PN signal are different, the desired signal component becomes coherent if the same digital modulation signal output from the
In the fourth embodiment, an example is shown in which both the initial value and the PN signal are different. However, if either the initial value or the PN signal is different, the ΔΣ noise characteristic is made incoherent and desired. The signal component can be made coherent. Therefore, if the initial value output from the
以上で明らかなように、この実施の形態4によれば、変調信号出力回路部5が、回路構成が同一のΔΣ変調回路51,52を実装するとともに、ΔΣ変調回路51,52に対して異なる動作条件を設定する設定回路53を実装するように構成したので、上記実施の形態1と同様に、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、SNRを高めることができるほか、回路構成が異なるΔΣ変調回路12,13を実装する場合よりも、ΔΣ変調回路51,52の回路開発に要する負荷を軽減することができる効果を奏する。
As is apparent from the above, according to the fourth embodiment, the modulation signal output circuit unit 5 is mounted with the
実施の形態5.
上記実施の形態4では、回路構成が同一のΔΣ変調回路51,52が内蔵しているΔΣ変調器64の個数が1個である単段構成のΔΣ変調回路について示したが、回路構成が同一のΔΣ変調回路51,52が内蔵しているΔΣ変調器の個数が複数である複数段構成のΔΣ変調回路であってもよい。Embodiment 5. FIG.
In the fourth embodiment, the single-stage ΔΣ modulation circuit in which the number of
図6はこの発明の実施の形態5によるディジタル送信機のΔΣ変調回路51,52を示す構成図である。
図6において、初期値回路71は設定回路53により設定された動作条件に対応するディジタル変調信号の第一の初期値と第二の初期値を出力する回路である。
ただし、設定回路53が、ΔΣ変調回路51,52に対して異なる動作条件を設定するため、ΔΣ変調回路51の初期値回路71が出力する第一の初期値と、ΔΣ変調回路52の初期値回路71が出力する第一の初期値とは異なる値になる。また、ΔΣ変調回路51の初期値回路71が出力する第二の初期値と、ΔΣ変調回路52の初期値回路71が出力する第二の初期値とは異なる値になる。FIG. 6 is a block diagram showing
In FIG. 6, an
However, since the setting
PN信号生成回路72は設定回路53により設定された動作条件に対応する第一のPN信号と第二のPN信号を生成して、その第一のPN信号と第二のPN信号を出力する回路である。
ただし、設定回路53が、ΔΣ変調回路51,52に対して異なる動作条件を設定するため、ΔΣ変調回路51のPN信号生成回路72が出力する第一のPN信号と、ΔΣ変調回路52のPN信号生成回路72が出力する第一のPN信号とは異なる信号になる。また、ΔΣ変調回路51のPN信号生成回路72が出力する第二のPN信号と、ΔΣ変調回路52のPN信号生成回路72が出力する第二のPN信号とは異なる信号になる。
オフセット生成回路73は設定回路53により設定された動作条件に対応するオフセット信号を生成する回路である。
ただし、設定回路53が、ΔΣ変調回路51,52に対して異なる動作条件を設定するため、ΔΣ変調回路51のオフセット生成回路73が出力するオフセット信号と、ΔΣ変調回路52のオフセット生成回路73が出力するオフセット信号とは異なる信号になる。The PN signal generation circuit 72 generates a first PN signal and a second PN signal corresponding to the operating condition set by the setting
However, since the setting
The offset
However, since the setting
加算器74は第1の信号入力端子がモデム11の信号出力端子と接続され、第2の信号入力端子が初期値回路71の第一の信号出力端子と接続され、第3の信号入力端子がPN信号生成回路72の第一の信号出力端子と接続されており、動作タイミングを示すクロック群のうち、1番目のクロックが入力されると、モデム11から出力されたディジタル変調信号に対して、初期値回路71から出力された第一の初期値と、PN信号生成回路72から出力された第一のPN信号とを加算して、第一の初期値及び第一のPN信号を加算したディジタル変調信号をΔΣ変調器75に出力する。また、2番目以降のクロックが入力されると、モデム11から出力されたディジタル変調信号に対して、PN信号生成回路72から出力された第一のPN信号を加算して、第一のPN信号を加算したディジタル変調信号をΔΣ変調器75に出力する第1の加算器である。
ΔΣ変調器75は信号入力端子が加算器74の信号出力端子と接続されており、加算器74から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する第1のΔΣ変調器である。The
The
加算器76は第1の信号入力端子がΔΣ変調器75の信号出力端子と接続され、第2の信号入力端子が初期値回路71の第二の信号出力端子と接続され、第3の信号入力端子がPN信号生成回路72の第二の信号出力端子と接続され、第4の信号入力端子がオフセット生成回路73と接続されており、動作タイミングを示すクロック群のうち、1番目のクロックが入力されると、ΔΣ変調器75から出力されたディジタル変調信号に対して、初期値回路71から出力された第二の初期値と、PN信号生成回路72から出力された第二のPN信号と、オフセット生成回路73から出力されたオフセット信号とを加算して、第二の初期値、第二のPN信号及びオフセット信号を加算したディジタル変調信号をΔΣ変調器77に出力する。また、2番目以降のクロックが入力されると、ΔΣ変調器75から出力されたディジタル変調信号に対して、PN信号生成回路72から出力された第二のPN信号と、オフセット生成回路73から出力されたオフセット信号とを加算して、第二のPN信号及びオフセット信号を加算したディジタル変調信号をΔΣ変調器77に出力する第2の加算器である。
The
ΔΣ変調器77は信号入力端子が加算器76の信号出力端子と接続されており、加算器76から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する第2のΔΣ変調器である。
加算器78は第1の信号入力端子がΔΣ変調器75と接続され、第2の信号入力端子がΔΣ変調器77と接続されており、ΔΣ変調器75から出力されたディジタル変調信号とΔΣ変調器77から出力されたディジタル変調信号とを加算して、加算したディジタル変調信号を出力する第3の加算器である。The
The
次に動作について説明する。
変調信号出力回路部5以外は、上記実施の形態1〜3と同様であるため、ここでは、変調信号出力回路部5について説明する。
まず、設定回路53は、ΔΣ変調回路51,52に対して異なる動作条件を設定する。
ΔΣ変調回路51,52の初期値回路71は、設定回路53が動作条件を設定すると、その動作条件に対応するディジタル変調信号の第一の初期値と第二の初期値をそれぞれ加算器74,76に出力するが、設定回路53が、ΔΣ変調回路51,52に対して異なる動作条件を設定するため、ΔΣ変調回路51の初期値回路71が出力する第一の初期値と、ΔΣ変調回路52の初期値回路71が出力する第一の初期値とは異なる値になる。また、ΔΣ変調回路51の初期値回路71が出力する第二の初期値と、ΔΣ変調回路52の初期値回路71が出力する第二の初期値とは異なる値になる。この実施の形態5では、初期値が異なっていれば、どのような初期値であってもよく、設計時に適宜決定されればよい。Next, the operation will be described.
Since the configuration other than the modulation signal output circuit unit 5 is the same as that in the first to third embodiments, the modulation signal output circuit unit 5 will be described here.
First, the setting
When the setting
ΔΣ変調回路51,52のPN信号生成回路72は、設定回路53が動作条件を設定すると、その動作条件に対応する第一のPN信号と第二のPN信号を生成して、その第一のPN信号と第二のPN信号をそれぞれ加算器74,76に出力するが、設定回路53が、ΔΣ変調回路51,52に対して異なる動作条件を設定するため、ΔΣ変調回路51のPN信号生成回路72が出力する第一のPN信号と、ΔΣ変調回路52のPN信号生成回路72が出力する第一のPN信号とは異なる信号になる。また、ΔΣ変調回路51のPN信号生成回路72が出力する第二のPN信号と、ΔΣ変調回路52のPN信号生成回路72が出力する第二のPN信号とは異なる信号になる。この実施の形態5では、PN信号が異なっていれば、どのようなPN信号であってもよく、設計時に適宜決定されればよい。
ΔΣ変調回路51,52のオフセット生成回路73は、設定回路53が動作条件を設定すると、その動作条件に対応するオフセット信号を生成して、そのオフセット信号を加算器76に出力するが、設定回路53が、ΔΣ変調回路51,52に対して異なる動作条件を設定するため、ΔΣ変調回路51のオフセット生成回路73が出力するオフセット信号と、ΔΣ変調回路52のオフセット生成回路73が出力するオフセット信号とは異なる信号になる。この実施の形態5では、オフセット信号が異なっていれば、どのようなオフセット信号であってもよく、設計時に適宜決定されればよい。When the setting
When the setting
ΔΣ変調回路51,52の加算器74は、動作タイミングを示すクロック群のうち、1番目のクロックが入力されると、モデム11から出力されたディジタル変調信号に対して、初期値回路71から出力された第一の初期値と、PN信号生成回路72から出力された第一のPN信号とを加算して、第一の初期値及び第一のPN信号を加算したディジタル変調信号をΔΣ変調器75に出力する。
また、ΔΣ変調回路51,52の加算器74は、2番目以降のクロックが入力されると、モデム11から出力されたディジタル変調信号に対して、PN信号生成回路72から出力された第一のPN信号を加算して、第一のPN信号を加算したディジタル変調信号をΔΣ変調器75に出力する。The
Further, when the second and subsequent clocks are input, the
ΔΣ変調回路51,52のΔΣ変調器75は、加算器74からディジタル変調信号を受けると、そのディジタル変調信号をデルタシグマ変調し、デルタシグマ変調後のディジタル変調信号を加算器76,78に出力する。
When receiving the digital modulation signal from the
ΔΣ変調回路51,52の加算器76は、動作タイミングを示すクロック群のうち、1番目のクロックが入力されると、ΔΣ変調器75から出力されたディジタル変調信号に対して、初期値回路71から出力された第二の初期値と、PN信号生成回路72から出力された第二のPN信号と、オフセット生成回路73から出力されたオフセット信号とを加算して、第二の初期値、第二のPN信号及びオフセット信号を加算したディジタル変調信号をΔΣ変調器77に出力する。
また、ΔΣ変調回路51,52の加算器76は、2番目以降のクロックが入力されると、ΔΣ変調器75から出力されたディジタル変調信号に対して、PN信号生成回路72から出力された第二のPN信号と、オフセット生成回路73から出力されたオフセット信号とを加算して、第二のPN信号及びオフセット信号を加算したディジタル変調信号をΔΣ変調器77に出力する。The
Further, when the second and subsequent clocks are input to the
ΔΣ変調回路51,52のΔΣ変調器77は、加算器76からディジタル変調信号を受けると、そのディジタル変調信号をデルタシグマ変調し、デルタシグマ変調後のディジタル変調信号を加算器78に出力する。
When receiving the digital modulation signal from the
ΔΣ変調回路51,52の加算器78は、ΔΣ変調器75から出力されたディジタル変調信号とΔΣ変調器77から出力されたディジタル変調信号とを加算して、加算したディジタル変調信号を高周波回路21,22に出力する。
この実施の形態5では、第一の初期値と第一のPN信号と第二の初期値と第二のPN信号とオフセット信号の全てが異なっている例を示したが、第一の初期値、第一のPN信号、第二の初期値、第二のPN信号及びオフセット信号のうち、少なくともいずれか1つ以上が異なっていれば、ΔΣノイズの特性をインコヒーレントにして、所望信号成分をコヒーレントにすることができる。The
In the fifth embodiment, the first initial value, the first PN signal, the second initial value, the second PN signal, and the offset signal are all different from each other. If at least one of the first PN signal, the second initial value, the second PN signal, and the offset signal is different, the ΔΣ noise characteristic is made incoherent, and the desired signal component is Can be coherent.
以上で明らかなように、この実施の形態5によれば、変調信号出力回路部5が、回路構成が同一のΔΣ変調回路51,52を実装するとともに、ΔΣ変調回路51,52に対して異なる動作条件を設定する設定回路53を実装するように構成したので、上記実施の形態1と同様に、ディジタル変調信号のデルタシグマ変調に伴うΔΣノイズを低減して、SNRを高めることができるほか、回路構成が異なるΔΣ変調回路12,13を実装する場合よりも、ΔΣ変調回路51,52の回路開発に要する負荷を軽減することができる効果を奏する。
As is apparent from the above, according to the fifth embodiment, the modulation signal output circuit unit 5 is mounted with the
この実施の形態5では、回路構成が同一のΔΣ変調回路51,52が内蔵しているΔΣ変調器75,77が2段構成である例を示したが、ΔΣ変調回路51,52が内蔵しているΔΣ変調器が3段構成以上であってもよいことは言うまでもない。
In the fifth embodiment, the example in which the
実施の形態6.
上記実施の形態1〜5では、変調信号出力回路部1(または、変調信号出力回路部5)が1個のモデム11を実装し、モデム11が同一のディジタル変調信号をΔΣ変調回路12,13(または、ΔΣ変調回路51,52)に出力するものを示したが、変調信号出力回路部が、互いに同一のディジタル変調信号を生成する複数のモデムを実装し、複数のモデムと複数のΔΣ変調回路が一対一で接続されているようにしてもよい。Embodiment 6 FIG.
In the first to fifth embodiments, the modulation signal output circuit unit 1 (or the modulation signal output circuit unit 5) mounts one
図7はこの発明の実施の形態6によるディジタル送信機の変調信号出力回路部6を示す構成図であり、図7において、図4と同一符号は同一または相当部分を示すので説明を省略する。
変調信号出力回路部6は、モデム11a,11b、ΔΣ変調回路51,52及び設定回路53から構成されている。
モデム11aは通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をΔΣ変調回路51に出力する。
モデム11bは通信データを変調することで、モデム11aにより生成されるディジタル変調信号と同一のディジタル変調信号を生成し、そのディジタル変調信号をΔΣ変調回路52に出力する。
図7では、2個のモデムが実装されている例を示しているが、N個のモデムとN個のΔΣ変調回路が実装されているものであってもよい。7 is a block diagram showing a modulation signal output circuit unit 6 of a digital transmitter according to Embodiment 6 of the present invention. In FIG. 7, the same reference numerals as those in FIG.
The modulation signal output circuit unit 6 includes
The
The modem 11b modulates the communication data to generate a digital modulation signal that is the same as the digital modulation signal generated by the
Although FIG. 7 shows an example in which two modems are mounted, N modems and N ΔΣ modulation circuits may be mounted.
モデム11a,11bが同一のディジタル変調信号を生成する場合、上記実施の形態4,5と同様の動作を実現することができる。ΔΣ変調回路51,52の代わりに、ΔΣ変調回路12,13を実装していれば、上記実施の形態1〜3と同様の動作を実現することができる。
さらに、図7の変調信号出力回路部6が、上記実施の形態3における図3の高周波部4と接続される場合、ΔΣ変調回路51から高周波回路21に出力されるタイミングと、ΔΣ変調回路52から高周波回路22に出力されるタイミングとがずれるように、モデム11a,11bからのディジタル変調信号の出力タイミングを制御すれば、高周波部4のアンテナ41,42から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。When the
Furthermore, when the modulation signal output circuit unit 6 of FIG. 7 is connected to the high frequency unit 4 of FIG. 3 in the third embodiment, the timing output from the
実施の形態7.
上記実施の形態6では、変調信号出力回路部6が2つのモデム11a,11bを実装し、ΔΣ変調回路51から高周波回路21に出力されるタイミングと、ΔΣ変調回路52から高周波回路22に出力されるタイミングとがずれるように、モデム11a,11bからのディジタル変調信号の出力タイミングを制御するものを示したが、1つのモデム11とΔΣ変調回路12,13(または、ΔΣ変調回路51,52)の間に遅延回路をそれぞれ挿入し、複数の遅延回路によるディジタル変調信号の遅延量を制御するようにしてもよく、この場合も、高周波部4のアンテナ41,42から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。
In the sixth embodiment, the modulation signal output circuit unit 6 mounts the two
図8はこの発明の実施の形態7によるディジタル送信機の変調信号出力回路部7を示す構成図であり、図8において、図4と同一符号は同一または相当部分を示すので説明を省略する。
変調信号出力回路部7は、モデム11、ΔΣ変調回路51,52、設定回路53、遅延回路81,82及び遅延制御回路83から構成されている。
遅延回路81,82はモデム11とΔΣ変調回路51,52の間に挿入され、モデム11により生成されたディジタル変調信号を遅延して、遅延後のディジタル変調信号をΔΣ変調回路51,52に出力する回路である。
遅延制御回路83は遅延回路81,82によるディジタル変調信号の遅延量を制御する回路である。FIG. 8 is a block diagram showing a modulation signal
The modulation signal
Delay
The
次に動作について説明する。
遅延回路81,82によるディジタル変調信号の遅延量が0である場合、上記実施の形態4,5と同様の動作を実現することができる。ΔΣ変調回路51,52の代わりに、ΔΣ変調回路12,13を実装していれば、上記実施の形態1〜3と同様の動作を実現することができる。
さらに、図8の変調信号出力回路部7が、上記実施の形態3における図3の高周波部4と接続される場合、ΔΣ変調回路51から高周波回路21に出力されるタイミングと、ΔΣ変調回路52から高周波回路22に出力されるタイミングとがずれるように、遅延制御回路83が、遅延回路81,82での遅延量を制御すれば、高周波部4のアンテナ41,42から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。Next, the operation will be described.
When the delay amount of the digital modulation signal by the
Further, when the modulation signal
実施の形態8.
上記実施の形態1〜7では、変調信号出力回路部1,5,6,7がΔΣ変調回路12,13(または、ΔΣ変調回路51,52)を実装し、ΔΣ変調回路12,13(または、ΔΣ変調回路51,52)がディジタル変調信号をデルタシグマ変調する際に発生するΔΣノイズを低減して、SNRを高めるために、ΔΣ変調回路12(または、ΔΣ変調回路51)とΔΣ変調回路13(または、ΔΣ変調回路52)の回路構成又は動作条件が異なっているものを示している。
ΔΣ変調回路の代わりに、ディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号であるPWM信号を出力するパルス幅変調回路を実装する場合も、所望の変調信号帯域の近傍にノイズが発生するため、所望信号成分とノイズ成分との電力比であるSNRが劣化してしまうことがある。
この実施の形態8では、ディジタル変調信号のパルス幅変調に伴うノイズを低減して、SNRを高めることができるディジタル送信機について説明する。Embodiment 8 FIG.
In the first to seventh embodiments, the modulation signal
In place of the ΔΣ modulation circuit, a pulse-width modulation circuit that performs pulse-width modulation on a digital modulation signal and outputs a PWM signal that is a digital modulation signal after pulse-width modulation is also mounted near the desired modulation signal band. Since noise is generated, the SNR that is the power ratio between the desired signal component and the noise component may deteriorate.
In the eighth embodiment, a digital transmitter capable of reducing the noise accompanying pulse width modulation of a digital modulation signal and increasing the SNR will be described.
図9はこの発明の実施の形態8によるディジタル送信機を示す構成図であり、図9において、図1と同一符号は同一または相当部分を示すので説明を省略する。
変調信号出力回路部91はモデム11とパルス幅変調回路101,102から構成されており、通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をパルス幅変調するディジタル回路である。
パルス幅変調回路101は信号入力端子がモデム11の信号出力端子と接続されており、モデム11から出力されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号であるPWM信号を出力するディジタル回路である。
パルス幅変調回路102は信号入力端子がモデム11の信号出力端子と接続されており、パルス幅変調回路101と回路構成が異なっているが、パルス幅変調回路101と同様に、モデム11から出力されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号であるPWM信号を出力する。FIG. 9 is a block diagram showing a digital transmitter according to Embodiment 8 of the present invention. In FIG. 9, the same reference numerals as those in FIG.
The modulation signal
The pulse
The pulse
次に動作について説明する。
変調信号出力回路部91のモデム11は、例えば、外部から各種の情報等からなる通信データを受けると、その通信データを変調してディジタル変調信号を生成し、そのディジタル変調信号をパルス幅変調回路101,102に出力する。Next, the operation will be described.
For example, when the
パルス幅変調回路101は、モデム11からディジタル変調信号を受けると、そのディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号であるPWM信号を高周波回路21に出力する。
パルス幅変調回路102は、モデム11からディジタル変調信号を受けると、そのディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号であるPWM信号を高周波回路22に出力する。
パルス幅変調回路101,102によるパルス幅変調では、モデム11から出力されたディジタル変調信号の振幅値が大きい程、パルス幅が広いパルスを生成し、複数のパルスの系列からなるPWM信号を出力することになるが、パルス幅変調回路101,102がパルス幅変調する際に発生するノイズの特性は、パルス幅変調回路101,102の回路構成に依存する。
このことは、ΔΣノイズの特性が、ΔΣ変調回路12,13の回路構成に依存していることと同じである。When the pulse
When the pulse
In the pulse width modulation by the pulse
This is the same as the characteristic of the ΔΣ noise depending on the circuit configuration of the
この実施の形態8では、パルス幅変調回路101とパルス幅変調回路102の回路構成が異なっているものを想定しており、パルス幅変調回路101とパルス幅変調回路102の回路構成が異なっていれば、パルス幅変調の処理シーケンスが異なるため、ノイズの特性が異なる。
これにより、パルス幅変調回路101から発生するノイズの成分と、パルス幅変調回路102から発生するノイズの成分とはインコヒーレントである。
一方、パルス幅変調回路101,102は、モデム11から出力された同一のディジタル変調信号をパルス幅変調するものであるため、パルス幅変調回路101から出力されるディジタル変調信号の所望信号成分と、パルス幅変調回路102から出力されるディジタル変調信号の所望信号成分とはコヒーレントである。
この実施の形態8では、パルス幅変調回路101とパルス幅変調回路102の回路構成が異なっていれば、どのような回路構成であっても構わないため、パルス幅変調回路101,102の具体的な構成の説明は省略する。なお、パルス幅変調回路の回路構成として、各種の公知の構成が知られている。In the eighth embodiment, it is assumed that the pulse
Thereby, the noise component generated from the pulse
On the other hand, since the pulse
In the eighth embodiment, any circuit configuration may be used as long as the pulse
高周波回路21は、パルス幅変調回路101からパルス幅変調後のディジタル変調信号を受けると、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換し、変換後のディジタル変調信号を合成回路23に出力する。
高周波回路22は、パルス幅変調回路102からパルス幅変調後のディジタル変調信号を受けると、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換し、変換後のディジタル変調信号を合成回路23に出力する。
ここでは、高周波回路21から出力される変換後のディジタル変調信号と、高周波回路22から出力される変換後のディジタル変調信号とは、信号電力が同一で、周波数が同一であるものとする。
高周波回路21,22から出力される変換後のディジタル変調信号についても、ノイズ成分がインコヒーレントであるが、ディジタル変調信号の所望信号成分はコヒーレントである。When the
When the
Here, it is assumed that the converted digital modulation signal output from the high-
The converted digital modulation signals output from the high-
合成回路23は、上記実施の形態1と同様に、高周波回路21から出力された変換後のディジタル変調信号と、高周波回路22から出力された変換後のディジタル変調信号とを合成して、2つのディジタル変調信号の合成信号を出力する。
このとき、2つのディジタル変調信号の所望信号成分はコヒーレントであるため、合成回路23の合成によって、2つの所望信号成分が電圧加算となる。一方、2つのディジタル変調信号のノイズ成分はインコヒーレントであるため、合成回路23の合成によって、2つのディジタル変調信号のノイズ成分が電力加算となる。
その結果、合成回路23から出力される合成信号における所望信号成分とノイズ成分との電力比であるSNRは、各々の高周波回路21,22から出力されるディジタル変調信号における所望信号成分とノイズ成分とのSNRと比べて、理論的には3dB改善される。Similar to the first embodiment, the
At this time, since the desired signal components of the two digital modulation signals are coherent, the two desired signal components are voltage-added by the synthesis of the
As a result, the SNR, which is the power ratio between the desired signal component and the noise component in the combined signal output from the combining
以上で明らかなように、この実施の形態8によれば、通信データを変調してディジタル変調信号を生成するモデム11と、モデム11により生成されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号を出力するパルス幅変調回路101,102と、パルス幅変調回路101,102から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換する高周波回路21,22と、高周波回路21による変換後のディジタル変調信号と高周波回路22による変換後のディジタル変調信号とを合成して、2つのディジタル変調信号の合成信号を出力する合成回路23とを備え、パルス幅変調回路101,102の回路構成が異なっているように構成したので、ディジタル変調信号のパルス幅変調に伴うノイズを低減して、SNRを高めることができる効果を奏する。
As is apparent from the above, according to the eighth embodiment, the
この実施の形態8では、変調信号出力回路部91が、回路構成が異なる2つのパルス幅変調回路101,102を実装している例を示したが、変調信号出力回路部91が、回路構成が異なるN個のパルス幅変調回路を実装するとともに、高周波部2が、N個の高周波回路を実装し、合成回路23が、N個の高周波回路から出力された変換後のディジタル変調信号を合成するようにしてもよい。
In the eighth embodiment, the modulation signal
実施の形態9.
上記実施の形態8では、高周波部2が、パルス幅変調回路101,102から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換してから、変換後の2つのディジタル変調信号を合成するものを示したが、パルス幅変調回路101,102から出力されたディジタル変調信号を合成してから、2つのディジタル変調信号の合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をIF周波数からRF周波数に変換するようにしてもよい。Embodiment 9 FIG.
In the eighth embodiment, the high frequency unit 2 converts the signal power of the digital modulation signal output from the pulse
図10はこの発明の実施の形態9によるディジタル送信機を示す構成図であり、図10において、図2及び図9と同一符号は同一または相当部分を示すので説明を省略する。 10 is a block diagram showing a digital transmitter according to Embodiment 9 of the present invention. In FIG. 10, the same reference numerals as those in FIGS.
次に動作について説明する。
変調信号出力回路部91については、上記実施の形態8と同様であるため、ここでは、高周波部3について説明する。
合成回路31は、パルス幅変調回路101から出力されたパルス幅変調後のディジタル変調信号と、パルス幅変調回路102から出力されたパルス幅変調後のディジタル変調信号とを合成して、2つのディジタル変調信号の合成信号を出力する。
このとき、2つのディジタル変調信号の所望信号成分はコヒーレントであるため、合成回路31の合成によって、2つの所望信号成分が電圧加算となる。一方、2つのディジタル変調信号のノイズ成分はインコヒーレントであるため、合成回路31の合成によって、2つのディジタル変調信号のノイズ成分が電力加算となる。
その結果、合成回路31から出力される合成信号における所望信号成分とノイズ成分との電力比であるSNRは、各々のパルス幅変調回路101,102から出力されるディジタル変調信号における所望信号成分とノイズ成分とのSNRと比べて、理論的には3dB改善される。Next, the operation will be described.
Since the modulation signal
The combining
At this time, since the desired signal components of the two digital modulation signals are coherent, the two desired signal components are voltage-added by the synthesis of the
As a result, the SNR that is the power ratio between the desired signal component and the noise component in the combined signal output from the combining
高周波回路32は、合成回路31から合成信号を受けると、その合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をIF周波数からRF周波数に変換する。
When the
以上で明らかなように、この実施の形態9によれば、通信データを変調してディジタル変調信号を生成するモデム11と、モデム11により生成されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号を出力するパルス幅変調回路101,102と、パルス幅変調回路101から出力されたパルス幅変調後のディジタル変調信号と、パルス幅変調回路102から出力されたパルス幅変調後のディジタル変調信号とを合成し、2つのディジタル変調信号の合成信号を出力する合成回路31と、合成回路31から出力された合成信号の信号電力を所望の電力レベルに変換するとともに、その合成信号の周波数をIF周波数からRF周波数に変換する高周波回路32とを備え、パルス幅変調回路101,102の回路構成が異なっているように構成したので、ディジタル変調信号のパルス幅変調に伴うノイズを低減して、SNRを高めることができる効果を奏する。
また、この実施の形態9では、高周波部3が、パルス幅変調回路101,102から出力されたディジタル変調信号を合成してから、2つのディジタル変調信号の合成信号の信号電力の電力レベルや周波数を変換するようにしているので、高周波回路の個数を1個にすることができ、回路構成の簡単化を図ることができる効果を奏する。As is apparent from the above, according to the ninth embodiment, the
In the ninth embodiment, the high frequency unit 3 combines the digital modulation signals output from the pulse
この実施の形態9では、変調信号出力回路部91が、回路構成が異なる2つのパルス幅変調回路101,102を実装している例を示したが、変調信号出力回路部91が、回路構成が異なるN個のパルス幅変調回路を実装するとともに、高周波部2の合成回路31が、N個のパルス幅変調回路から出力されたパルス幅変調後のディジタル変調信号を合成するようにしてもよい。
In the ninth embodiment, the modulation signal
実施の形態10.
上記実施の形態8では、合成回路23が、高周波回路21から出力された変換後のディジタル変調信号と、高周波回路22から出力された変換後のディジタル変調信号とを合成して、2つのディジタル変調信号の合成信号を出力するものを示したが、高周波回路21,22から出力された変換後のディジタル変調信号を空間に放射するアンテナ41,42を備え、アンテナ41,42から放射されたディジタル変調信号が空間で合成されるようにしてもよい。Embodiment 10 FIG.
In the eighth embodiment, the
図11はこの発明の実施の形態10によるディジタル送信機を示す構成図であり、図11において、図3及び図9と同一符号は同一または相当部分を示すので説明を省略する。 11 is a block diagram showing a digital transmitter according to Embodiment 10 of the present invention. In FIG. 11, the same reference numerals as those in FIGS.
次に動作について説明する。
変調信号出力回路部91については、上記実施の形態8と同様であるため、ここでは、高周波部4について説明する。
高周波回路21は、パルス幅変調回路101からパルス幅変調後のディジタル変調信号を受けると、上記実施の形態8と同様に、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換する。
高周波回路22は、パルス幅変調回路102からパルス幅変調後のディジタル変調信号を受けると、上記実施の形態8と同様に、そのディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換する。
ここでは、高周波回路21から出力される変換後のディジタル変調信号と、高周波回路22から出力される変換後のディジタル変調信号とは、信号電力が同一で、周波数が同一であるものとする。
高周波回路21,22から出力される変換後のディジタル変調信号についても、ノイズ成分がインコヒーレントであるが、ディジタル変調信号の所望信号成分はコヒーレントである。Next, the operation will be described.
Since the modulation signal
When the
When the
Here, it is assumed that the converted digital modulation signal output from the high-
The converted digital modulation signals output from the high-
アンテナ41は、高周波回路21から変換後のディジタル変調信号を受けると、そのディジタル変調信号を空間に放射する。
アンテナ42は、高周波回路22から変換後のディジタル変調信号を受けると、そのディジタル変調信号を空間に放射する。
アンテナ41から放射されたディジタル変調信号と、アンテナ42から放射されたディジタル変調信号とは、空間で合成される。When receiving the converted digital modulation signal from the high-
When the
The digital modulation signal radiated from the
このとき、高周波回路21,22から出力された2つのディジタル変調信号の所望信号成分はコヒーレントであるため、空間での合成によって、2つの所望信号成分が電圧加算となる。一方、2つのディジタル変調信号のノイズ成分はインコヒーレントであるため、空間での合成によって、2つのディジタル変調信号のノイズ成分が電力加算となる。
その結果、空間で合成された信号における所望信号成分とノイズ成分との電力比であるSNRは、各々の高周波回路21,22から出力されるディジタル変調信号における所望信号成分とノイズ成分とのSNRと比べて、理論的には3dB改善される。したがって、当該ディジタル送信機との通信対象である受信機は、SNRが高い信号を受信することができる。At this time, since the desired signal components of the two digital modulation signals output from the high-
As a result, the SNR, which is the power ratio between the desired signal component and the noise component in the signal synthesized in space, is the SNR of the desired signal component and the noise component in the digital modulation signal output from each of the
以上で明らかなように、この実施の形態10によれば、通信データを変調してディジタル変調信号を生成するモデム11と、モデム11により生成されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号を出力するパルス幅変調回路101,102と、パルス幅変調回路101,102から出力されたディジタル変調信号の信号電力を所望の電力レベルに変換するとともに、そのディジタル変調信号の周波数をIF周波数からRF周波数に変換する高周波回路21,22と、高周波回路21,22から出力された変換後のディジタル変調信号を空間に放射するアンテナ41,42とを備え、パルス幅変調回路101,102の回路構成が異なっているように構成したので、ディジタル変調信号のパルス幅変調に伴うノイズを低減して、SNRを高めることができる効果を奏する。
また、この実施の形態10では、合成回路23が不要になる。As is apparent from the above, according to the tenth embodiment, the
In the tenth embodiment, the
実施の形態11.
上記実施の形態8〜10では、変調信号出力回路部91が、回路構成が異なるパルス幅変調回路101,102を実装しているものを示したが、この場合、パルス幅変調回路101,102の回路構成をそれぞれ設計する必要があるため、回路開発の負荷が増大する。
そこで、この実施の形態11では、回路構成が同一のパルス幅変調回路を変調信号出力回路部に複数実装し、複数のパルス幅変調回路に対して異なる動作条件を設定するものについて説明する。
In the above eighth to tenth embodiments, the modulation signal
Therefore, in the eleventh embodiment, a description will be given of a case where a plurality of pulse width modulation circuits having the same circuit configuration are mounted in the modulation signal output circuit section and different operating conditions are set for the plurality of pulse width modulation circuits.
図12はこの発明の実施の形態11によるディジタル送信機を示す構成図であり、図12において、図9と同一符号は同一または相当部分を示すので説明を省略する。
図12の例では、ディジタル送信機が高周波部2を実装している例を示しているが、ディジタル送信機が図10の高周波部3や図11の高周波部4を実装しているものであってもよい。
変調信号出力回路部92はモデム11、パルス幅変調回路111,112及び設定回路113から構成されているディジタル回路である。12 is a block diagram showing a digital transmitter according to
In the example of FIG. 12, an example is shown in which the digital transmitter is mounted with the high-frequency unit 2, but the digital transmitter is mounted with the high-frequency unit 3 of FIG. 10 and the high-frequency unit 4 of FIG. May be.
The modulation signal
パルス幅変調回路111は信号入力端子がモデム11の信号出力端子と接続されており、モデム11から出力されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号を出力するディジタル回路である。
パルス幅変調回路112はパルス幅変調回路111と回路構成が同一の回路である。パルス幅変調回路112は信号入力端子がモデム11の信号出力端子と接続されており、モデム11から出力されたディジタル変調信号をパルス幅変調して、パルス幅変調後のディジタル変調信号を出力する。
設定回路113はパルス幅変調回路111,112に対して異なる動作条件を設定する回路である。The pulse
The pulse
The
次に動作について説明する。
変調信号出力回路部92以外は、上記実施の形態8〜10と同様であるため、ここでは、変調信号出力回路部92について説明する。
設定回路113は、パルス幅変調回路111,112に対して異なる動作条件を設定する。Next, the operation will be described.
Since the configuration other than the modulation signal
The
パルス幅変調回路111は、モデム11からディジタル変調信号を受けると、設定回路113によって設定された動作条件にしたがって、そのディジタル変調信号をパルス幅変調し、パルス幅変調後のディジタル変調信号を高周波回路21に出力する。
パルス幅変調回路112は、モデム11からディジタル変調信号を受けると、設定回路113によって設定された動作条件にしたがって、そのディジタル変調信号をパルス幅変調し、パルス幅変調後のディジタル変調信号を高周波回路22に出力する。When the pulse
When the pulse
ここでは、設定回路113が、パルス幅変調回路111,112に対して異なる動作条件を設定しているので、回路構成が異なる図9のパルス幅変調回路101,102と同様に、パルス幅変調回路111から発生するノイズの成分と、パルス幅変調回路112から発生するノイズの成分とはインコヒーレントになる。
一方、パルス幅変調回路111,112は、モデム11から出力された同一のディジタル変調信号をパルス幅変調するものであるため、パルス幅変調回路111から出力されるディジタル変調信号の所望信号成分と、パルス幅変調回路112から出力されるディジタル変調信号の所望信号成分とはコヒーレントになる。
このように、ノイズ成分がインコヒーレントになって、所望信号成分がコヒーレントになるのは、回路構成が同一である図4のΔΣ変調回路51,52に対して異なる動作条件を設定したとき、ΔΣノイズ成分がインコヒーレントになって、所望信号成分がコヒーレントになるのと同様である。Here, since the
On the other hand, since the pulse
As described above, the noise component becomes incoherent and the desired signal component becomes coherent when
以上で明らかなように、この実施の形態11によれば、変調信号出力回路部92が、回路構成が同一のパルス幅変調回路111,112を実装するとともに、パルス幅変調回路111,112に対して異なる動作条件を設定する設定回路113を実装するように構成したので、上記実施の形態8と同様に、ディジタル変調信号のパルス幅変調に伴うノイズを低減して、SNRを高めることができるほか、回路構成が異なるパルス幅変調回路101,102を実装する場合よりも、パルス幅変調回路111,112の回路開発に要する負荷を軽減することができる効果を奏する。
As is apparent from the above, according to the eleventh embodiment, the modulation signal
実施の形態12.
上記実施の形態8〜11では、変調信号出力回路部91(または、変調信号出力回路部92)が1個のモデム11を実装し、モデム11が同一のディジタル変調信号をパルス幅変調回路101,102(または、パルス幅変調回路111,112)に出力するものを示したが、変調信号出力回路部が、互いに同一のディジタル変調信号を生成する複数のモデムを実装し、複数のモデムと複数の変調信号出力回路部が一対一で接続されているようにしてもよい。
In the above eighth to eleventh embodiments, the modulation signal output circuit unit 91 (or the modulation signal output circuit unit 92) implements one
図13はこの発明の実施の形態12によるディジタル送信機の変調信号出力回路部93を示す構成図であり、図13において、図12と同一符号は同一または相当部分を示すので説明を省略する。
変調信号出力回路部93は、モデム11a,11b、パルス幅変調回路111,112及び設定回路113から構成されている。
図13では、2個のモデムが実装されている例を示しているが、N個のモデムとN個のパルス幅変調回路が実装されているものであってもよい。FIG. 13 is a block diagram showing a modulation signal
The modulation signal
Although FIG. 13 shows an example in which two modems are mounted, N modems and N pulse width modulation circuits may be mounted.
モデム11a,11bが同一のディジタル変調信号を生成する場合、上記実施の形態11と同様の動作を実現することができる。パルス幅変調回路111,112の代わりに、パルス幅変調回路101,102を実装していれば、上記実施の形態8〜10と同様の動作を実現することができる。
さらに、図13の変調信号出力回路部93が、上記実施の形態10における図11の高周波部4と接続される場合、パルス幅変調回路111から高周波回路21に出力されるタイミングと、パルス幅変調回路112から高周波回路22に出力されるタイミングとがずれるように、モデム11a,11bからのディジタル変調信号の出力タイミングを制御すれば、高周波部4のアンテナ41,42から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。When the
Further, when the modulation signal
実施の形態13.
上記実施の形態12では、変調信号出力回路部93が2つのモデム11a,11bを実装し、パルス幅変調回路111から高周波回路21に出力されるタイミングと、パルス幅変調回路112から高周波回路22に出力されるタイミングとがずれるように、モデム11a,11bからのディジタル変調信号の出力タイミングを制御するものを示したが、1つのモデム11とパルス幅変調回路101,102(または、パルス幅変調回路111,112)の間に遅延回路をそれぞれ挿入し、複数の遅延回路によるディジタル変調信号の遅延量を制御するようにしてもよく、この場合も、高周波部4のアンテナ41,42から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。
In the twelfth embodiment, the modulation signal
図14はこの発明の実施の形態13によるディジタル送信機の変調信号出力回路部94を示す構成図であり、図14において、図8及び図12と同一符号は同一または相当部分を示すので説明を省略する。
変調信号出力回路部94は、モデム11、パルス幅変調回路111,112、設定回路113、遅延回路81,82及び遅延制御回路83から構成されている。FIG. 14 is a block diagram showing a modulation signal
The modulation signal
次に動作について説明する。
遅延回路81,82によるディジタル変調信号の遅延量が0である場合、上記実施の形態11,12と同様の動作を実現することができる。パルス幅変調回路111,112の代わりに、パルス幅変調回路101,102を実装していれば、上記実施の形態8〜10と同様の動作を実現することができる。
さらに、図14の変調信号出力回路部94が、上記実施の形態10における図11の高周波部4と接続される場合、パルス幅変調回路111から高周波回路21に出力されるタイミングと、パルス幅変調回路112から高周波回路22に出力されるタイミングとがずれるように、遅延制御回路83が、遅延回路81,82での遅延量を制御すれば、高周波部4のアンテナ41,42から放射されるディジタル変調信号の放射方向を任意の方向に制御することが可能になる。Next, the operation will be described.
When the delay amount of the digital modulation signal by the
Furthermore, when the modulation signal
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .
この発明に係るディジタル送信機は、モデムなどのディジタル回路で生成されたディジタル変調信号を直接高周波帯で送信する必要があるものに適している。 The digital transmitter according to the present invention is suitable for a digital transmitter that needs to directly transmit a digital modulation signal generated by a digital circuit such as a modem in a high frequency band.
1,5,6,7 変調信号出力回路部、2,3,4 高周波部、11,11a,11b モデム、12,13 ΔΣ変調回路、21,22 高周波回路、23 合成回路、31 合成回路、32 高周波回路、41,42 アンテナ、51,52 ΔΣ変調回路、53 設定回路、61 初期値回路、62 PN信号生成回路、63 加算器、64 ΔΣ変調器、71 初期値回路、72 PN信号生成回路、73 オフセット生成回路、74 加算器(第1の加算器)、75 ΔΣ変調器(第1のΔΣ変調器)、76 加算器(第2の加算器)、77 ΔΣ変調器(第2のΔΣ変調器)、78 加算器(第3の加算器)、81,82 遅延回路、83 遅延制御回路、91,92,93,94 変調信号出力回路部、101,102 パルス幅変調回路、111,112 パルス幅変調回路,113 設定回路。 1, 5, 6, 7 Modulation signal output circuit unit, 2, 3, 4 high frequency unit, 11, 11a, 11b modem, 12, 13 ΔΣ modulation circuit, 21, 22 high frequency circuit, 23 synthesis circuit, 31 synthesis circuit, 32 High frequency circuit, 41, 42 antenna, 51, 52 ΔΣ modulation circuit, 53 setting circuit, 61 initial value circuit, 62 PN signal generation circuit, 63 adder, 64 ΔΣ modulator, 71 initial value circuit, 72 PN signal generation circuit, 73 Offset generation circuit, 74 Adder (first adder), 75 ΔΣ modulator (first ΔΣ modulator), 76 Adder (second adder), 77 ΔΣ modulator (second ΔΣ modulation) 78) adder (third adder), 81, 82 delay circuit, 83 delay control circuit, 91, 92, 93, 94 modulation signal output circuit unit, 101, 102 pulse width modulation circuit, 111, 112 Pulse width modulation circuit, 113 setting circuit.
Claims (2)
前記モデムにより生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する複数のΔΣ変調回路と、
前記複数のΔΣ変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換してから変換後の複数のディジタル変調信号を合成、あるいは、前記複数のΔΣ変調回路から出力されたディジタル変調信号を合成してから、前記複数のディジタル変調信号の合成信号における信号レベル又は周波数のうち、少なくとも一方を変換する高周波部とを備え、
前記複数のΔΣ変調回路として、回路構成が同一のΔΣ変調回路が実装されており、
前記複数のΔΣ変調回路に対して異なる動作条件を設定する設定回路を備え、
前記複数のΔΣ変調回路は、
前記設定回路により設定された動作条件に対応するディジタル変調信号の初期値を出力する初期値回路と、
前記設定回路により設定された動作条件に対応する疑似雑音信号を生成するPN信号生成回路と、
動作タイミングを示すクロック群のうち、1番目のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記初期値回路から出力された初期値と、前記PN信号生成回路により生成された疑似雑音信号とを加算して、前記初期値及び前記疑似雑音信号を加算したディジタル変調信号を出力し、2番目以降のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記PN信号生成回路により生成された疑似雑音信号を加算して、前記疑似雑音信号を加算したディジタル変調信号を出力する加算器と、
前記加算器から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力するΔΣ変調器とから構成されていることを特徴とするディジタル送信機。 A modem that modulates communication data to generate a digitally modulated signal;
A plurality of ΔΣ modulation circuits for delta-sigma modulating the digital modulation signal generated by the modem and outputting the digital modulation signal after delta-sigma modulation;
Convert at least one of the signal levels or frequencies in the digital modulation signals output from the plurality of ΔΣ modulation circuits and then combine the converted digital modulation signals, or output from the plurality of ΔΣ modulation circuits. A high-frequency unit that converts at least one of the signal level or the frequency in the combined signal of the plurality of digital modulation signals after combining the digital modulation signal ,
The ΔΣ modulation circuit having the same circuit configuration is mounted as the plurality of ΔΣ modulation circuits,
A setting circuit for setting different operating conditions for the plurality of ΔΣ modulation circuits;
The plurality of ΔΣ modulation circuits are
An initial value circuit for outputting an initial value of a digital modulation signal corresponding to the operating condition set by the setting circuit;
A PN signal generation circuit that generates a pseudo noise signal corresponding to the operating condition set by the setting circuit;
When the first clock of the clock group indicating the operation timing is input, the initial value output from the initial value circuit and the PN signal generation circuit with respect to the digital modulation signal generated by the modem The generated pseudo noise signal is added to output a digital modulation signal obtained by adding the initial value and the pseudo noise signal, and when the second and subsequent clocks are input, the digital modulation signal generated by the modem In contrast, an adder that adds a pseudo noise signal generated by the PN signal generation circuit and outputs a digital modulation signal obtained by adding the pseudo noise signal;
A digital transmitter comprising: a delta-sigma modulator that delta-sigma-modulates the digital modulation signal output from the adder and outputs a digital modulation signal after delta-sigma modulation .
前記モデムにより生成されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する複数のΔΣ変調回路と、
前記複数のΔΣ変調回路から出力されたディジタル変調信号における信号レベル又は周波数のうち、少なくとも一方を変換してから変換後の複数のディジタル変調信号を合成、あるいは、前記複数のΔΣ変調回路から出力されたディジタル変調信号を合成してから、前記複数のディジタル変調信号の合成信号における信号レベル又は周波数のうち、少なくとも一方を変換する高周波部とを備え、
前記複数のΔΣ変調回路として、回路構成が同一のΔΣ変調回路が実装されており、
前記複数のΔΣ変調回路に対して異なる動作条件を設定する設定回路を備え、
前記複数のΔΣ変調回路は、
前記設定回路により設定された動作条件に対応するディジタル変調信号の第一の初期値と第二の初期値を出力する初期値回路と、
前記設定回路により設定された動作条件に対応する第一の疑似雑音信号と第二の疑似雑音信号を生成するPN信号生成回路と、
前記設定回路により設定された動作条件に対応するオフセット信号を生成するオフセット生成回路と、
動作タイミングを示すクロック群のうち、1番目のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記初期値回路から出力された第一の初期値と、前記PN信号生成回路により生成された第一の疑似雑音信号とを加算して、前記第一の初期値及び前記第一の疑似雑音信号を加算したディジタル変調信号を出力し、2番目以降のクロックが入力されると、前記モデムにより生成されたディジタル変調信号に対して、前記PN信号生成回路により生成された第一の疑似雑音信号を加算して、前記第一の疑似雑音信号を加算したディジタル変調信号を出力する第1の加算器と、
前記第1の加算器から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する第1のΔΣ変調器と、
前記1番目のクロックが入力されると、前記第1のΔΣ変調器から出力されたディジタル変調信号に対して、前記初期値回路から出力された第二の初期値と、前記PN信号生成回路により生成された第二の疑似雑音信号と、前記オフセット生成回路により生成されたオフセット信号とを加算して、前記第二の初期値、前記第二の疑似雑音信号及び前記オフセット信号を加算したディジタル変調信号を出力し、前記2番目以降のクロックが入力されると、前記第1のΔΣ変調器から出力されたディジタル変調信号に対して、前記PN信号生成回路により生成された第二の疑似雑音信号と、前記オフセット生成回路により生成されたオフセット信号とを加算して、前記第二の疑似雑音信号及び前記オフセット信号を加算したディジタル変調信号を出力する第2の加算器と、
前記第2の加算器から出力されたディジタル変調信号をデルタシグマ変調して、デルタシグマ変調後のディジタル変調信号を出力する第2のΔΣ変調器と、
前記第1のΔΣ変調器から出力されたディジタル変調信号と前記第2のΔΣ変調器から出力されたディジタル変調信号とを加算して、前記加算したディジタル変調信号を出力する第3の加算器とから構成されていることを特徴とするディジタル送信機。 A modem that modulates communication data to generate a digitally modulated signal;
A plurality of ΔΣ modulation circuits for delta-sigma modulating the digital modulation signal generated by the modem and outputting the digital modulation signal after delta-sigma modulation;
Convert at least one of the signal levels or frequencies in the digital modulation signals output from the plurality of ΔΣ modulation circuits and then combine the converted digital modulation signals, or output from the plurality of ΔΣ modulation circuits. A high-frequency unit that converts at least one of the signal level or the frequency in the combined signal of the plurality of digital modulation signals after combining the digital modulation signal ,
The ΔΣ modulation circuit having the same circuit configuration is mounted as the plurality of ΔΣ modulation circuits,
A setting circuit for setting different operating conditions for the plurality of ΔΣ modulation circuits;
The plurality of ΔΣ modulation circuits are
An initial value circuit for outputting a first initial value and a second initial value of the digital modulation signal corresponding to the operating condition set by the setting circuit;
A PN signal generation circuit for generating a first pseudo noise signal and a second pseudo noise signal corresponding to the operating conditions set by the setting circuit;
An offset generation circuit that generates an offset signal corresponding to the operating condition set by the setting circuit;
When the first clock of the clock group indicating the operation timing is input, the first initial value output from the initial value circuit with respect to the digital modulation signal generated by the modem, and the PN signal The first pseudo noise signal generated by the generation circuit is added to output a digital modulation signal obtained by adding the first initial value and the first pseudo noise signal, and the second and subsequent clocks are input. Then, the first pseudo noise signal generated by the PN signal generation circuit is added to the digital modulation signal generated by the modem, and the digital modulation signal obtained by adding the first pseudo noise signal is obtained. A first adder to output;
A first ΔΣ modulator that delta-sigma-modulates the digital modulation signal output from the first adder and outputs a digital modulation signal after delta-sigma modulation;
When the first clock is input, a second initial value output from the initial value circuit and a PN signal generation circuit are applied to the digital modulation signal output from the first ΔΣ modulator. Digital modulation obtained by adding the generated second pseudo noise signal and the offset signal generated by the offset generation circuit and adding the second initial value, the second pseudo noise signal, and the offset signal When the second and subsequent clocks are input, a second pseudo noise signal generated by the PN signal generation circuit is generated with respect to the digital modulation signal output from the first ΔΣ modulator. And the offset signal generated by the offset generation circuit are added to output a digital modulation signal obtained by adding the second pseudo noise signal and the offset signal. A second adder for,
A second ΔΣ modulator that delta-sigma-modulates the digital modulation signal output from the second adder and outputs a digital modulation signal after delta-sigma modulation;
A third adder that adds the digital modulation signal output from the first ΔΣ modulator and the digital modulation signal output from the second ΔΣ modulator, and outputs the added digital modulation signal; digital transmitter characterized in that it consists.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/082259 WO2017085789A1 (en) | 2015-11-17 | 2015-11-17 | Digital transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017085789A1 JPWO2017085789A1 (en) | 2017-12-21 |
JP6351871B2 true JP6351871B2 (en) | 2018-07-04 |
Family
ID=58718548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017551425A Expired - Fee Related JP6351871B2 (en) | 2015-11-17 | 2015-11-17 | Digital transmitter |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6351871B2 (en) |
WO (1) | WO2017085789A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111510119B (en) * | 2020-04-30 | 2023-10-27 | 矽力杰半导体技术(杭州)有限公司 | Frequency modulation circuit and transmitter using same |
RU2758587C1 (en) * | 2021-05-11 | 2021-11-01 | Акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" (АО НПЦ "ЭЛВИС") | High-speed data transmission device using digital modulation and pseudorandom adjustment of the operating frequency (options) |
WO2023199394A1 (en) * | 2022-04-12 | 2023-10-19 | 三菱電機株式会社 | Digital sender |
JPWO2023223523A1 (en) * | 2022-05-20 | 2023-11-23 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204294A (en) * | 2002-01-08 | 2003-07-18 | Nec Saitama Ltd | Transmission diversity delay correction system |
EP2506426A1 (en) * | 2011-03-31 | 2012-10-03 | Alcatel Lucent | A method for amplification of a signal, and an amplifying device therefor |
-
2015
- 2015-11-17 JP JP2017551425A patent/JP6351871B2/en not_active Expired - Fee Related
- 2015-11-17 WO PCT/JP2015/082259 patent/WO2017085789A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2017085789A1 (en) | 2017-12-21 |
WO2017085789A1 (en) | 2017-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6351871B2 (en) | Digital transmitter | |
EP1235403B1 (en) | Combined frequency and amplitude modulation | |
US7075384B2 (en) | Delta-sigma modulated fractional-N PLL frequency synthesizer and wireless communication apparatus | |
US20030210746A1 (en) | Radio transmission frequency digital signal generation | |
KR101944205B1 (en) | System and method for generating a multi-band signal | |
KR101922108B1 (en) | Digital Wireless Transmitter having Parallel Structure and Wireless Communication System including the Same | |
JP7034316B2 (en) | Mixed mode millimeter wave transmitter | |
JP7034344B2 (en) | High speed digital bit generator | |
US10523478B1 (en) | System and method for generating high speed digitized-RF signals | |
KR20190126877A (en) | Radio Frequency (RF) Transmitters and Noise Mitigation Devices | |
CN101273529B (en) | System and method for adjusting dither in a delta sigma modulator | |
JP5892162B2 (en) | Digital modulator | |
US7460843B2 (en) | Amplifier apparatus, polar modulation transmission apparatus and wireless communication apparatus | |
WO2011024342A1 (en) | Transmitter apparatus | |
US20220416826A1 (en) | Multi-band transmitter | |
US20090253398A1 (en) | Modulation and upconversion techniques | |
JP6229738B2 (en) | Transmitting apparatus and control method thereof | |
JP7515766B2 (en) | Digital Transmitter | |
JP5584180B2 (en) | Sampling clock frequency setting method for direct RF modulation transmitter | |
WO2018061899A1 (en) | Transmitter and method of controlling transmitter | |
WO2023223523A1 (en) | Delta-sigma modulation circuit, digital transmission circuit, and digital transmitter | |
JP2006093819A (en) | High frequency circuit | |
Frappé | Digital radio frequency signal generation towards ultimate transmitters | |
JP2015050702A (en) | Radio communication ic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6351871 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |