JP6350162B2 - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
JP6350162B2
JP6350162B2 JP2014189928A JP2014189928A JP6350162B2 JP 6350162 B2 JP6350162 B2 JP 6350162B2 JP 2014189928 A JP2014189928 A JP 2014189928A JP 2014189928 A JP2014189928 A JP 2014189928A JP 6350162 B2 JP6350162 B2 JP 6350162B2
Authority
JP
Japan
Prior art keywords
unit
data unit
predetermined
storage unit
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014189928A
Other languages
English (en)
Other versions
JP2016062315A (ja
Inventor
拓郎 隈部
拓郎 隈部
明人 小林
明人 小林
基裕 酒井
基裕 酒井
振一郎 松村
振一郎 松村
敬宏 大山
敬宏 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014189928A priority Critical patent/JP6350162B2/ja
Priority to US14/822,171 priority patent/US9904474B2/en
Publication of JP2016062315A publication Critical patent/JP2016062315A/ja
Application granted granted Critical
Publication of JP6350162B2 publication Critical patent/JP6350162B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays

Description

本発明は、制御装置に関する。
ストレージシステムでは、ＡＳＴ（Automated Storage Tiering）技術が導入されている。ＡＳＴは、所定のポリシに従って、ストレージ階層間でデータを自動的に移動させ再配置する技術である。例えば、レスポンスは高速であるが容量当たりの単価が高価なＳＳＤ（Solid State Drive）と、レスポンスは低速であるが容量当たりの単価が低価なＨＤＤ（Hard Disk Drive）とで、ストレージ階層が構築される。そして、アクセス頻度が高いデータ単位は、ＳＳＤに移動させて再配置される一方、アクセス頻度が低いデータ単位は、ＨＤＤに移動させて再配置される。これにより、ストレージシステムにおいて、大容量を維持しつつ高性能化（レスポンスの高速化）を実現することができる。
ここで、図９を参照しながら、ＡＳＴ技術を適用されたストレージシステムの概略的な構成および動作について説明する。図９に示すストレージシステムは、２つのホストコンピュータ（以下、単にホストという）＃０，＃１と、複数の記憶部（ＳＳＤ，ＨＤＤ等）を含む親プール（ＦＴＲＰ；Flexible TieR Pool）と、制御装置とを有する。
当該制御装置は、ホスト＃０，＃１と親プールＦＴＲＰとの間に備えられ、それぞれホスト＃０，＃１からの入出力要求に応じて親プールＦＴＲＰに対する入出力制御を行なう２つの制御部（ＣＭ；Controller Module）＃０，＃１を有している。ＣＭ＃０，＃１には、親プールＦＴＲＰにおけるデータ単位を一時的に保持するキャッシュメモリが備えられている。ＣＭ＃０とＣＭ＃１との間はＣＭ間通信可能に接続されている。
親プールＦＴＲＰでは、上記複数の記憶部を用いて、ＲＡＩＤの異なる複数の子プールＦＴＳＰ、あるいは、ＲＡＩＤを構成するディスクの種類の異なる複数の子プールＦＴＳＰが作成され、ストレージ階層が形成されている。なお、ＲＡＩＤはRedundant Arrays of Inexpensive Disksの略記であり、ＦＴＳＰはFlexible Tier Sub Poolの略記である。
特に、図９に示す親プールＦＴＲＰでは、３つの子プールＦＴＳＰ＃０，ＦＴＳＰ＃１およびＦＴＳＰ＃２が作成され、子プールＦＴＳＰ＃０はＣＭ＃０の制御下にあり、子プールＦＴＳＰ＃１およびＦＴＳＰ＃２はＣＭ＃１の制御下にある。また、子プールＦＴＳＰ＃０が最も高い性能（最も速いレスポンス）を有し、子プールＦＴＳＰ＃１が２番目に高い性能（２番目に速いレスポンス）を有し、子プールＦＴＳＰ＃２が最も低い性能（最も遅いレスポンス）を有している。例えば、子プールＦＴＳＰ＃０はＳＳＤであり、子プールＦＴＳＰ＃１はＲＡＩＤ１またはオンラインＨＤＤであり、子プールＦＴＳＰ＃２はＲＡＩＤ５またはニアラインＨＤＤである。
このようなストレージシステムにおいて、ＡＳＴのボリューム（論理ボリューム）は、親プールＦＴＲＰに関連付けられる。ＡＳＴのボリュームには、親プールＦＴＲＰに書き込まれた段階で子プールＦＴＳＰ＃０〜＃２から細かく分割された単位（ＴＰＰＥ；Thin Provisioning Pool Element）が割り当てられる。当該単位はチャンクと呼ばれ、複数の当該単位を一つのグループにまとめたものは、ＦＴＲＰＥ，チャンク群，チャンクグループ，データブロック，移動単位もしくはデータ単位と呼ばれる。
そして、データ単位ごとに、性能情報が収集される。性能情報は、例えば、当該データ単位に対するアクセス頻度（所定単位時間当たりのアクセス回数）である。収集されたアクセス頻度に基づき、各データ単位について、上位階層の子プールに移動するか、下位階層の子プールに移動するか、移動を行なわないかの判定が行なわれ、その判定結果に従って各データ単位の移動・再配置が行なわれる。例えば図９に示すように、子プールＦＴＳＰ＃１に配置されているデータ単位Ｄ０についてのアクセス頻度が所定閾値よりも高くなると、矢印Ａ０で示すように、当該データ単位Ｄ０は、子プールＦＴＳＰ＃１から上位階層の子プールＦＴＳＰ＃０へ移動され再配置される。
なお、下記特許文献１では、互いに接続された複数のキャッシュモジュールと、各キャッシュモジュールに接続されるストレージモジュールとを含むストレージシステムのキャッシュ動作を制御するキャッシュ制御装置が開示されている。当該キャッシュ制御装置では、あるキャッシュモジュールが管理するページのうち、アクセス要求を受ける可能性の高いページは当該キャッシュモジュールのメモリに保持される。一方、アクセス要求を受ける可能性の低いページは、他のキャッシュモジュールに割り当てられる。
また、下記特許文献２では、仮想論理ボリュームの使用率が閾値を超えること且つ仮想論理ボリュームの記憶領域に対応する物理的な記憶領域が他の制御部で管理されている場合に、当該仮想論理ボリュームを実論理ボリュームにマイグレーションする技術が開示されている。
特開２０００−１８１７６３号公報 特開２０１１−１３８００号公報
上述したように、データ単位ごとに性能情報としてアクセス頻度を収集し、単にアクセス頻度の高いデータ単位を上位階層に移動し再配置すると、下記項目(1),(2)のような場合、性能が低下する可能性がある。
(1) データ単位の移動前には当該データ単位に対しストレートアクセスが行なわれ、当該データ単位の移動後には当該データ単位に対しクロスアクセスが行なわれる場合。例えば図９に示すように、移動前のデータ単位Ｄ０がＣＭ＃１配下の子プールＦＴＳＰ＃１に配置された状態で、ホスト＃１からデータ単位Ｄ０に対する入出力要求を受けると、データ単位Ｄ０に対するストレートアクセスが行なわれる（図９の矢印(i)参照）。このような状態が、データ単位Ｄ０をＣＭ＃０配下における上位階層の子プールＦＴＳＰ＃０へ移動し再配置した状態に変更されたとする（図９の矢印Ａ０参照）。移動後の状態で、ホスト＃１からデータ単位Ｄ０に対する入出力要求を受けると、ＣＭ＃１とＣＭ＃０との間での通信を含むクロスアクセスが、子プールＦＴＳＰ＃０上のデータ単位Ｄ０に対して行なわれる（図９の矢印(ii)参照）。クロスアクセスはストレートアクセスと異なりＣＭ間通信を含むため、クロスアクセスが生じるとレスポンスが遅くなり性能の低下を招くことになる。
(2) 移動しようとしているデータ単位のキャッシュヒット率が高くディスクへのアクセスがほとんど発生していない場合。例えば図９に示すように、移動対象のデータ単位Ｄ０がＣＭ＃１のキャッシュメモリに保持された状態で、ホスト＃１からデータ単位Ｄ０に対する入出力要求を受けると、移動対象のデータ単位Ｄ０のキャッシュヒット率が高くなる（矢印(iii)参照）。したがって、子プールＦＴＳＰ＃１へのアクセスがほとんど発生しなくなる。このような状態が、データ単位Ｄ０をＣＭ＃０配下における上位階層の子プールＦＴＳＰ＃０へ移動し再配置した状態に変更されると（図９の矢印Ａ０参照）、データ単位Ｄ０はＣＭ＃１のキャッシュメモリでヒットしなくなり、性能の低下を招くことになる。
一つの側面で、本発明は、性能の低下を招くことなく、階層間でデータの再配置を行なえるようにすることを目的とする。
本件の制御装置は、複数階層の記憶部における所定アクセス単位のデータ（以下、データ単位という）の配置状態を制御するもので、採取部，移動判定部および移動制御部を有する。前記採取部は、前記データ単位について複数種類の性能情報を採取する。移動判定部は、前記採取部によって採取された前記複数種類の性能情報に基づき、前記データ単位を、保存中の記憶部から、前記複数階層の記憶部のうち前記保存中の記憶部よりも上位階層の記憶部に移動するか否かを判定する。前記移動制御部は、前記移動判定部による判定結果に従って、前記データ単位を前記複数階層の記憶部間で移動する。ここで、前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位へのアクセス総数に対する、前記データ単位に直接的に実行されるアクセスの回数の割合であるストレートアクセス率とを採取する。そして、前記移動判定部は、前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記ストレートアクセス率が所定のストレートアクセス率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても前記ストレートアクセス率が前記所定のストレートアクセス率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する。
また、本件の制御装置は、複数階層の記憶部における所定アクセス単位のデータの配置状態を制御するもので、採取部，移動判定部および移動制御部を有する。前記採取部は、前記データ単位について複数種類の性能情報を採取する。移動判定部は、前記採取部によって採取された前記複数種類の性能情報に基づき、前記データ単位を、保存中の記憶部から、前記複数階層の記憶部のうち前記保存中の記憶部よりも上位階層の記憶部に移動するか否かを判定する。前記移動制御部は、前記移動判定部による判定結果に従って、前記データ単位を前記複数階層の記憶部間で移動する。ここで、前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位のキャッシュヒット率とを採取する。そして、前記移動判定部は、前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記キャッシュヒット率が所定のキャッシュヒット率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても前記キャッシュヒット率が前記所定のキャッシュヒット率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する。
さらに、本件の制御装置は、複数階層の記憶部における所定アクセス単位のデータの配置状態を制御するもので、採取部，移動判定部および移動制御部を有する。前記採取部は、前記データ単位について複数種類の性能情報を採取する。移動判定部は、前記採取部によって採取された前記複数種類の性能情報に基づき、前記データ単位を、保存中の記憶部から、前記複数階層の記憶部のうち前記保存中の記憶部よりも上位階層の記憶部に移動するか否かを判定する。前記移動制御部は、前記移動判定部による判定結果に従って、前記データ単位を前記複数階層の記憶部間で移動する。ここで、前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位へのアクセス総数に対する、前記データ単位に直接的に実行されるアクセスの回数の割合であるストレートアクセス率と、前記データ単位のキャッシュヒット率とを採取する。そして、前記移動判定部は、前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記ストレートアクセス率が所定のストレートアクセス率閾値未満で且つ前記キャッシュヒット率が所定のキャッシュヒット率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても、前記ストレートアクセス率が前記所定のストレートアクセス率閾値以上の場合または前記キャッシュヒット率が前記所定のキャッシュヒット率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する。
性能の低下を招くことなく、階層間でデータの再配置を行なうことができる。
本発明の一実施形態としての制御装置を含むストレージシステムのハードウエア構成を示すブロック図である。 図１に示す制御装置の機能構成を示すブロック図である。 図２に示すＣＭにおける採取部の動作を説明するフローチャートである。 第１テーブルの例を示す図である。 第２テーブルの例を示す図である。 図２に示すＣＭにおける移動判定部，移動制御部，切換判定部および切換制御部の動作を説明するフローチャートである。 図６の第１処理（ステップＳ２３の処理）を説明するフローチャートである。 図６の第２処理（ステップＳ２５の処理）を説明するフローチャートである。 ＡＳＴ技術を適用されたストレージシステムの概略的な構成，動作および課題を説明する図である。
以下に、図面を参照し、本願の開示する制御装置の実施形態について、詳細に説明する。ただし、以下に示す実施形態は、あくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能を含むことができる。そして、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
〔１〕本実施形態の概要
図９を参照しながら上述したように、上記項目(1),(2)の場合については、単にアクセス頻度の高いデータ単位を上位階層に移動し再配置しただけでは、性能が低下する可能性がある。
そこで、本実施形態の制御装置は、複数階層の記憶部における所定アクセス単位のデータの配置状態をデータ単位ごとに制御するものであって、データ単位ごとに複数種類の性能情報を採取する（採取部）。そして、当該制御装置は、採取された複数種類の性能情報に基づき各データ単位を、保存中の記憶部から上位階層の記憶部に移動するか否かを判定し（移動判定部）、当該判定結果に従って、各データ単位を複数階層の記憶部間で移動する（移動制御部）。
このとき、データ単位ごとに採取される複数種類の性能情報には、例えば、後述のごとく上位階層への移動判定および下位階層への移動判定の両方で用いられるアクセス頻度が含まれる。また、複数種類の性能情報には、例えば、後述のごとく上位階層への移動判定で用いられる、ストレートアクセス率およびキャッシュヒット率の少なくとも一方が含まれる。なお、本実施形態では、ストレートアクセス率およびキャッシュヒット率の両方が、前記複数種類の性能情報として採取される場合について説明する。
ここで、最低限必要な性能情報であるアクセス頻度は、後述するように、データ単位ごとに採取され、第１テーブル（図４の符号Ｔ１参照）に登録される。また、詳細な性能情報であるストレートアクセス率およびキャッシュヒット率は、後述するように、アクセス頻度が比較的高く上位階層への移動の可能性の高いデータ単位について採取され、第２テーブル（図５の符号Ｔ２参照）に登録される。
このとき、アクセス頻度が比較的高いデータ単位が存在する場合、本実施形態の制御装置は、当該データ単位を直ちに上位階層への移動対象と判定せず、第２テーブルＴ２を格納するメモリ領域（図２の第２テーブル情報格納領域１２２ｂ参照）を確保し上記詳細な性能情報を採取してから上位階層への移動判定を行なう。そして、当該データ単位のアクセス頻度が低くなった場合、本実施形態の制御装置は、第２テーブルＴ２のために確保されたメモリ領域を解放する。これにより、本実施形態の制御装置は、第２テーブルＴ２のために要するメモリ容量の増加を必要最小限に抑えつつ、詳細な性能情報であるストレートアクセス率およびキャッシュヒット率を採取することができる。
そして、データ単位について採取されたアクセス頻度が高い場合であっても、当該データ単位について採取されたストレートアクセス率が高い場合、上記項目(1)の場合に該当すると考えられる。そこで、このような場合、本実施形態の制御装置は、当該データ単位を上位階層に移動しても性能の低下を招く可能性があると判断し、当該データ単位を上位階層への移動対象としない。
同様に、データ単位について採取されたアクセス頻度が高い場合であっても、当該データ単位について採取されたキャッシュヒット率が高い場合、上記項目(2)の場合に該当すると考えられる。そこで、このような場合、本実施形態の制御装置は、当該データ単位を上位階層に移動しても性能の低下を招く可能性があると判断し、当該データ単位を上位階層への移動対象としない。
〔２〕本実施形態の構成
まず、図１に示すブロック図を参照しながら、本発明の一実施形態としての制御装置１０を含むストレージシステム１のハードウエア構成について説明する。
図１に示すストレージシステム１は、ＡＳＴ技術を適用され、２つのホスト２（ホスト＃０，＃１）と、複数のＳＳＤ，ＨＤＤ等を含む親プール（ＦＴＲＰ；ディスクエンクロージャ）３と、２つのＣＭ１２（ＣＭ＃０，＃１）を含む制御装置１０とを有する。
親プール（ＦＴＲＰ）３では、複数のＳＳＤ，ＨＤＤ等を用いて、ＲＡＩＤの異なる複数の子プール（ＦＴＳＰ）３０〜３２、あるいは、ＲＡＩＤを構成するディスクの種類の異なる複数の子プール（ＦＴＳＰ）３０〜３２が作成され、ストレージ階層が形成されている。
特に、図１に示す親プール３では、３つの子プール（複数種類の記憶部）３０，３１，３２（ＦＴＳＰ＃０，＃１，＃２）が作成され、例えば、子プール３０はＣＭ＃０の制御下にあり、子プール３１および３２はＣＭ＃１の制御下にある。また、子プール３０が最も高い性能（最も速いレスポンス）を有し、子プール３１が２番目に高い性能（２番目に速いレスポンス）を有し、子プール３２が最も低い性能（最も遅いレスポンス）を有している。例えば、子プール３０はＳＳＤであり、子プール３１はＲＡＩＤ１またはオンラインＨＤＤであり、子プール３２はＲＡＩＤ５またはニアラインＨＤＤである。
図９に示した例と同様、本実施形態のストレージシステム１においても、ＡＳＴのボリューム（論理ボリューム）は、親プール３に関連付けられる。ＡＳＴのボリュームには、親プール３に書き込まれた段階で子プール３０〜３２から分割された単位（ＴＰＰＥ）が割り当てられる。当該単位はチャンクと呼ばれる。また、複数の当該単位を一つのグループにまとめたものが、所定アクセス単位のデータであり、ＦＴＲＰＥ，チャンク群，データブロック，移動単位もしくはデータ単位と呼ばれる。以下、本実施形態では、当該所定アクセス単位のデータをデータ単位と呼ぶ。
本実施形態の制御装置１０は、ホスト＃０，＃１と親プール３との間に備えられる。そして、制御装置１０は、ＣＡ（Channel Adapter）１１と、２つの制御部１２（ＣＭ＃０，＃１）とを有する。
ＣＡ１１は、ホスト＃０，＃１のそれぞれに対応して備えられ、ホスト２に接続され各ホスト２との通信を制御するインタフェースである。
ＣＭ（コンピュータ）１２は、それぞれホスト＃０，＃１からの入出力要求（Ｉ／Ｏコマンド）に応じて親プール３に対する入出力制御を行なうもので、ＣＰＵ（Central Processing Unit）１２１，メモリ１２２，ＤＡ（Device Adaper）１２３およびＦＲＴ（Front-end RouTer）１２４を有する。
メモリ１２２は、ＲＡＭ（Random Access Memory），ＨＤＤ，ＳＳＤ等である。メモリ１２２は、親プール３（子プール３０〜３２）に対するアクセスを行なう際に親プール３におけるデータ単位を一時的に保持するキャッシュメモリとして機能する。また、メモリ１２２は、ＣＰＵ１２１が演算処理を行なう際のメインメモリとして機能する。メモリ１２２には、第１テーブルＴ１（図４参照）用の情報を保存する第１テーブル情報格納領域１２２ａ（図２参照）が確保されるとともに、第２テーブルＴ２（図５参照）用の情報を保存する第２テーブル情報格納領域１２２ｂ（図２参照）が必要に応じて確保される。さらに、メモリ１２２には、上記キャッシュメモリとして機能するキャッシュ領域１２２ｃが確保される。
さらに、メモリ１２２には、後述する第１閾値〜第５閾値も予め設定され保存されてもよい。メモリ１２２には、ＣＰＵ１２１を、図２を参照しながら後述する各部１２１ａ〜１２１ｅとして機能させるべくＣＰＵ１２１によって実行される制御プログラムが保存されてもよい。第１閾値〜第５閾値は、上記制御プログラムに組み込まれる形で設定されてもよい。
なお、上記制御プログラムは、フレキシブルディスク，ＣＤ（ＣＤ−ＲＯＭ，ＣＤ−Ｒ，ＣＤ−ＲＷなど），ＤＶＤ（ＤＶＤ−ＲＯＭ，ＤＶＤ−ＲＡＭ，ＤＶＤ−Ｒ，ＤＶＤ−ＲＷ，ＤＶＤ＋Ｒ，ＤＶＤ＋ＲＷなど），ブルーレイディスク等のコンピュータ読取可能な記録媒体に記録された形態で提供される。この場合、ＣＰＵ１２１は、上記制御プログラムを、当該記録媒体から読み取って内部記憶装置（例えばメモリ１２２）または外部記憶装置に転送し格納して用いる。
ＤＡ１２３は、親プール３と接続され親プール３（各子プール３０〜３２）に対するアクセスを制御するインタフェースである。
ＦＲＴ１２４は、通信経路を介して他のＣＭ１２のＦＲＴ１２４に接続され、ＣＭ１２間で行なう通信を制御するインタフェースである。ＦＲＴ１２４によって、ＣＭ＃０とＣＭ＃１との間はＣＭ間通信可能に接続されている。
次に、図２に示すブロック図を参照しながら、図１に示す制御装置１０（ＣＭ１２）の機能構成について説明する。図２に示す機能構成は、２つのＣＭ１２のうちの少なくとも一方に備えられる。図２に示すように、ＣＭ１２を成すＣＰＵ１２１は、上記制御プログラムを実行することで、採取部１２１ａ，移動判定部１２１ｂ，移動制御部１２１ｃ，切換判定部１２１ｄおよび切換制御部１２１ｅとしての機能を果たす。また、その際、メモリ１２２上には、ＣＰＵ１２１によって、第１テーブル情報格納領域１２２ａにおける情報に基づき第１テーブルＴ１が展開されるとともに、第２テーブル情報格納領域１２２ｂにおける情報に基づき第２テーブルＴ２が展開される。そして、メモリ１２２上に展開された第１テーブルＴ１および第２テーブルＴ２が参照されるとともに、メモリ１２２上の第１閾値〜第５閾値が参照される。
まず、メモリ１２２上の第１テーブルＴ１，第２テーブルＴ２および第１閾値〜第５閾値について説明する。
第１テーブルＴ１は、後述する採取部１２１ａによってデータ単位ごとに採取された、アクセス頻度などの最低限必要な性能情報を保存する性能情報管理テーブル（図４参照）である。ここで、アクセス頻度は、各データ単位に対する所定単位時間当たりのアクセス回数である。第１テーブルＴ１に保存される性能情報（アクセス頻度）は、ホスト２からのＩ／Ｏコマンドに応じた処理を完了したタイミングで、採取部１２１ａによって更新される。
第２テーブルＴ２は、後述する採取部１２１ａによってデータ単位ごとに採取された、ストレートアクセス率およびキャッシュヒット率などの詳細な性能情報を保存する性能情報管理テーブル（図５参照）である。ここで、ストレートアクセス率は、各データ単位へのアクセス総数に対する、ＣＭ間通信を介すことなく各データ単位に直接的に実行されるアクセス（図９の矢印(i)参照）の回数の割合である。また、キャッシュヒット率は、各データ単位へのアクセス総数に対する、当該データ単位がキャッシュメモリ１２２ｃでヒット（図９の矢印(iii)参照）した回数の割合である。第２テーブルＴ２に保存される性能情報（ストレートアクセス率およびキャッシュヒット率）も、ホスト２からのＩ／Ｏコマンドに応じた処理を完了したタイミングで、採取部１２１ａによって更新される。
第１閾値は、後述する切換判定部１２１ｄによってアクセス頻度と比較される所定の切換判定閾値である。第１閾値は、後述する移動判定部１２１ｂが、第１テーブルＴ１のみを用いた判定を行なうか、第１テーブルＴ１および第２テーブルＴ２の両方を用いた判定を行なうかを決定するために用いられる。
第２閾値は、各データ単位を上位階層へ移動するか否かを決定する際に、後述する移動判定部１２１ｂによってアクセス頻度と比較される所定の上位階層移動判定閾値である。
第３閾値は、各データ単位を下位階層へ移動するか否かを決定する際に、後述する移動判定部１２１ｂによってアクセス頻度と比較される所定の下位階層移動判定閾値である。
上述のごとくアクセス頻度と比較される第１閾値，第２閾値および第３閾値の大小関係は、以下の通りである。
第２閾値＞第１閾値＞第３閾値
第４閾値は、各データ単位を上位階層へ移動するか否かを決定する際に、後述する移動判定部１２１ｂによってキャッシュヒット率と比較される所定のキャッシュヒット率閾値である。
第５閾値は、各データ単位を上位階層へ移動するか否かを決定する際に、後述する移動判定部１２１ｂによってストレートアクセス率と比較される所定のストレートアクセス率閾値である。
ついで、ＣＰＵ１２１によって実現される、採取部１２１ａ，移動判定部１２１ｂ，移動制御部１２１ｃ，切換判定部１２１ｄおよび切換制御部１２１ｅとしての機能について説明する。
採取部１２１ａは、ホスト２によってアクセスされたデータ単位について、当該データ単位に対するアクセス頻度と、当該データ単位に対するストレートアクセス率と、当該データ単位のキャッシュヒット率とを、複数種類の性能情報として採取する。
ただし、採取部１２１ａは、当該データ単位について第１テーブルＴ１のみを用いた判定を行なう際にはアクセス頻度のみを採取して第１テーブルＴ１に保存する。また、採取部１２１ａは、当該データ単位について第１テーブルＴ１および第２テーブルＴ２の両方を用いた判定を行なう際には、アクセス頻度を採取して第１テーブルＴ１に保存するとともに、ストレートアクセス率およびキャッシュヒット率を採取して第２テーブルＴ２に保存する。
移動判定部１２１ｂは、上位階層への移動判定を行なう場合、第１テーブルＴ１および第２テーブルＴ２の両方を参照する。そして、移動判定部１２１ｂは、アクセス頻度が第２閾値（上位階層移動判定閾値）を超え且つストレートアクセス率が第５閾値（ストレートアクセス率閾値）未満で且つキャッシュヒット率が第４閾値（キャッシュヒット率閾値）未満の場合、判定対象のデータ単位を上位階層への移動対象と判定する。一方、移動判定部１２１ｂは、アクセス頻度が第２閾値を超えても、ストレートアクセス率が第５閾値以上の場合またはキャッシュヒット率が第４閾値以上の場合、判定対象のデータ単位を上位階層への移動対象ではないと判定する。
また、移動判定部１２１ｂは、下位階層への移動判定を行なう場合、第１テーブルＴ１を参照する。そして、移動判定部１２１ｂは、アクセス頻度が第２閾値（上位階層移動判定閾値）よりも小さい第３閾値（下位階層移動判定閾値）未満の場合、判定対象のデータ単位を下位階層への移動対象と判定する。
移動制御部１２１ｃは、移動判定部１２１ｂによる判定結果に従って、移動対象であると判定されたデータ単位を複数階層の子プール３０〜３２間で移動する。
切換判定部１２１ｄは、アクセス頻度が、第２閾値（上位階層移動判定閾値）よりも小さく且つ第３閾値（下位階層移動判定閾値）よりも大きい第１閾値（切換判定閾値）よりも大きいか否かを判定する。
切換制御部１２１ｅは、切換判定部１２１ｄによってアクセス頻度が第１閾値よりも大きいと判定された場合、移動判定部１２１ｂが第１テーブルＴ１および第２テーブルＴ２の両方を用いて上位階層への移動対象の判定を行なう状態に切り換える。一方、切換制御部１２１ｅは、切換判定部１２１ｂによってアクセス頻度が第１閾値以下であると判定された場合、移動判定部１２１ｂが第１テーブルＴ１のみを用いて下位階層への移動対象の判定を行なう状態に切り換える。
また、切換制御部１２１ｅは、下位階層への移動対象の判定を行なう状態から、上位階層への移動対象の判定を行なう状態への切換時に、第２テーブルＴ２において、判定対象のデータ単位に対応するストレートアクセス率およびキャッシュヒット率を保存する領域を確保する。一方、切換制御部１２１ｅは、上位階層への移動対象の判定を行なう状態から、下位階層への移動対象の判定を行なう状態への切換時に、第２テーブルＴ２において、判定対象のデータ単位に対応するストレートアクセス率およびキャッシュヒット率を保存する領域を解放する。
〔３〕本実施形態の動作
次に、上述のごとき構成および機能を有する本実施形態の制御装置１０の動作について、図３〜図８を参照しながら説明する。
まず、図３〜図５を参照しながら、採取部１２１ａの動作や、第１テーブルＴ１および第２テーブルＴ２について説明する。図３は、図２に示すＣＭ１２における採取部１２１ａの動作（テーブル更新動作）を説明するフローチャート（ステップＳ１１〜Ｓ１４）である。図４および図５は、それぞれ、第１テーブルＴ１および第２テーブルＴ２の例を示す図である。
ホスト２がＩ／Ｏコマンドを発行し、ＣＭ１２がホスト２からのＩ／Ｏコマンドを受信すると（ステップＳ１１）、ＣＭ１２では、コマンド解析が行なわれる（ステップＳ１２）。このとき、Ｉ／ＯコマンドにおけるＯＬＵ（ホスト論理ユニット）番号やＯＬＢＡ（ホスト論理ブロックアドレス）等の情報に基づき、親プール３内に搭載されている、どのボリュームのどの部分に対して当該Ｉ／Ｏコマンドが発行されているかを判断することができる。
これにより、採取部１２１ａは、当該Ｉ／Ｏコマンドの対象データ単位に対するアクセスが、ストレートアクセスであるか否かを判断することができる。そして、採取部１２１ａは、その判断結果に基づき、対象データ単位について、上述したストレートアクセス率を算出することができる。このとき、採取部１２１ａは、上述のように当該Ｉ／Ｏコマンドの対象であるデータ単位を認識することができるので、当該データ単位に対するアクセス頻度を算出することもできる。なお、ステップＳ１２での解析結果に基づくストレートアクセス率の算出は、当該データ単位について第１テーブルＴ１および第２テーブルＴ２の両方を用いた判定を行なう場合に実行される。
そして、ステップＳ１２での解析結果に従って、Ｉ／Ｏコマンドに対応した処理が実行される（ステップＳ１３）。このとき、Ｉ／Ｏコマンドの対象となるデータ単位がメモリ１２２のキャッシュ領域（キャッシュメモリ）１２２ｃ上に存在するか否か（キャッシュヒットしたか否か）が判定されるため、採取部１２１ａは、当該データ単位のキャッシュヒット率を算出することができる。なお、ステップＳ１３での処理に基づくキャッシュヒット率の算出は、当該データ単位について第１テーブルＴ１および第２テーブルＴ２の両方を用いた判定を行なう場合に実行される。
Ｉ／Ｏコマンドに対応した処理を完了すると、その完了タイミングで、採取部１２１ａは、Ｉ／Ｏコマンドの対象データ単位について採取された性能情報によって、第１テーブルＴ１および第２テーブルＴ２を更新する（ステップＳ１４）。当該データ単位の性能情報が第１テーブルＴ１や第２テーブルＴ２のどの位置（offset）に保存登録されているかに関する情報は、上述したチャンク（ＴＰＰＥ）を管理するテーブル（図示略）に保持しておく。採取部１２１ａは、性能情報更新の際、当該テーブルを参照して当該データ単位の性能情報の保存領域を決定する。
なお、図４に示すように、第１テーブルＴ１は、データ単位（ＦＴＲＰＥ）ごとのアクセス頻度に対応するＩ／Ｏカウント（I/O count）だけを保持する。また、図５に示すように、第２テーブルＴ２は、上位階層への移動判定対象のデータ単位（ＦＴＲＰＥ）ごとの、キャッシュヒット率（Cache Hit Rate）およびストレートアクセス率（Straight Access Rate）を保持する。
ついで、図６〜図８に示すフローチャートに従って、図２に示すＣＭ１２における移動判定部１２１ｂ，移動制御部１２１ｃ，切換判定部１２１ｄおよび切換制御部１２１ｅの動作について説明する。図６は、その動作を説明するフローチャート（ステップＳ２１〜Ｓ２６）である。また、図７は、図６の第１処理（ステップＳ２３の処理）を説明するフローチャート（ステップＳ３１〜Ｓ３５）であり、図８は、図６の第２処理（ステップＳ２５の処理）を説明するフローチャート（ステップＳ４１〜Ｓ４６）である。
図６〜図８に示す処理は、ＣＭ１２のＣＰＵ１２１が制御プログラムを定期的に実行することで行なわれる。まず、図６に示すように、ＣＰＵ１２１は、未処理の一データ単位を選択参照し（ステップＳ２１）、当該データ単位が第１テーブルＴ１のみによって管理されているか否かを判断する（ステップＳ２２）。第１テーブルＴ１のみによって管理されている場合（ステップＳ２２のＹＥＳルート）、ＣＰＵ１２１は、図７を参照しながら後述する第１処理を実行する（ステップＳ２３）。この後、ＣＰＵ１２１は、全てのデータ単位について処理を完了したか否かを判断する（ステップＳ２４）。
一方、第１テーブルＴ１のみによって管理されていない場合、つまり当該データ単位が第１テーブルＴ１および第２テーブルＴ２の両方によって管理されている場合（ステップＳ２２のＮＯルート参照）、ＣＰＵ１２１は、図８を参照しながら後述する第２処理を実行する（ステップＳ２５）。この後、ＣＰＵ１２１は、全てのデータ単位について処理を完了したか否かを判断する（ステップＳ２４）。
そして、全てのデータ単位について処理を完了していない場合（ステップＳ２４のＮＯルート）、ＣＰＵ１２１は、ステップＳ２１の処理に戻る。一方、全てのデータ単位について処理を完了した場合（ステップＳ２４のＹＥＳルート）、移動制御部１２１ｃは、第１処理または第２処理で移動対象と判定されたデータ単位を、複数階層の子プール３０〜３２間で移動・再配置する（ステップＳ２６）。この後、ＣＰＵ１２１は、処理を終了する。
ついで、図７に示すフローチャートに従って、図６のステップＳ２３で行なわれる第１処理について説明する。上述したように、当該第１処理は、処理対象（判定対象）のデータ単位が第１テーブルＴ１のみによって管理されている場合に実行される。なお、初めて処理対象になるデータ単位は、第１テーブルＴ１のみによって管理されているものとして取り扱われる。
第１処理では、まず、切換判定部１２１ｄは、第１テーブルＴ１を参照し、処理対象のデータ単位のアクセス頻度が第１閾値（切換判定閾値）よりも大きいか否かを判定する（ステップＳ３１）。アクセス頻度が第１閾値よりも大きい場合（ステップＳ３１のＹＥＳルート）、切換制御部１２１ｅは、第２テーブルＴ２（第２テーブル情報格納領域１２２ｂ）に、処理対象データ単位のストレートアクセス率およびキャッシュヒット率を保存する領域分の空きがあるか否かを判断する（ステップＳ３２）。
第２テーブルＴ２に空きが無い場合（ステップＳ３２のＮＯルート）、ＣＰＵ１２１は、そのまま図６のステップＳ２４の処理に戻る。一方、第２テーブルＴ２に空きがある場合（ステップＳ３２のＹＥＳルート）、切換制御部１２ｅは、移動判定部１２１ｂが第１テーブルＴ１および第２テーブルＴ２の両方を用いて上位階層への移動対象の判定を行なう状態に切り換える（ステップＳ３３）。この後、ＣＰＵ１２１は、図６のステップＳ２４の処理に戻る。
このように、本実施形態では、アクセス頻度が初めて第１閾値を超えた処理対象のデータ単位は、たとえ第２閾値（上位階層移動判定閾値）を超えていても、直ちに上位階層への移動対象であると判定されず、第２処理の対象になる。つまり、当該データ単位は、第１テーブルＴ１および第２テーブルＴ２の両方による管理・判定対象になる。
一方、処理対象のデータ単位のアクセス頻度が第１閾値（切換判定閾値）以下である場合（ステップＳ３１のＮＯルート）、移動判定部１２１ｂは、下位階層への移動判定を行なう（ステップＳ３４）。このとき、移動判定部１２１ｂは、第１テーブルＴ１を参照し、処理対象のデータ単位のアクセス頻度が第３閾値（下位階層移動判定閾値）未満であるか否かを判定する。
処理対象のデータ単位のアクセス頻度が第３閾値未満の場合（ステップＳ３４のＹＥＳルート）、移動判定部１２１ｂは、処理対象のデータ単位を下位階層への移動対象と判定し（ステップＳ３５）、ＣＰＵ１２１は、図６のステップＳ２４の処理に戻る。一方、処理対象のデータ単位のアクセス頻度が第３閾値以上である場合（ステップＳ３４のＮＯルート）、ＣＰＵ１２１は、そのまま図６のステップＳ２４の処理に戻る。
ついで、図８に示すフローチャートに従って、図６のステップＳ２５で行なわれる第２処理について説明する。上述したように、当該第２処理は、処理対象（判定対象）のデータ単位が第１テーブルＴ１および第２テーブルＴ２の両方によって管理されている場合に実行される。
第２処理では、まず、移動判定部１２１ｂは、第１テーブルＴ１を参照し、処理対象のデータ単位のアクセス頻度が第２閾値（上位階層移動判定閾値）よりも大きいか否かを判定する（ステップＳ４１）。アクセス頻度が第２閾値よりも大きい場合（ステップＳ４１のＹＥＳルート）、移動判定部１２１ｂは、第２テーブルＴ２を参照し、処理対象のデータ単位のキャッシュヒット率が第４閾値（キャッシュヒット率閾値）未満であるか否かを判定する（ステップＳ４２）。
処理対象のデータ単位のキャッシュヒット率が第４閾値以上である場合（ステップＳ４２のＮＯルート）、当該データ単位のアクセス頻度が第２閾値を超えていても、上記項目(2)の場合に該当する状況であると考えられる。したがって、移動判定部１２１ｂは、処理対象のデータ単位を上位階層への移動対象とすることなく、図６のステップＳ２４の処理に戻る。
処理対象のデータ単位のキャッシュヒット率が第４閾値未満である場合（ステップＳ４２のＹＥＳルート）、移動判定部１２１ｂは、第２テーブルＴ２を参照し、処理対象のデータ単位のストレートアクセス率が第５閾値（ストレートアクセス率閾値）未満であるか否かを判定する（ステップＳ４３）。
処理対象のデータ単位のストレートアクセス率が第５閾値以上である場合（ステップＳ４３のＮＯルート）、当該データ単位のアクセス頻度が第２閾値を超えていても、上記項目(1)の場合に該当する状況であると考えられる。したがって、移動判定部１２１ｂは、処理対象のデータ単位を上位階層への移動対象とすることなく、図６のステップＳ２４の処理に戻る。
処理対象のデータ単位のストレートアクセス率が第５閾値未満である場合（ステップＳ４３のＹＥＳルート）、上記項目(1),(2)の場合のいずれにも該当していない。したがって、移動判定部１２１ｂは、処理対象のデータ単位を上位階層への移動対象と判定し（ステップＳ４４）、ＣＰＵ１２１は、図６のステップＳ２４の処理に戻る。
処理対象のデータ単位のアクセス頻度が第２閾値以下である場合（ステップＳ４１のＮＯルート）、移動判定部１２１ｂは、当該データ単位のアクセス頻度が第１閾値（切換判定閾値）よりも大きいか否かを判定する（ステップＳ４５）。アクセス頻度が第１閾値よりも大きい場合（ステップＳ４５のＹＥＳルート）、ＣＰＵ１２１は、そのまま図６のステップＳ２４の処理に戻る。
一方、アクセス頻度が第１閾値以下である場合（ステップＳ４５のＮＯルート）、切換制御部１２１ｅは、移動判定部１２１ｂが第１テーブルＴ１のみを用いて上位階層への移動対象の判定を行なう状態に切り換える（ステップＳ４６）。このとき、切換制御部１２１ｅは、第２テーブルＴ２において、処理対象のデータ単位に対応するストレートアクセス率およびキャッシュヒット率を保存する領域を解放する。この後、ＣＰＵ１２１は、図６のステップＳ２４の処理に戻る。
このように、本実施形態では、第２テーブルＴ２で管理されているデータ単位のアクセス頻度が第２閾値を上回った場合、さらに当該データ単位のキャッシュヒット率が第４閾値を下回り且つ当該データ単位のストレートアクセス率が第５閾値を下回っていることが確認される。このような確認が成された場合に限り、当該データ単位が上位階層への移動対象であると判定される。
なお、キャッシュヒット率が高い場合、ディスクへのアクセス頻度が低いため、アクセス経路の問題はあまり生じない。そのため、図８では、先にキャッシュヒット率をチェックし、キャッシュヒット率が第４閾値未満の場合（つまりキャッシュヒット率が低い場合）のみ、ストレートアクセス率のチェックが行なわれる。
〔４〕本実施形態の効果
このように、本実施形態の制御装置１０やストレージシステム１によれば、以下のような作用効果が得られる。つまり、アクセス頻度が比較的高いデータ単位が存在する場合、当該データ単位は直ちに上位階層への移動対象と判定されず、第２テーブルＴ２に確保した領域にキャッシュヒット率やストレートアクセス率を採取してから、上位階層への移動判定が行なわれる。そして、当該データ単位のアクセス頻度が低くなった場合、第２テーブルＴ２に確保された領域が解放される。これにより、第２テーブルＴ２に要する容量の増加を必要最小限に抑えつつ、ストレートアクセス率およびキャッシュヒット率を採取することができる。
そして、データ単位について採取されたアクセス頻度が高い場合であっても、当該データ単位について採取されたストレートアクセス率が高い場合、上記項目(1)の場合に該当すると考えられる。そこで、このような場合、当該データ単位を上位階層に移動しても性能の低下を招く可能性があると判断され、当該データ単位が上位階層への移動対象であると判定しない。
同様に、データ単位について採取されたアクセス頻度が高い場合であっても、当該データ単位について採取されたキャッシュヒット率が高い場合、上記項目(2)の場合に該当すると考えられる。そこで、このような場合、当該データ単位を上位階層に移動しても性能の低下を招く可能性があると判断し、当該データ単位を上位階層への移動対象としない。
したがって、本実施形態の制御装置１０やストレージシステム１によれば、ストレージシステム１の性能の低下を招くことなく、階層間でデータの再配置を行なうことができる。
〔５〕その他
以上、本発明の好ましい実施形態について詳述したが、本発明は、係る特定の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々の変形、変更して実施することができる。
例えば、上述した実施形態では、階層を成す記憶部（子プール）の数が３である場合について説明したが、本発明は、これに限定されるものではなく、階層を成す記憶部（子プール）の数は２であっても４以上であってもよい。また、上述した実施形態では、ＣＭの数が２である場合について説明したが、本発明は、これに限定されるものではなく、ＣＭの数は１であっても３以上であってもよい。
また、上述した実施形態では、複数種類の性能情報が、アクセス頻度，キャッシュヒット率およびストレートアクセス率である場合について説明したが、本発明はこれに限定されるものではない。
さらに、上述した実施形態では、複数種類の性能情報として、アクセス頻度，キャッシュヒット率およびストレートアクセス率の３種類を採取して用いる場合について説明したが、本発明は、これに限定されるものではない。例えば、複数種類の性能情報として、アクセス頻度およびキャッシュヒット率の２種類、または、アクセス頻度およびストレートアクセス率の２種類を採取して用いてもよいし、４種類以上の性能情報を採取して用いてもよい。いずれの場合も、上述した実施形態と同様の作用効果を得ることができる。
なお、複数種類の性能情報として、アクセス頻度およびキャッシュヒット率の２種類を用いる場合、図８に示すフローチャートにおけるステップＳ４３の処理が省略される。また、複数種類の性能情報として、アクセス頻度およびストレートアクセス率の２種類を用いる場合、図８に示すフローチャートにおけるステップＳ４２の処理が省略される。
また、上述した実施形態では、複数種類の性能情報の一つとしてストレートアクセス率が含まれる場合について説明したが、ストレートアクセス率に代えてクロスアクセス率を用いても、上述した実施形態と同様の作用効果を得ることができる。ここで、クロスアクセス率は、各データ単位へのアクセス総数に対する。ＣＭ間通信を介して各データ単位に間接的に実行されるアクセス（図９の矢印(ii)参照）の回数の割合である。
〔６〕付記
以上の各実施形態を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
複数階層の記憶部における所定アクセス単位のデータ（以下、データ単位という）の配置状態を制御する制御装置であって、
前記データ単位について複数種類の性能情報を採取する採取部と、
前記採取部によって採取された前記複数種類の性能情報に基づき、前記データ単位を、保存中の記憶部から、前記複数階層の記憶部のうち前記保存中の記憶部よりも上位階層の記憶部に移動するか否かを判定する移動判定部と、
前記移動判定部による判定結果に従って、前記データ単位を前記複数階層の記憶部間で移動する移動制御部と、を有する、制御装置。
（付記２）
前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位へのアクセス総数に対する、前記データ単位に直接的に実行されるアクセスの回数の割合であるストレートアクセス率とを採取し、
前記移動判定部は、
前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記ストレートアクセス率が所定のストレートアクセス率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、
前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても前記ストレートアクセス率が前記所定のストレートアクセス率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する、付記１に記載の制御装置。
（付記３）
前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位のキャッシュヒット率とを採取し、
前記移動判定部は、
前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記キャッシュヒット率が所定のキャッシュヒット率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、
前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても前記キャッシュヒット率が前記所定のキャッシュヒット率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する、付記１に記載の制御装置。
（付記４）
前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位へのアクセス総数に対する、前記データ単位に直接的に実行されるアクセスの回数の割合であるストレートアクセス率と、前記データ単位のキャッシュヒット率とを採取し、
前記移動判定部は、
前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記ストレートアクセス率が所定のストレートアクセス率閾値未満で且つ前記キャッシュヒット率が所定のキャッシュヒット率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、
前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても、前記ストレートアクセス率が前記所定のストレートアクセス率閾値以上の場合または前記キャッシュヒット率が前記所定のキャッシュヒット率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する、付記１に記載の制御装置。
（付記５）
前記移動判定部は、前記アクセス頻度が前記所定の上位階層移動判定閾値よりも小さい所定の下位階層移動判定閾値未満の場合、前記データ単位を前記下位階層の記憶部への移動対象と判定する、付記２〜付記４のいずれか一項に記載の制御装置。
（付記６）
前記採取部によって採取される前記アクセス頻度を保存する第１テーブルと、
前記採取部によって採取される前記ストレートアクセス率および前記キャッシュヒット率の少なくとも一方を保存する第２テーブルと、
前記アクセス頻度が、前記所定の上位階層移動判定閾値よりも小さく且つ前記所定の下位階層移動判定閾値よりも大きい所定の切換判定閾値よりも大きいか否かを判定する切換判定部と、
前記切換判定部によって前記アクセス頻度が前記所定の切換判定閾値よりも大きいと判定された場合、前記移動判定部が前記第１テーブルおよび前記第２テーブルの両方を用いて前記上位階層の記憶部への移動対象の判定を行なう状態に切り換える一方、前記切換判定部によって前記アクセス頻度が前記所定の切換判定閾値以下であると判定された場合、前記移動判定部が前記第１テーブルのみを用いて前記下位階層の記憶部への移動対象の判定を行なう状態に切り換える切換制御部と、を有する、付記５に記載の制御装置。
（付記７）
前記切換制御部は、前記下位階層の記憶部への移動対象の判定を行なう状態から、前記上位階層の記憶部への移動対象の判定を行なう状態への切換時に、前記第２テーブルにおいて、前記データ単位に対応する前記ストレートアクセス率および前記キャッシュヒット率の少なくとも一方を保存する領域を確保する、付記６に記載の制御装置。
（付記８）
前記切換制御部は、前記上位階層の記憶部への移動対象の判定を行なう状態から、前記下位階層の記憶部への移動対象の判定を行なう状態への切換時に、前記第２テーブルにおいて、前記データ単位に対応する前記ストレートアクセス率および前記キャッシュヒット率の少なくとも一方を保存する領域を解放する、付記６または付記７に記載の制御装置。
（付記９）
複数階層の記憶部と、
前記複数階層の記憶部における所定アクセス単位のデータの配置状態を制御する制御装置と、を有し、
前記制御装置は、
前記データ単位について複数種類の性能情報を採取する採取部と、
前記採取部によって採取された前記複数種類の性能情報に基づき、前記データ単位を、保存中の記憶部から、前記複数階層の記憶部のうち前記保存中の記憶部よりも上位階層の記憶部に移動するか否かを判定する移動判定部と、
前記移動判定部による判定結果に従って、前記データ単位を前記複数階層の記憶部間で移動する移動制御部と、を有する、ストレージシステム。
（付記１０）
前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位へのアクセス総数に対する、前記データ単位に直接的に実行されるアクセスの回数の割合であるストレートアクセス率とを採取し、
前記移動判定部は、
前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記ストレートアクセス率が所定のストレートアクセス率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、
前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても前記ストレートアクセス率が前記所定のストレートアクセス率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する、付記９に記載のストレージシステム。
（付記１１）
前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位のキャッシュヒット率とを採取し、
前記移動判定部は、
前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記キャッシュヒット率が所定のキャッシュヒット率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、
前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても前記キャッシュヒット率が前記所定のキャッシュヒット率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する、付記９に記載のストレージシステム。
（付記１２）
前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位へのアクセス総数に対する、前記データ単位に直接的に実行されるアクセスの回数の割合であるストレートアクセス率と、前記データ単位のキャッシュヒット率とを採取し、
前記移動判定部は、
前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記ストレートアクセス率が所定のストレートアクセス率閾値未満で且つ前記キャッシュヒット率が所定のキャッシュヒット率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、
前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても、前記ストレートアクセス率が前記所定のストレートアクセス率閾値以上の場合または前記キャッシュヒット率が前記所定のキャッシュヒット率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する、付記９に記載のストレージシステム。
（付記１３）
前記移動判定部は、前記アクセス頻度が前記所定の上位階層移動判定閾値よりも小さい所定の下位階層移動判定閾値未満の場合、前記データ単位を前記下位階層の記憶部への移動対象と判定する、付記１０〜付記１２のいずれか一項に記載のストレージシステム。
（付記１４）
前記制御装置は、
前記採取部によって採取される前記アクセス頻度を保存する第１テーブルと、
前記採取部によって採取される前記ストレートアクセス率および前記キャッシュヒット率の少なくとも一方を保存する第２テーブルと、
前記アクセス頻度が、前記所定の上位階層移動判定閾値よりも小さく且つ前記所定の下位階層移動判定閾値よりも大きい所定の切換判定閾値よりも大きいか否かを判定する切換判定部と、
前記切換判定部によって前記アクセス頻度が前記所定の切換判定閾値よりも大きいと判定された場合、前記移動判定部が前記第１テーブルおよび前記第２テーブルの両方を用いて前記上位階層の記憶部への移動対象の判定を行なう状態に切り換える一方、前記切換判定部によって前記アクセス頻度が前記所定の切換判定閾値以下であると判定された場合、前記移動判定部が前記第１テーブルのみを用いて前記下位階層の記憶部への移動対象の判定を行なう状態に切り換える切換制御部と、を有する、付記１３に記載のストレージシステム。
（付記１５）
前記切換制御部は、前記下位階層の記憶部への移動対象の判定を行なう状態から、前記上位階層の記憶部への移動対象の判定を行なう状態への切換時に、前記第２テーブルにおいて、前記データ単位に対応する前記ストレートアクセス率および前記キャッシュヒット率の少なくとも一方を保存する領域を確保する、付記１４に記載のストレージシステム。
（付記１６）
前記切換制御部は、前記上位階層の記憶部への移動対象の判定を行なう状態から、前記下位階層の記憶部への移動対象の判定を行なう状態への切換時に、前記第２テーブルにおいて、前記データ単位に対応する前記ストレートアクセス率および前記キャッシュヒット率の少なくとも一方を保存する領域を解放する、付記１４または付記１５に記載のストレージシステム。
（付記１７）
複数階層の記憶部における所定アクセス単位のデータ（以下、データ単位という）の配置状態を制御するコンピュータに、
前記データ単位について複数種類の性能情報を採取し、
採取された前記複数種類の性能情報に基づき、前記データ単位を、保存中の記憶部から、前記複数階層の記憶部のうち前記保存中記憶部よりも上位階層の記憶部に移動するか否かを判定し、
当該判定結果に従って、前記データ単位を前記複数階層の記憶部間で移動する、
処理を実行させる、制御プログラム。
（付記１８）
前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位へのアクセス総数に対する、前記データ単位に直接的に実行されるアクセスの回数の割合であるストレートアクセス率と、前記データ単位のキャッシュヒット率とを採取し、
前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記ストレートアクセス率が所定のストレートアクセス率閾値未満で且つ前記キャッシュヒット率が所定のキャッシュヒット率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、
前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても、前記ストレートアクセス率が前記所定のストレートアクセス率閾値以上の場合または前記キャッシュヒット率が前記所定のキャッシュヒット率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する、
処理を、前記コンピュータに実行させる、付記１７に記載の制御プログラム。
（付記１９）
前記アクセス頻度が前記所定の上位階層移動判定閾値よりも小さい所定の下位階層移動判定閾値未満の場合、前記データ単位を前記下位階層の記憶部への移動対象と判定する、
処理を、前記コンピュータに実行させる、付記１８に記載の制御プログラム。
（付記２０）
前記コンピュータは、採取される前記アクセス頻度を保存する第１テーブルと、採取される前記ストレートアクセス率および前記キャッシュヒット率の少なくとも一方を保存する第２テーブルと、を有し、
前記アクセス頻度が、前記所定の上位階層移動判定閾値よりも小さく且つ前記所定の下位階層移動判定閾値よりも大きい所定の切換判定閾値よりも大きいか否かを判定し、
前記アクセス頻度が前記所定の切換判定閾値よりも大きいと判定された場合、前記第１テーブルおよび前記第２テーブルの両方を用いて前記上位階層の記憶部への移動対象の判定を行なう状態に切り換える一方、前記アクセス頻度が前記所定の切換判定閾値以下であると判定された場合、前記第１テーブルのみを用いて前記下位階層の記憶部への移動対象の判定を行なう状態に切り換える、
処理を、前記コンピュータに実行させる、付記１９に記載の制御プログラム。
１ ストレージシステム
２ ホストコンピュータ
３ 親プール（ＦＴＲＰ，ディスクエンクロージャ）
１０ 制御装置
１１ ＣＡ
１２ ＣＭ（制御部；コンピュータ）
１２１ ＣＰＵ
１２１ａ 採取部
１２１ｂ 移動判定部
１２１ｃ 移動制御部
１２１ｄ 切換判定部
１２１ｅ 切換制御部
１２２ メモリ
１２２ａ 第１テーブル情報格納領域
１２２ｂ 第２テーブル情報格納領域
１２２ｃ キャッシュ領域
１２３ ＤＡ
１２４ ＦＲＴ
３０，３１，３２ 子プール（ＦＴＳＰ，複数階層の記憶部）
Ｔ１ 第１テーブル
Ｔ２ 第２テーブル

Claims (9)

  1. 複数階層の記憶部における所定アクセス単位のデータ（以下、データ単位という）の配置状態を制御する制御装置であって、
    前記データ単位について複数種類の性能情報を採取する採取部と、
    前記採取部によって採取された前記複数種類の性能情報に基づき、前記データ単位を、保存中の記憶部から、前記複数階層の記憶部のうち前記保存中の記憶部よりも上位階層の記憶部に移動するか否かを判定する移動判定部と、
    前記移動判定部による判定結果に従って、前記データ単位を前記複数階層の記憶部間で移動する移動制御部と、を有し、
    前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位へのアクセス総数に対する、前記データ単位に直接的に実行されるアクセスの回数の割合であるストレートアクセス率とを採取し、
    前記移動判定部は、
    前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記ストレートアクセス率が所定のストレートアクセス率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、
    前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても前記ストレートアクセス率が前記所定のストレートアクセス率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する、制御装置。
  2. 前記移動判定部は、前記アクセス頻度が前記所定の上位階層移動判定閾値よりも小さい所定の下位階層移動判定閾値未満の場合、前記データ単位を、前記複数階層の記憶部のうち前記保存中の記憶部よりも下位階層の記憶部への移動対象と判定し、
    前記採取部によって採取される前記アクセス頻度を保存する第１テーブルと、
    前記採取部によって採取される前記ストレートアクセス率を保存する第２テーブルと、
    前記アクセス頻度が、前記所定の上位階層移動判定閾値よりも小さく且つ前記所定の下位階層移動判定閾値よりも大きい所定の切換判定閾値よりも大きいか否かを判定する切換判定部と、
    前記切換判定部によって前記アクセス頻度が前記所定の切換判定閾値よりも大きいと判定された場合、前記移動判定部が前記第１テーブルおよび前記第２テーブルの両方を用いて前記上位階層の記憶部への移動対象の判定を行なう状態に切り換える一方、前記切換判定部によって前記アクセス頻度が前記所定の切換判定閾値以下であると判定された場合、前記移動判定部が前記第１テーブルのみを用いて前記下位階層の記憶部への移動対象の判定を行なう状態に切り換える切換制御部と、を有する、請求項１に記載の制御装置。
  3. 前記切換制御部は、
    前記下位階層の記憶部への移動対象の判定を行なう状態から、前記上位階層の記憶部への移動対象の判定を行なう状態への切換時に、前記第２テーブルにおいて、前記データ単位に対応する前記ストレートアクセス率を保存する領域を確保する一方、
    前記上位階層の記憶部への移動対象の判定を行なう状態から、前記下位階層の記憶部への移動対象の判定を行なう状態への切換時に、前記第２テーブルにおいて、前記データ単位に対応する前記ストレートアクセス率を保存する領域を解放する、請求項２に記載の制御装置。
  4. 複数階層の記憶部における所定アクセス単位のデータ（以下、データ単位という）の配置状態を制御する制御装置であって、
    前記データ単位について複数種類の性能情報を採取する採取部と、
    前記採取部によって採取された前記複数種類の性能情報に基づき、前記データ単位を、保存中の記憶部から、前記複数階層の記憶部のうち前記保存中の記憶部よりも上位階層の記憶部に移動するか否かを判定する移動判定部と、
    前記移動判定部による判定結果に従って、前記データ単位を前記複数階層の記憶部間で移動する移動制御部と、を有し、
    前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位のキャッシュヒット率とを採取し、
    前記移動判定部は、
    前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記キャッシュヒット率が所定のキャッシュヒット率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、
    前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても前記キャッシュヒット率が前記所定のキャッシュヒット率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する、制御装置。
  5. 前記移動判定部は、前記アクセス頻度が前記所定の上位階層移動判定閾値よりも小さい所定の下位階層移動判定閾値未満の場合、前記データ単位を、前記複数階層の記憶部のうち前記保存中の記憶部よりも下位階層の記憶部への移動対象と判定し、
    前記採取部によって採取される前記アクセス頻度を保存する第１テーブルと、
    前記採取部によって採取される前記キャッシュヒット率を保存する第２テーブルと、
    前記アクセス頻度が、前記所定の上位階層移動判定閾値よりも小さく且つ前記所定の下位階層移動判定閾値よりも大きい所定の切換判定閾値よりも大きいか否かを判定する切換判定部と、
    前記切換判定部によって前記アクセス頻度が前記所定の切換判定閾値よりも大きいと判定された場合、前記移動判定部が前記第１テーブルおよび前記第２テーブルの両方を用いて前記上位階層の記憶部への移動対象の判定を行なう状態に切り換える一方、前記切換判定部によって前記アクセス頻度が前記所定の切換判定閾値以下であると判定された場合、前記移動判定部が前記第１テーブルのみを用いて前記下位階層の記憶部への移動対象の判定を行なう状態に切り換える切換制御部と、を有する、請求項４に記載の制御装置。
  6. 前記切換制御部は、
    前記下位階層の記憶部への移動対象の判定を行なう状態から、前記上位階層の記憶部への移動対象の判定を行なう状態への切換時に、前記第２テーブルにおいて、前記データ単位に対応する前記キャッシュヒット率を保存する領域を確保する一方、
    前記上位階層の記憶部への移動対象の判定を行なう状態から、前記下位階層の記憶部への移動対象の判定を行なう状態への切換時に、前記第２テーブルにおいて、前記データ単位に対応する前記キャッシュヒット率を保存する領域を解放する、請求項５に記載の制御装置。
  7. 複数階層の記憶部における所定アクセス単位のデータ（以下、データ単位という）の配置状態を制御する制御装置であって、
    前記データ単位について複数種類の性能情報を採取する採取部と、
    前記採取部によって採取された前記複数種類の性能情報に基づき、前記データ単位を、保存中の記憶部から、前記複数階層の記憶部のうち前記保存中の記憶部よりも上位階層の記憶部に移動するか否かを判定する移動判定部と、
    前記移動判定部による判定結果に従って、前記データ単位を前記複数階層の記憶部間で移動する移動制御部と、を有し、
    前記採取部は、前記複数種類の性能情報として、前記データ単位に対するアクセス頻度と、前記データ単位へのアクセス総数に対する、前記データ単位に直接的に実行されるアクセスの回数の割合であるストレートアクセス率と、前記データ単位のキャッシュヒット率とを採取し、
    前記移動判定部は、
    前記アクセス頻度が所定の上位階層移動判定閾値を超え且つ前記ストレートアクセス率が所定のストレートアクセス率閾値未満で且つ前記キャッシュヒット率が所定のキャッシュヒット率閾値未満の場合、前記データ単位を前記上位階層の記憶部への移動対象と判定する一方、
    前記アクセス頻度が前記所定の上位階層移動判定閾値を超えても、前記ストレートアクセス率が前記所定のストレートアクセス率閾値以上の場合または前記キャッシュヒット率が前記所定のキャッシュヒット率閾値以上の場合、前記データ単位を前記上位階層の記憶部への移動対象ではないと判定する、制御装置。
  8. 前記移動判定部は、前記アクセス頻度が前記所定の上位階層移動判定閾値よりも小さい所定の下位階層移動判定閾値未満の場合、前記データ単位を、前記複数階層の記憶部のうち前記保存中の記憶部よりも下位階層の記憶部への移動対象と判定し、
    前記採取部によって採取される前記アクセス頻度を保存する第１テーブルと、
    前記採取部によって採取される前記ストレートアクセス率および前記キャッシュヒット率を保存する第２テーブルと、
    前記アクセス頻度が、前記所定の上位階層移動判定閾値よりも小さく且つ前記所定の下位階層移動判定閾値よりも大きい所定の切換判定閾値よりも大きいか否かを判定する切換判定部と、
    前記切換判定部によって前記アクセス頻度が前記所定の切換判定閾値よりも大きいと判定された場合、前記移動判定部が前記第１テーブルおよび前記第２テーブルの両方を用いて前記上位階層の記憶部への移動対象の判定を行なう状態に切り換える一方、前記切換判定部によって前記アクセス頻度が前記所定の切換判定閾値以下であると判定された場合、前記移動判定部が前記第１テーブルのみを用いて前記下位階層の記憶部への移動対象の判定を行なう状態に切り換える切換制御部と、を有する、請求項７に記載の制御装置。
  9. 前記切換制御部は、
    前記下位階層の記憶部への移動対象の判定を行なう状態から、前記上位階層の記憶部への移動対象の判定を行なう状態への切換時に、前記第２テーブルにおいて、前記データ単位に対応する前記ストレートアクセス率および前記キャッシュヒット率を保存する領域を確保する一方、
    前記上位階層の記憶部への移動対象の判定を行なう状態から、前記下位階層の記憶部への移動対象の判定を行なう状態への切換時に、前記第２テーブルにおいて、前記データ単位に対応する前記ストレートアクセス率および前記キャッシュヒット率を保存する領域を解放する、請求項８に記載の制御装置。
JP2014189928A 2014-09-18 2014-09-18 制御装置 Active JP6350162B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014189928A JP6350162B2 (ja) 2014-09-18 2014-09-18 制御装置
US14/822,171 US9904474B2 (en) 2014-09-18 2015-08-10 Control device and storage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014189928A JP6350162B2 (ja) 2014-09-18 2014-09-18 制御装置

Publications (2)

Publication Number Publication Date
JP2016062315A JP2016062315A (ja) 2016-04-25
JP6350162B2 true JP6350162B2 (ja) 2018-07-04

Family

ID=55525753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014189928A Active JP6350162B2 (ja) 2014-09-18 2014-09-18 制御装置

Country Status (2)

Country Link
US (1) US9904474B2 (ja)
JP (1) JP6350162B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10496511B2 (en) * 2016-09-26 2019-12-03 Oracle International Corporation Frequent items detection in data sets
US10474588B1 (en) * 2017-04-05 2019-11-12 EMC IP Holding Company LLC Method and system for memory-based data caching
US11188474B2 (en) * 2018-06-19 2021-11-30 Western Digital Technologies, Inc. Balanced caching between a cache and a non-volatile memory based on rates corresponding to the cache and the non-volatile memory
US11372760B2 (en) 2018-07-26 2022-06-28 Sony Semiconductor Solutions Corporation Storage control device for controlling cache memory based on access frequencies
CN111857544A (zh) * 2019-04-26 2020-10-30 鸿富锦精密电子(天津)有限公司 存储资源管理装置及管理方法
CN115079933A (zh) * 2021-03-12 2022-09-20 戴尔产品有限公司 基于数据关系的快速缓存系统
CN113553195A (zh) * 2021-09-22 2021-10-26 苏州浪潮智能科技有限公司 一种内存池资源共用的方法、装置、设备及可读介质
JP2023069701A (ja) * 2021-11-08 2023-05-18 株式会社日立製作所 データ制御装置、ストレージシステム、及びデータ制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04165541A (ja) * 1990-10-30 1992-06-11 Hitachi Ltd ファイル再配置方法
JP4036992B2 (ja) 1998-12-17 2008-01-23 富士通株式会社 キャッシュモジュール間でデータを動的に管理するキャッシュ制御装置および方法
JP2006301820A (ja) * 2005-04-19 2006-11-02 Hitachi Ltd ストレージシステム及びストレージシステムのデータ移行方法
JP5000234B2 (ja) * 2006-08-24 2012-08-15 株式会社日立製作所 制御装置
JP4905511B2 (ja) 2009-06-30 2012-03-28 富士通株式会社 記憶装置の制御部及び制御方法
US8838927B2 (en) * 2011-05-27 2014-09-16 International Business Machines Corporation Systems, methods, and physical computer storage media to optimize data placement in multi-tiered storage systems
WO2012168967A1 (en) * 2011-06-07 2012-12-13 Hitachi, Ltd. Storage apparatus and data management method
US8627035B2 (en) * 2011-07-18 2014-01-07 Lsi Corporation Dynamic storage tiering
US9626110B2 (en) * 2013-02-22 2017-04-18 Hitachi, Ltd. Method for selecting a page for migration based on access path information and response performance information
US20150039825A1 (en) * 2013-08-02 2015-02-05 Seagate Technology Llc Federated Tiering Management
US9298389B2 (en) * 2013-10-28 2016-03-29 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Operating a memory management controller

Also Published As

Publication number Publication date
JP2016062315A (ja) 2016-04-25
US9904474B2 (en) 2018-02-27
US20160085446A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
JP6350162B2 (ja) 制御装置
US9229653B2 (en) Write spike performance enhancement in hybrid storage systems
US9128855B1 (en) Flash cache partitioning
JP5048760B2 (ja) Ｒａｉｄ管理、再割振り、およびリストライピングのためのシステムおよび方法
JP4146380B2 (ja) ストレージシステム、ブロック再配置制御方法及びプログラム
US20130262762A1 (en) Storage system and storage control method
WO2015015550A1 (ja) 計算機システム及び制御方法
JP7068573B2 (ja) データ処理装置、データ処理システムおよびデータ処理プログラム
JP2006024024A (ja) 論理ディスク管理方法及び装置
US20140122796A1 (en) Systems and methods for tracking a sequential data stream stored in non-sequential storage blocks
CN101976181A (zh) 一种存储资源的管理方法及管理装置
US20140075111A1 (en) Block Level Management with Service Level Agreement
WO2007140259A2 (en) Data progression disk locality optimization system and method
TWI471725B (zh) 用於管理儲存陣列的方法及具有執行該方法的指令之電腦可讀取記錄媒體
US20150143167A1 (en) Storage control apparatus, method of controlling storage system, and computer-readable storage medium storing storage control program
WO2011054684A1 (en) Hybrid storage data migration by selective data removal
JP2016118821A (ja) ストレージ管理装置、ストレージ管理方法およびストレージ管理プログラム
JP6011153B2 (ja) ストレージシステム、ストレージ制御方法およびストレージ制御プログラム
JP6065695B2 (ja) ストレージ制御方法、ストレージシステム、およびストレージ制御プログラム
JP2017211920A (ja) ストレージ制御装置、ストレージシステム、ストレージ制御方法およびストレージ制御プログラム
CN101997919B (zh) 一种存储资源的管理方法及管理装置
JP2015158711A (ja) ストレージ制御装置、仮想ストレージ装置、ストレージ制御方法、及びストレージ制御プログラム
JP6255895B2 (ja) ストレージ制御装置、およびプログラム
US9547443B2 (en) Method and apparatus to pin page based on server state
US20130159656A1 (en) Controller, computer-readable recording medium, and apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R150 Certificate of patent or registration of utility model

Ref document number: 6350162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150