JP6337548B2 - Logic integrated circuit - Google Patents

Logic integrated circuit Download PDF

Info

Publication number
JP6337548B2
JP6337548B2 JP2014057973A JP2014057973A JP6337548B2 JP 6337548 B2 JP6337548 B2 JP 6337548B2 JP 2014057973 A JP2014057973 A JP 2014057973A JP 2014057973 A JP2014057973 A JP 2014057973A JP 6337548 B2 JP6337548 B2 JP 6337548B2
Authority
JP
Japan
Prior art keywords
data
unit
processing
processing unit
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014057973A
Other languages
Japanese (ja)
Other versions
JP2015184725A (en
Inventor
高伸 小野
高伸 小野
Original Assignee
富士ゼロックス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士ゼロックス株式会社 filed Critical 富士ゼロックス株式会社
Priority to JP2014057973A priority Critical patent/JP6337548B2/en
Publication of JP2015184725A publication Critical patent/JP2015184725A/en
Application granted granted Critical
Publication of JP6337548B2 publication Critical patent/JP6337548B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、論理集積回路に関する。 The present invention relates to logic integrated circuits.

論理集積回路の設計や不具合の修正等の作業において、エンジニアは論理集積回路の内部で処理されているデータ(内部データ)を解析する必要がある。 In work such as modification of the design and failure of logic integrated circuits, engineers need to analyze data (internal data) being processed in the logic integrated circuits. エンジニアによる論理集積回路の内部データの解析を可能とする技術を開示する文献として、例えば、特許文献1および特許文献2がある。 As document disclosing a technique that enables the analysis of the internal data of a logic integrated circuit according to engineers, for example, there are Patent Documents 1 and 2.

特許文献1には、プログラマブル論理デバイスに埋め込まれた論理アナライザーがプログラマブル論理デバイスの内部データをメモリに連続的に格納し、ブレークポイントが発生すると、その時点でメモリに格納されている内部データをコンピュータに出力する仕組みが開示されている。 Patent Document 1, a programmable logic device embedded logic analyzer continuously store internal data of the programmable logic device to the memory, the breakpoint occurs, the computer internal data stored at that time in the memory How to output it is disclosed.

特許文献2には、論理回路内の複数の被監視論理信号を常時メモリに書き込み、複数の被監視論理信号が予め定められた論理に一致した場合、メモリに書き込まれている被監視論理信号を外部へ導出する仕組みが開示されている。 Patent Document 2, writing always memory a plurality of monitored logic signals in the logic circuit, when a plurality of the monitored logic signals matches the predetermined logic, a monitored logic signals written in the memory How to be led out to the outside it is disclosed.

特開平11−296403号公報 JP 11-296403 discloses 特開平8−339313号公報 JP-8-339313 discloses

本発明の目的は、論理集積回路の処理におけるエラーの原因の特定に役立つデータの取得を、そのために論理集積回路のリソースを占有することなく実現することである。 An object of the present invention, the acquisition of data useful for determining the cause of the error in the processing of logic integrated circuits, is to realize without occupying resources of the logic integrated circuit for this purpose.

本発明は、各々が論理回路を備える複数の論理演算ユニットを備え、前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットは、第1のデータ処理を行い、 前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットは、前記第1のデータ処理と関連する第2のデータ処理を行い、前記複数の論理演算ユニットのうち、1以上の論理演算ユニットは、前記第1のデータ処理におけるエラーの発生を検出し、エラーの発生を検出した場合、前記第2のデータ処理を行う論理演算ユニットのうちの1以上の論理演算ユニットに通知データを出力し、前記通知データの入力を受けた 1以上の論理演算ユニットは、 通知データの入力に応じて、前記第2のデータ処理に代えて、前記第1のデータ処理の属性を示す属性データを保持す The present invention comprises a plurality of logical operation units, each comprising a logic circuit, wherein among the plurality of logic units, one or more arithmetic logic unit performs the first data processing, the plurality of logical operation units of one or more logic unit performs a second data processing associated with the first data processing, among the plurality of logic units, one or more logic units, the first detecting the occurrence of an error in the data processing, when detecting the occurrence of an error, it outputs the notification data to one or more logic units of the logic unit for performing the second data processing, the input of the notification data 1 or more logic units that received, in response to the input of the notification data, instead of the second data processing, to retain the attribute data indicating an attribute of the first data processing 論理集積回路を第1の態様として提案する。 Suggest logic integrated circuit as the first embodiment.

また、本発明は、上記の第1の態様の論理集積回路において、 記複数の論理演算ユニットのうち、1以上の論理演算ユニットは、前記属性データを生成する、という構成を第2の態様として提案する。 Further, the present invention provides a logic integrated circuit according to the first embodiment of the above, among the pre-Symbol plurality of logic units, one or more logic units, said attribute data to generate a second aspect the structure of It proposed as.

また、本発明は、 メモリから読み出したデータに従い、前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットの論理演算の設定および当該1以上の論理演算ユニット間の接続を行うことにより、当該1以上の論理演算ユニットを、前記第1のデータ処理を行うように構成し、 メモリから読み出したデータに従い、前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットの論理演算の設定および当該1以上の論理演算ユニット間の接続を行うことにより、当該1以上の論理演算ユニットを、前記第2のデータ処理を行うように構成し、メモリから読み出したデータに従い、前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットの論理演算の設定および当該1以上の論理演算ユニット間の接続を行うことによ The present invention, in accordance with data read from the memory, by making connections between the plurality of one of the logic units, one or more arithmetic logic unit set of logical operations and the one or more logic units, the one or more logic units, and configured to perform the first data processing, in accordance with data read from the memory, setting the logical operation of one or more arithmetic logic unit of the plurality of logical operation units and by performing a connection between the one or more logic units, the one or more logic units, configured to perform the second data processing, in accordance with data read from the memory, the plurality of logical operation of the units, to make a connection between one or more arithmetic logic unit set of logical operations and the one or more arithmetic logic unit 、当該1以上の論理演算ユニットを、前記第1のデータ処理におけるエラーの発生を検出し、エラーの発生を検出した場合、前記第2のデータ処理を行うように構成された論理演算ユニットのうちの1以上の論理演算ユニットに通知データを出力するように構成し、メモリから読み出したデータに従い、前記通知データの入力を受ける 1以上の論理演算ユニットの論理演算の設定および当該1以上の論理演算ユニット間の接続を行うことにより、当該1以上の論理演算ユニットを、前記第2のデータ処理に代えて 、前記属性データを保持するように構成する構成部を備える、という構成を第3の態様として提案する。 , The one or more logic units, to detect the occurrence of an error in the first data processing, when detecting the occurrence of an error, among the logical operation unit configured to perform the second data processing constructed of so as to output the notification data to one or more logic units, in accordance with data read from the memory, setting the logical operation of one or more arithmetic logic unit which receives the input of the notification data and the one or more logical operations by performing the connection between units, the one or more logic units, wherein instead of the second data processing, the attribute data includes a configuration unit configured to hold a third aspect the structure of It proposed as.

また、本発明は、上記の第3の態様の論理集積回路において、前記構成部は、前記通知データの入力を受ける 1以上の論理演算ユニットの論理演算の設定および当該1以上の論理演算ユニット間の接続を、前記エラーの発生の検出に応じて変更することにより、当該1以上の論理演算ユニットを前記属性データ保持するように構成する、という構成を第4の態様として提案する。 Further, the present invention provides a logic integrated circuit according to the third aspect, the configuration unit, the setting of the logical operation of one or more arithmetic logic unit which receives the input of the notification data and between the one or more arithmetic logic unit the connection, by changing in response to the detection of occurrence of the error, we propose the one or more logic units, a structure that is configured to retain the attribute data as the fourth aspect.

また、本発明は、上記の第1乃至第4の態様のいずれかの論理集積回路において、前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットは、前記第1のデータ処理と関連する第3のデータ処理を行い、前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットは、前記第1のデータ処理と関連する第4のデータ処理を行い、 前記第1のデータ処理におけるエラーの発生を検出する1以上の論理演算ユニットは、エラーの発生を検出した場合、前記第4のデータ処理を行う論理演算ユニットのうちの1以上の論理演算ユニットに通知データを出力し、前記通知データの入力を受けた前記第4のデータ処理を行う 1以上の論理演算ユニットは、 通知データの入力に応じて、前記第4のデータ処理に代えて、前記第1のデータ The present invention, in any one of the logic integrated circuit according to the first to fourth embodiments described above, of the plurality of logic units, one or more logic units is provided with the first data processing related third performs data processing of the of the plurality of logic units, one or more arithmetic logic unit performs a fourth data processing associated with the previous SL first data processing, the first data 1 or more logic units for detecting the occurrence of errors in the process, when detecting the occurrence of an error, outputs the notification data to one or more logic units of the logic unit for performing the fourth data processing one or more arithmetic logic unit for performing the fourth data processing when receiving the input of said notification data in response to the input of the notification data, instead of the fourth data processing, the first data 理または前記第3のデータ処理で処理されたデータを保持する、という構成を第5の態様として提案する。 Holding the treated with sense or the third data processing data, we propose a fifth aspect of the configuration of.

上記の第1の態様によれば、論理集積回路の第1のデータ処理におけるエラーの発生前に第2のデータ処理を行っていた論理演算ユニットに、当該エラーの原因の特定に役立つ属性データが保持される。 According to a first aspect, the arithmetic logic unit which carried out the second data processing before the occurrence of an error in the first data processing logic integrated circuits, the attribute data to help determine the cause of the error It is held. 従って、エラーの原因の特定に役立つ属性データの保持のためにエラーの発生前の論理集積回路のリソースが占有されない。 Thus, the resources of the logic integrated circuit before an error occurs due to the retention of attribute data to help determine the cause of the error is not occupied.

上記の第2の態様によれば、論理集積回路において第1のデータ処理のエラーの検出と属性データの生成が行われる。 According to a second aspect, the generation of the detection and attribute data in the error of the first data processing is performed in the logic integrated circuit.

上記の第3の態様によれば、エンジニアは、第1のデータ処理において発生したエラーの原因を、当該エラーの発生前に第2のデータ処理を行っていた論理演算ユニットに保持された属性データを用いて特定しつつプログラムを変更することにより、論理集積回路の設計を行うことができる。 According to a third aspect of the engineers, first the source of errors in data processing, the attribute data held in the arithmetic logic unit which carried out the second data processing before the occurrence of the error by changing the program while identifying with, it is possible to design the logic integrated circuits.

上記の第4の態様によれば、第1のデータ処理におけるエラーの発生前に第2のデータ処理を行うように構成されていた論理演算ユニットが、当該エラーの発生後に、当該エラーの原因の特定に役立つ属性データを保持するように再構成される。 According to a fourth aspect of the logical operation unit is configured to perform a second data processing before the occurrence of an error in the first data processing, after the occurrence of the error, the cause of the error reconfigured to hold attribute data that may help identify.

上記の第5の態様によれば、第1のデータ処理におけるエラーの発生後に、第1のデータ処理または第1のデータ処理と関連する第3のデータ処理で処理されたデータが、当該エラーの発生前に第4のデータ処理を行っていた論理演算ユニットに保持され、エラーの原因の特定に利用可能となる。 According to a fifth aspect of the above, after the occurrence of an error in the first data processing, the third data processing in the processing data associated with the first data processing or the first data processing, of the error held at a logic operation unit which carried out the fourth data processing before they occur, it will be available to identify the cause of the error.

上記の第6の態様によれば、PLD(Programmable Logic Device)において、第1のデータ処理におけるエラーの発生前に第2のデータ処理を行っていた論理演算ユニットが、当該エラーの発生後に当該エラーの原因の特定に役立つ属性データを保持するように指示される。 According to a sixth aspect of the, PLD in (Programmable Logic Device), logic unit which carried out the second data processing before the occurrence of an error in the first data processing, the error after the occurrence of the error It is instructed to hold attribute data to help determine the cause of the. 従って、エラーの原因の特定に役立つ属性データの保持のためにエラーの発生前の論理集積回路のリソースが占有されない。 Thus, the resources of the logic integrated circuit before an error occurs due to the retention of attribute data to help determine the cause of the error is not occupied.

一実施形態にかかる論理集積回路のハードウェア構成を示した図。 Diagram showing a hardware configuration of a logic integrated circuit according to an embodiment. 一実施形態にかかるデータ処理装置の構成を示した図。 Diagram showing a configuration of a data processing apparatus according to an embodiment. 一変形例にかかるデータ処理装置の構成を示した図。 Diagram showing a configuration of a data processing apparatus according to a modification. 一変形例にかかるデータ処理装置の構成を示した図。 Diagram showing a configuration of a data processing apparatus according to a modification.

[実施形態] [Embodiment]
本発明の一実施形態を、図面を参照しつつ具体例を用いて説明する。 An embodiment of the present invention will be described with reference to specific examples with reference to the drawings. 図1は、本実施形態の一具体例にかかる論理集積回路1(論理集積回路の一例)のハードウェア構成を示した図である。 Figure 1 is a diagram showing a hardware configuration of a logic integrated circuit 1 according to an embodiment of the present embodiment (an example of a logic integrated circuits). 論理集積回路1のハードウェア構成は、既知のFPGA(Field Programmable Gate Array)のハードウェア構成である。 Hardware configuration of the logic integrated circuit 1 is a hardware configuration of a known FPGA (Field Programmable Gate Array). なお、図1は、論理集積回路1に加え、論理集積回路1のコンフィギュレーション(後述)を指示するプログラムを記憶するEEPROM(Electrically Erasable Programmable Read-Only Memory)8もあわせて示している。 Incidentally, FIG. 1, in addition to the logic integrated circuit 1, are also shown EEPROM (Electrically Erasable Programmable Read-Only Memory) 8 for storing a program for instructing the configuration logic integrated circuit 1 (described later).

論理集積回路1は、基板上にマトリックス状に配置された複数のロジックセル11(論理演算ユニットの一例)と、複数のロジックセル11の周りを囲むように格子状に配置された内部配線12と、ロジックセル11により利用されるデータを記憶するブロックRAM(Random Access Memory)13と、EEPROM8に記憶されているプログラムをロジックセル11および内部配線12にロードする回路であるローダ14(構成部の一例)と、コンピュータやEEPROM8等の外部の装置とデータの入出力を行うインタフェースであるI/O部15を備える。 Logic integrated circuit 1 includes a plurality of logic cells 11 arranged in a matrix on a substrate (an example of a logic unit), an internal wiring 12 arranged in a lattice shape so as to surround the plurality of logic cells 11 , a block RAM (Random Access memory) 13 for storing data utilized by the logic cells 11, an example of a loader 14 (constituting unit is a circuit for loading the program stored in EEPROM8 logic cell 11 and internal wiring 12 ) and comprises an I / O unit 15 is an interface for inputting and outputting external device and the data of the computer or EEPROM8 like. また、論理集積回路1は、図1において図示せぬ構成部として、クロックネットワーク、演算器等を備える。 The logic integrated circuit 1, as components not shown in FIG. 1, comprising a clock network, a calculator or the like. なお、図1においては、ロジックセル11の数が4行×4列の計16である場合を例示しているが、ロジックセル11の数はこれに限られない。 In FIG. 1, illustrates a case where the number of logic cells 11 is a total of 16 of 4 rows × 4 columns, the number of logic cells 11 is not limited to this.

論理集積回路1に電力が供給されると、ローダ14はEEPROM8からプログラムを読み出し、読み出したプログラムに従い、ロジックセル11の各々のルックアップテーブルにデータを書き込む。 When power is supplied to the logic integrated circuit 1, the loader 14 reads a program from the EEPROM 8, in accordance with the read program, and writes the data to each look-up table of logic cells 11. ルックアップテーブルは、ロジックセル11に入力されるデータ(入力データ)と、当該入力データの入力に応じてロジックセル11から出力されるデータ(出力データ)との対応関係を決定するデータである。 Lookup table, the data (input data) input to the logic cell 11 is data for determining the correspondence between the data (output data) output from the logic cell 11 in response to input of the input data. 従って、ローダ14によるルックアップテーブルに対するデータの書き込みにより、ロジックセル11の各々は、プログラムに従った論理演算を行う論理回路として構成される。 Thus, by writing data to the look-up table according to the loader 14, each of the logic cells 11 are configured as a logic circuit for performing a logic operation in accordance with the program.

また、ローダ14は、EEPROM8から読み出したプログラムに従い、内部配線12のSRAM(Static Random Access Memory)にデータを書き込む。 Also, the loader 14 in accordance with the program read from the EEPROM 8, writes the data to the SRAM internal wirings 12 (Static Random Access Memory). 格子状に配置された内部配線12は、各格子の内側のロジックセル11と接続されており、また、格子点等に配線間の接続のON/OFFを切り替えるスイッチを有している。 Internal wiring 12 arranged in a grid is connected to the inside of the logic cells 11 of each grid, also has a switch for switching ON / OFF of the connection between the wires in grid points or the like. 内部配線12は、SRAMに書き込まれたデータに従い、これらのスイッチのON/OFFを切り替える。 Internal wiring 12, in accordance with data written in the SRAM, switching the ON / OFF of the switches. このスイッチの切り替えにより、内部配線12が有する複数の配線間の結線が行われ、ロジックセル11間のデータの入出力の関係が決定される。 The switching of the switch, is performed connections between a plurality of wires having the internal wiring 12, input-output relations of data between the logic cell 11 is determined.

上述した、プログラムに従うロジックセル11の論理演算の設定および内部配線12の結線によるロジックセル11間の接続を以下、ロジックセル11の「コンフィギュレーション」という。 Described above, the following connections between logic cells 11 by wired logical operation of the configuration and internal wiring 12 of logic cells 11 in accordance with the program, the logic cells 11 as "Configuration".

図2は、ロジックセル11のコンフィギュレーションが完了した後の論理集積回路1の構成を示した図である。 Figure 2 is a diagram showing a configuration of a logic integrated circuit 1 after the configuration of the logic cell 11 has been completed. すなわち、論理集積回路1は、EEPROM8に記憶されているプログラムに従いロジックセル11のコンフィギュレーションを行うことにより、図2に示す構成部を備えるデータ処理装置2となる。 That is, the logic integrated circuit 1, by performing the configurations of logic cells 11 in accordance with a program stored in the EEPROM 8, a data processing apparatus 2 having the configuration unit shown in FIG.

データ処理装置2は、コンピュータ9から圧縮された画像データの入力を受け、入力された画像データに対し、伸張処理(圧縮の伸張、第1のデータ処理の一例)と色調整処理(第2のデータ処理の一例)をこの順序で施した後、処理後の画像データをコンピュータ9に出力する。 The data processing apparatus 2 receives an input of compressed image data from the computer 9, on the input image data, (decompression of the compression, an example of a data processing) decompression processing and color adjustment processing (second It was subjected to an example) of the data processing in this order, and outputs the processed image data to the computer 9.

データ処理装置2は、上記の伸張処理においてエラーが発生した場合、当該エラーを検出し、当該エラーの原因の特定に役立つ属性データを内部に保持する機能を備える。 The data processing device 2, if an error occurs in the expansion process described above, a function of detecting the error, holds the attribute data to help determine the cause of the error therein. 属性データは、例えば、エラーが検出された時点で伸張処理において用いられていたデータのジョブ番号、ページ番号、バンド番号等を示すデータである。 Attribute data, for example, data indicating error job number of data that has been used in the expansion process at the time of the detected page numbers, a band number. これらのデータは、コンピュータ9からデータ処理装置2に入力された画像データのどの部分を用いた伸張処理中にエラーが発生したかを特定するために役立つ。 These data will help determine whether an error has occurred during the stretching process using which part of the image data input from the computer 9 to the data processing device 2.

データ処理装置2は、伸張処理部21と、ロギング部22と、属性データ生成部23と、色調整処理部/属性データ保持部24と、検出部25を備える。 The data processing apparatus 2 includes a decompression processing unit 21, a logging unit 22, an attribute data generator 23, a color adjustment processing unit / attribute data holding section 24, the detection unit 25. これらの構成部の各々は、コンフィギュレーションによって、複数のロジックセル11のうちの1以上のロジックセル11により構成されたものである。 Each of these components is by the configuration, in which is composed of one or more logic cells 11 of the plurality of logic cells 11. また、これらの構成部の各々には、コンフィギュレーションに伴い、ブロックRAM13のいずれかの領域が割り当てられている。 Further, each of these components, with the configuration, any region of the block RAM13 are allocated.

伸張処理部21は、コンピュータ9から入力される圧縮された画像データを伸張する。 Decompression processing unit 21 decompresses the compressed image data is input from the computer 9. ロギング部22は、伸張処理部21で処理されるデータの全てまたは一部のコピーを伸張処理部21から受け取り、ログデータとして保持する。 Logging unit 22 receives a copy of all or part of the data to be processed by the decompression processing section 21 from the decompression processing unit 21, and holds it as the log data. ロギング部22はFIFO(First In, First Out)に従いログデータを保持するため、ロギング部22に保持されているログデータは、ロギング部22が保持可能なデータ容量の範囲内で最も新しいログデータである。 Logging 22 FIFO (First In, First Out) for holding the log data in accordance with the log data held in the logging unit 22, the newest log data within the logging unit 22 is a data capacity capable of holding is there.

属性データ生成部23は、伸張処理部21で処理されているデータの属性を示す属性データを生成する。 Attribute data generating unit 23 generates attribute data indicating the attribute of the data being processed by the decompression processing unit 21. 属性データは、例えば上述したように、伸張処理部21で処理されているデータのジョブ番号、ページ番号、バンド番号等を示すデータである。 Attribute data, for example, as described above, the job number of the data being processed by the decompression processing unit 21, a page number, a data showing a band number.

色調整処理部/属性データ保持部24は、検出部25によりエラーの検出が行われる前は色調整処理部241として動作し、エラーの検出が行われた後は属性データ保持部242として動作する。 Color adjustment processing unit / attribute data holding unit 24 operates as the color adjustment processing unit 241 before the error detection is performed by the detection unit 25, operates as an attribute data storage unit 242 after the error detection is performed .

色調整処理部241は、伸張処理部21により伸張された画像データの色調整を行う。 Color adjustment processing section 241 performs color adjustment of image data decompressed by the decompression processing unit 21. 色調整処理部241により色調整の行われた画像データは、コンピュータ9に出力される。 The image data subjected to the color adjustment by the color adjustment processing section 241 is output to a computer 9.

属性データ保持部242は、検出部25によるエラーの検出が行われた時点(以下、便宜的に「エラー発生時」という)で属性データ生成部23が生成していた属性データを属性データ生成部23から取得し保持する。 Attribute data holding unit 242, when the error of the detection by the detection unit 25 has been performed (hereinafter, conveniently "when an error occurs" hereinafter) in the attribute data generator 23 attribute data generating unit attribute data which has been generated to get from 23 to hold. その際、属性データ保持部242は、必要に応じて、属性データのビット数を属性データ保持部242が保持するデータのビット数に揃える処理を行った後、属性データを保持する。 At that time, the attribute data holding unit 242, if necessary, after the number of bits of attribute data attribute data holding unit 242 performs the process of aligning the numbers of data bits held, holds the attribute data. 属性データ保持部242が属性データの保持に用いるメモリ(ブロックRAM13の領域)は、エラーの発生前に色調整処理部241が色調整処理に用いるデータ(例えば、色調整パラメータ等)の記憶に用いていたメモリである。 Memory attribute data holding unit 242 is used to hold the attribute data (area of ​​the block RAM 13) is used to store data used in the color adjustment processing unit 241 before the occurrence of an error the color adjustment processing (e.g., color adjustment parameters, etc.) and is a memory had.

上記のように、色調整処理部241は、伸張処理部21により生成されたデータ(伸張された画像データ)を用いて処理を行う。 As described above, the color adjustment processing section 241 performs processing by using the data generated by the expansion processing unit 21 (decompressed image data). 従って、伸張処理部21においてエラーが生じた後は、色調整処理部241は正しいデータを生成することができない。 Therefore, after an error occurs in the decompression processing section 21, the color adjustment processing section 241 can not generate the correct data. 従って、エラーの発生前に色調整処理部241として動作していたロジックセル11に割り当てられているブロックRAMの領域に保持されている色調整パラメータ等のデータは、エラーの発生後は不要となる。 Therefore, data such as color adjustment parameters held in the area of ​​the block RAM allocated to the logic cell 11 is operating as the color adjustment processing unit 241 before the occurrence of the error, after the error occurs is not required . そのため、エラーの発生後は、当該ブロックRAMの領域を、属性データを保持するための記憶手段として用いる。 Therefore, after the occurrence of errors, the area of ​​the block RAM, is used as storage means for holding attribute data.

検出部25は、伸張処理部21で処理されるデータ、より具体的には、伸張処理部21に入力されるデータ、伸張処理部21の内部において生成される中間データ、伸張処理部21から出力されるデータの少なくともいずれか、を監視し、当該データが異常値を示すか否かを判定することにより、エラーの検出を行う。 Detector 25, data processed by the decompression processing unit 21, more specifically, data input to the decompression processing section 21, the intermediate data generated in the interior of the decompression processing section 21, the output from the decompression processing unit 21 at least one of data to be monitors, by determining whether the data indicates an abnormal value, to detect the error. なお、伸張処理部21で処理されるデータが異常値を示すか否かの判定の方法としては、例えば、予め定められた閾値との比較や、伸張処理部21における処理に応じて変化する参照値との比較等、いずれの方法が採用されてもよい。 As a method of determining data to be processed by the decompression processing unit 21 is whether indicates an abnormal value, for example, comparison of a predetermined threshold varies according to the process in the decompression processing section 21 references comparisons, and the value, any method may be employed.

検出部25は、エラーを検出すると、エラーの検出を通知する通知データをロギング部22、属性データ生成部23、色調整処理部/属性データ保持部24に出力する。 Detector 25 detects an error, outputs the notification data for notifying the detection of the error logging unit 22, the attribute data generator 23, the color adjustment processing unit / attribute data holding section 24. また、検出部25は、エラーの検出を通知する通知データをコンピュータ9にも出力する。 The detection unit 25 also outputs the notification data for notifying the detection of errors in the computer 9.

ロギング部22は、検出部25から通知データの入力を受けると、その時点で保持しているログデータをその後、更新せずに保持し続ける。 Logging unit 22 receives the input of the notification data from the detector unit 25, then the log data held in the time continues to hold without updating. このようにロギング部22に保持されるログデータは、エラー発生時に伸張処理部21で処理されていたデータのコピーであるため、エラーの原因の特定に役立つ。 The log data stored in the logging unit 22 as is a copy of the data being processed by the decompression processing unit 21 when an error occurs, help identify the cause of the error.

色調整処理部241として機能していた色調整処理部/属性データ保持部24は、検出部25から通知データの入力を受けると、その後は属性データ保持部242として動作する。 Color adjustment processing unit / attribute data holding unit 24 to function as the color adjustment processing unit 241 receives the input of the notification data from the detector 25, then operates as an attribute data storage unit 242. 属性データ生成部23は、検出部25から通知データの入力を受けると、その時点で生成し保持していた属性データを属性データ保持部242として動作する色調整処理部/属性データ保持部24に引き渡す。 Attribute data generator 23 receives the input of the notification data from the detector 25, the color adjustment processing unit / attribute data holding unit 24 that operates the attribute data held generated at that time as the attribute data holding unit 242 hand over. 属性データ保持部242は属性データ生成部23から引き渡される属性データを保持する。 Attribute data holding unit 242 holds the attribute data to be delivered from the attribute data generator 23.

コンピュータ9は、データ処理装置2の検出部25から通知データの入力を受けると、エラーが発生した旨の通知(エラーメッセージの表示等)を行う。 Computer 9 performs upon receiving the input of the notification data from the detection unit 25 of the data processing device 2, a notification indicating that an error has occurred (the display of an error message, etc.). エンジニアがこの通知に応じてコンピュータ9に対し予め定められた操作を行うと、コンピュータ9はデータ処理装置2に対しログデータおよび属性データの要求を行う。 When engineers perform predetermined operation to the computer 9 in accordance with this notification, the computer 9 issues a request of log data, and attribute data to the data processing device 2. この要求に応じて、ロギング部22は保持しているログデータを、また、属性データ保持部242は保持している属性データを、コンピュータ9に出力する。 In response to this request, the log data logging unit 22 holds, also, attribute data holding unit 242 the attribute data stored, and outputs to the computer 9.

コンピュータ9は、データ処理装置2から入力されるログデータおよび属性データを表示する。 Computer 9 displays the log data and attribute data are inputted from the data processing device 2. エンジニアはコンピュータ9に表示されるこれらのデータを利用しつつ、エラーの発生の原因を特定する。 Engineers while using these data displayed on the computer 9, to determine the cause of occurrence of the error. 例えば、エンジニアは属性データに基づき、コンピュータ9からデータ処理装置2に入力された画像データのうち、どの部分がエラー発生時に伸張処理部21において処理されていたかを特定する。 For example, engineers based on the attribute data, among the image data input from the computer 9 to the data processing device 2, which portion is identified whether being processed in the expansion processing unit 21 when an error occurs. また、エンジニアはログデータに基づき、エラー発生時に伸張処理部21がコンピュータ9から受け取り処理していたデータを特定する。 Moreover, engineers based on the log data, the decompression processing unit 21 at the time of the failure is to identify the data that receives and processes from the computer 9. そして、エンジニアは特定したそれらのデータを照合することにより、伸張処理部21に入力されたデータに既にエラーが含まれていたか、それとも、伸張処理部21に入力されたデータにエラーは含まれておらず、伸張処理部21の処理においてエラーが生じたか、を判定する。 The engineer by matching their data specified, either already contained errors in the input to the decompression processing unit 21 data, or, an error is included in the input to the decompression processing section 21 data Orazu determines whether an error has occurred in the process of expansion processing unit 21. なお、この判定をエンジニアが行わず、コンピュータ9が解析用のプログラムに従い行う構成としてもよい。 This determination engineer without the computer 9 may be configured to perform in accordance with the program for analysis.

上述のように、論理集積回路1によれば、伸張処理部21におけるエラーの発生前に色調整処理部241として動作する1以上の論理演算ユニットが、当該エラーの発生後には伸張処理部21においてエラー発生時に処理されていたデータの属性を示す属性データを保持する属性データ保持部242として動作する。 As described above, according to the logic integrated circuit 1, the one or more logic unit which operates as the color adjustment processing unit 241 before the occurrence of an error in the decompression processing section 21, the expansion processing section 21 after the occurrence of the error It operates as attribute data holding section 242 for holding the attribute data indicating the attributes of the data that was being processed when the error occurred. そのため、エラーの発生前において、論理集積回路1の論理演算ユニットが、エラー発生時に備えて属性データを保持するために占有されることはない。 Therefore, before the occurrence of errors, arithmetic logic unit of the logic integrated circuit 1, will not be occupied in order to retain the attribute data includes the time of the error.

[変形例] [Modification]
上述した実施形態は一具体例であって、本発明の技術的思想の範囲内で様々に変形可能である。 The above-described embodiment is merely an example, and can variously modified within the scope of the technical idea of ​​the present invention. 以下にそれらの変形の例を示す。 An example of such modifications below. なお、上述した実施形態と以下に例示する変形例はそれらの2以上が組み合わされてもよい。 Note that modification illustrated below with the above-described embodiments may be combined two or more thereof.

(1)上述したデータ処理装置2は画像データに対し処理を施す。 (1) Data processing apparatus 2 described above performs processing on the image data. データ処理装置2が処理するデータは画像データに限られず、いずれの種類のデータがデータ処理装置2により処理されてもよい。 Data that the data processing apparatus 2 to process is not limited to image data, any kind of data may be processed by the data processing device 2.

(2)上述したデータ処理装置2は、外部の装置から入力されるデータに対し、伸張処理と色調整処理という2つの処理をこの順序で行う。 (2) the data processing apparatus 2 described above, with respect to data input from an external device, perform two steps of expansion processing and the color adjustment processing in this order. データ処理装置2が行うデータ処理の数は2以上であればいずれの数であってもよい。 The number of data processing by the data processing apparatus 2 performs can be any number as long as it is two or more. また、データ処理装置2が行う複数のデータ処理の関係、すなわち、いずれのデータ処理の出力がいずれのデータ処理の入力となるか、は様々に設計されてよい。 The relationship between a plurality of data processing by the data processing apparatus 2 is performed, i.e., whether the output of one of the data processing is input from any of the data processing, may be variously designed.

図3は、データ処理装置2が3以上の処理を行うように構成された一例を示した図である。 Figure 3 is a diagram showing an example that is configured so that the data processing device 2 performs three or more processing. なお、図3において、検出部25から他の構成部への通知データの出力を示す矢印は図示を省略している。 In FIG. 3, arrows indicating the output of the notification data from the detector 25 to the other components is omitted.

図3に例示のデータ処理装置2は、処理部31〜37の7つの処理部において、各々、予め定められた処理を行う。 The data processing apparatus 2 illustrated in FIG. 3, the seven processing units of the processing unit 31 to 37, respectively, performs the predetermined process. また、図3に示すように、データ処理装置2がコンピュータ9から受け取るデータは処理部31に入力され、処理部31の出力データは処理部32と処理部33に入力される。 Further, as shown in FIG. 3, the data processing device 2 is the data received from the computer 9 is input to the processing unit 31, the output data of the processing unit 31 is input to the processing unit 32 and the processing unit 33. 処理部32の出力データは処理部34に入力される。 Output data of the processing unit 32 is input to the processing unit 34. 処理部33の出力データは処理部35と処理部37に出力される。 Output data of the processing unit 33 is output to the processing unit 35 and the processor 37. 処理部34の出力データは処理部36に出力される。 Output data of the processing unit 34 is output to the processing unit 36. 処理部35の出力データはコンピュータ9に出力される。 Output data of the processing unit 35 is output to a computer 9. 処理部37の出力データはコンピュータ9に出力される。 Output data of the processing unit 37 is output to a computer 9. 処理部36の出力データは処理部37に出力される。 Output data of the processing unit 36 ​​is output to the processor 37.

図3に例示のデータ処理装置2において、検出部25は処理部34のエラーを検出するように構成されている。 In the data processing apparatus 2 of the example in FIG. 3, the detection unit 25 is configured to detect an error in the processing unit 34. この場合、処理部34においてエラーが検出された場合、属性データを保持する属性データ保持部として動作するように構成可能な処理部は処理部32、処理部36、処理部37の3つである。 In this case, if the error in the processing unit 34 is detected, configurable processing unit processing unit 32 to operate as an attribute data storage unit storing attribute data, processing unit 36, there are three processing units 37 . 処理部34で処理されるデータは、処理部31、処理部32の順序で処理されたデータである。 Data processed by the processing unit 34, processing unit 31, a data processed in the order of the processing unit 32. すなわち、処理部31と処理部32は、データ処理の流れにおいて、処理部34の上流に位置する処理部である。 That is, the processing unit 31 and processing unit 32, the flow of data processing is a processing unit located upstream of the processing unit 34. また、処理部34で処理されたデータは、処理部36、処理部37の順序で処理される。 Also, data processed by the processing unit 34, processing unit 36, are processed in the order of the processing unit 37. すなわち、処理部36と処理部37は、データ処理の流れにおいて、処理部34の下流に位置する処理部である。 That is, the processing unit 36 ​​and the processor 37 in the flow of data processing is a processing unit located downstream of the processing unit 34. また、処理部33の出力データは処理部37に入力され、処理部37からコンピュータ9へと出力されるデータに影響を与える。 Further, the output data of the processing unit 33 is input to the processing unit 37, affects the data output from the processor 37 to the computer 9. 従って、処理部31、処理部32、処理部36、処理部37、処理部33の各々のデータ処理は、処理部34におけるデータ処理と関連するデータ処理である。 Therefore, the processing unit 31, processing unit 32, processing unit 36, processing unit 37, each of the data processing unit 33, a data processing associated with data processing in the processing unit 34.

処理部31、処理部32、処理部36、処理部37、処理部33のうち、処理部31と処理部33の処理は、処理部35からコンピュータ9へと出力されるデータとも関連している。 Processing unit 31, processing unit 32, processing unit 36, processing unit 37, among the processing unit 33, the processing of the processing unit 31 and the processing unit 33 is associated from the processing unit 35 with data output to the computer 9 . そして、処理部34においてエラーが生じても、処理部35からコンピュータ9へ出力されるデータはそのエラーの影響を受けない。 Then, the error in the processing unit 34 even if the data output from the processing unit 35 to the computer 9 is not affected by the error. 従って、処理部34におけるエラーが検出された後も、処理部31と処理部33は通常動作時の処理を継続するように構成されている。 Therefore, even after the error in the processing unit 34 is detected, the processing unit 31 and the processing unit 33 is configured to continue processing in the normal operation. 一方、処理部32、処理部36、処理部37は、処理部34においてエラーが生じると、コンピュータ9へ正しいデータを出力する、という目的に照らした場合、その後、エラーの発生前に行っていたデータ処理を継続しても無意味であるため、処理部34のエラー検出の後は属性データ保持部として動作するように予め構成されている。 On the other hand, the processing unit 32, processing unit 36, processor 37, when an error occurs in the processing unit 34, and outputs the correct data to the computer 9, when light of the purpose of, then, was performed before the occurrence of the error because be continued data processing is meaningless, after the error detection processing unit 34 is pre-configured to operate as an attribute data storage unit.

すなわち、処理部32、処理部36、処理部37のうちブロックRAMの領域が割り当てられている処理部があれば、当該処理部に割り当てられているブロックRAMの領域に、エラーの発生後に属性データを書き込むように、1以上のロジックセル11が書き込み制御回路として動作するように、予めコンフィギュレーションされている。 That is, the processing unit 32, processing unit 36, if there is processing unit region of the block RAM is allocated among the processing section 37, the area of ​​the block RAM allocated to the processing unit, the attribute data after the occurrence of an error to write, as one or more logic cell 11 operates as a write control circuit, which is preconfigured.

なお、上記のように、複数の処理部が属性データ保持部として動作する場合、属性データ生成部23からの経路が短い属性データ保持部から順に属性データの保持を行うように構成されることが望ましい。 Incidentally, as described above, when a plurality of processing units to operate as an attribute data storage unit, that the path from the attribute data generator 23 is composed of a short attribute data holding unit so as to perform holding of the attribute data in the order desirable. そのように構成されることで、属性データ保持部が属性データ生成部23から属性データを取得する処理が短時間で完了するためである。 By so arranged, in order to process the attribute data holding unit obtains the attribute data from the attribute data generator 23 is completed in a short time.

また、上記のように、エラー検出の後、属性データ保持部として動作可能な処理部が複数(上記の例では、処理部32、処理部36、処理部37の3つ)ある場合、必ずしもそれらの全てが属性データ保持部として動作するように構成されなくてもよい。 Further, as described above, after an error detection, operable processor plurality as attribute data holding unit (in the above example, the processing unit 32, processing unit 36, three of processor 37) if there necessarily thereof it may not be configured such that all operate as attribute data holding unit.

例えば、処理部34における処理が、処理部37からコンピュータ9へ出力されるデータに対し必須の処理ではない場合、処理部34においてエラーが発生した後は、処理部34は処理部32から入力されるデータをそのまま処理部36に出力するように構成されてもよい。 For example, processing in the processing unit 34, when the processor 37 is not an essential process for the data to be output to the computer 9, after an error has occurred in the processing unit 34, processing unit 34 is input from the processing unit 32 that the data may be configured to so as to output it to the processing unit 36. この場合、処理部36と処理部37は処理部34のエラー発生後もエラー発生前に行っていた処理を継続するように構成される。 In this case, the processing unit 36 ​​and the processing unit 37 is configured to continue after an error processing unit 34 also had done before the error processing.

また、処理部34のエラー発生後、エラーの再現を確認する等の目的で、処理部34の処理を継続させ、エラー検出後において処理部34で行われるデータ処理、および、処理部34で行われるデータ処理に関連するデータ処理(第3のデータ処理の一例)を行う処理部(処理部31、処理部32、処理部36、処理部37、処理部33)で処理されるデータの少なくとも一部を、いずれかの属性データ保持部に保持させる構成が採用されてもよい。 Also, after an error processing unit 34, the purpose of confirming the reproducibility error, to continue the processing of the processing unit 34, the data processing performed by the processing unit 34 after the detection error, and the row processing unit 34 the data processing unit for performing (third example of a data processing) associated with the data processing dividing (processing unit 31, processing unit 32, processing unit 36, processor 37, processor 33) of the data to be processed in at least one the part, configured to be held to any one of the attribute data holding unit may be employed.

例えば、処理部37(第2のデータ処理を行う処理部の一例)に用いられるロジックセル11を、処理部34(第1のデータ処理を行う処理部の一例)のエラー検出後は属性データ保持部として機能するように予め構成しておく。 For example, processor 37 of logic cells 11 used in (an example of a processing unit for performing a second data processing), after the error detection processing unit 34 (an example of a processing unit for performing a first data processing) the attribute data retention advance configured to function as a part. また、処理部36(第4のデータ処理を行う処理部の一例)に用いられるロジックセル11を、処理部34のエラー検出後は処理部34において処理されたデータを保持する処理データ保持部として機能するように予め構成しておく。 Further, the logic cells 11 used in the processing unit 36 ​​(an example of a fourth processing unit that performs data processing), after the error detection processing unit 34 as a processing data holding unit for holding data processed in processor unit 34 advance configured to function. そして、処理部34は検出部25によりエラーが検出された後、予め定められた数のサイクルだけ、処理部32から入力されるデータに対する処理を行う。 Then, the processing unit 34 after the error is detected by the detection unit 25, only a predetermined number of cycles, performs processing on data input from the processing unit 32. エラー検出後に属性データ保持部として機能する処理部37は属性データ生成部23から属性データを取得して保持する。 Processing unit 37 which functions as an attribute data storage unit after the detection error acquires and holds the attribute data from the attribute data generator 23. また、エラー検出後に処理データ保持部として機能する処理部36は処理部34から出力されるデータを取得して保持する。 The processing unit 36 ​​that functions as a processing data holding unit after the detection error acquires and holds the data outputted from the processing unit 34.

また、上記の例では、処理データ保持部は、処理部34のエラーが検出された後に、処理部34(エラー検出の対象である処理部)により処理されたデータを保持する。 Further, in the above example, processing data holding unit, after the error processing unit 34 is detected, holding the data processed by the processing unit 34 (is the object processing unit of error detection). これに代えて、または加えて、処理データ保持部が、処理部34のエラーが検出された後に、処理部34が行うデータ処理に関連するデータ処理を行う処理部(上記の例では、処理部31、処理部32、処理部36、処理部37、処理部33)のいずれかにより処理されたデータを保持するように予め構成してもよい。 Alternatively, or in addition, processing data holding unit, after the error processing unit 34 is detected, the processing unit (the above example to perform data processing related to data processing by the processing unit 34 is performed, the processing unit 31, the processing unit 32, processing unit 36, processing unit 37, may be pre-configured to hold the processed data by any of the processing unit 33).

例えば、処理部37(第2のデータ処理を行う処理部の一例)に用いられるロジックセル11を、処理部34(第1のデータ処理を行う処理部の一例)のエラー検出後は処理部36(第3のデータ処理を行う処理部の一例)により処理されたデータを保持する処理データ保持部として機能するように予め構成しておいてもよい。 For example, the logic cells 11 used in the processing unit 37 (an example of a processing unit for performing a second data processing), after the error detection processing unit 34 (an example of a processing unit for performing a first data processing) processing unit 36 may be pre-configured to function as a processing data holding unit for holding the processed data by the (third example of a processing unit which performs data processing).

上記のように、データ処理装置2に処理データ保持部を設ける構成によれば、エンジニアは、処理データ保持部に保持されるデータをエラーの原因特定に利用することができる。 As described above, according to the configuration in which the processing data holding unit to the data processing apparatus 2, the engineer can use the data held in the process data storage unit to cause a specific error.

(3)上述したデータ処理装置2は、伸張処理部21におけるデータ処理のエラーを検出するように構成されている。 (3) Data processing apparatus 2 described above is configured to detect an error of data processing in the expansion processing unit 21. これに代えて、または加えて、色調整処理部241におけるデータ処理のエラーを検出するようにデータ処理装置2が構成されてもよい。 Alternatively, or in addition, the data processing apparatus 2 may be configured to detect errors in the data processing in the color adjustment processing unit 241.

この場合、検出部25は色調整処理部241におけるデータ処理のエラーを検出し、ロギング部22は色調整処理部241のログデータを保持し、属性データ生成部23は色調整処理部241で処理されるデータの属性を示す属性データを生成するように構成される。 In this case, the detection unit 25 detects an error of data processing in the color adjustment processing unit 241, the logging unit 22 holds the log data of the color adjustment processing unit 241, the attribute data generator 23 processes the color adjustment processing unit 241 configured to generate attribute data indicating an attribute of data to be. また、伸張処理部21の構成に用いられるロジックセル11に割り当てられているブロックRAMの領域が、色調整処理部241で発生したエラーが検出部25により検出された後は、属性データを保持するように予め構成しておく。 The area of ​​the block RAM allocated to the logic cell 11 used in the construction of the expansion processing section 21, after the error that occurred in the color adjustment processing unit 241 is detected by the detection unit 25 holds the attribute data advance configured.

このように、データ処理装置2が備える複数の処理部のいずれのエラーを検出の対象とするかは様々に設計されてよい。 Thus, any errors in the plurality of processing units in which the data processing apparatus 2 is provided or the target of detection may be variously designed. また、エラー検出の対象とする処理部の数も1つに限られず、2以上であってもよい。 The number of processing units to be subjected to error detection is not limited to one or may be two or more.

(4)上述した論理集積回路1のハードウェア構成はFPGAのハードウェア構成であるが、各々が論理回路を有する複数の論理演算ユニットと、論理回路が使用するデータを保持するメモリを備える論理集積回路である限り、いずれの方式の論理集積回路が本発明において採用されてもよい。 (4) Although the hardware configuration of a logic integrated circuit 1 described above is a hardware configuration of the FPGA, logic integrated with a plurality of logical operation units, each having a logic circuit, a memory for holding data to be used by the logic circuit as long as a circuit, a logic integrated circuit according to any method may be employed in the present invention.

例えば、本発明にかかる論理集積回路として、ASIC(Application Specific Integrated Circuit)等の、PLDではない方式の論理集積回路が採用されてもよい。 For example, the logic integrated circuit according to the present invention, such as ASIC (Application Specific Integrated Circuit), may be logic integrated circuits to employ a method not PLD. その場合、図2に例示の構成部が、変更不可能な論理回路および結線により構成されることになる。 In that case, the configuration of the illustrated in FIG. 2, to be configured by a logic circuit and a connection can not change.

また、本発明にかかる論理集積回路として、DRP(Dynamic Reconfigurable Processor)等の、動作中に論理演算ユニットの論理演算の内容や論理演算ユニット間の結線を変更可能な方式の論理集積回路が採用されてもよい。 Further, as a logic integrated circuit according to the present invention, such as DRP (Dynamic Reconfigurable Processor), the logic integrated circuit logic units connected capable of changing method between logic operation contents and arithmetic logic unit of the operating is employed it may be.

図4は、論理集積回路としてDRPを採用した変形例にかかるデータ処理装置4の構成を示した図である。 Figure 4 is a diagram showing a configuration of a data processing apparatus 4 according to a modification employing the DRP as a logic integrated circuit. 図4(a)はエラーの発生前のデータ処理装置4の構成を示している。 Figure 4 (a) shows a configuration of a data processing apparatus 4 before the error occurred. すなわち、論理集積回路に電力が供給されると、ローダによる論理演算ユニットのコンフィギュレーションが行われ、図4(a)に示す構成を備える装置が実現される。 That is, when power is supplied to the logic integrated circuit, the configuration of the arithmetic logic unit according to the loader is executed, the device having the configuration shown in FIG. 4 (a) is realized.

通常動作時のデータ処理装置4は、コンピュータ9から入力される画像データに伸張処理を施す伸張処理部41と、伸張処理部41で処理されるデータのコピーをログデータとして保持するロギング部42と、伸張処理部41で処理されるデータの属性を示す属性データを生成する属性データ生成部43を備える。 The data processing apparatus 4 in normal operation, a decompression processing unit 41 for performing an expansion processing on the image data input from the computer 9, and the logging unit 42 which holds a copy of the data processed by the decompression processing section 41 as log data comprises attribute data generating unit 43 to generate attribute data indicating an attribute of data to be processed by the decompression processing unit 41. また、通常動作時のデータ処理装置4は、伸張処理部41から入力されるデータに色調整処理を施す色調整処理部44と、色調整処理部44で処理されるデータのコピーをログデータとして保持するロギング部45と、色調整処理部44で処理されるデータの属性を示す属性データを生成する属性データ生成部46を備える。 Further, the data processing apparatus 4 in normal operation, a color adjustment processing section 44 that performs color adjustment processing to the input data from the decompression processing unit 41, a copy of the data processed by the color adjustment processing section 44 as log data It includes a logging unit 45 which holds the attribute data generator 46 for generating attribute data indicating an attribute of data processed by the color adjustment processing section 44. さらに、データ処理装置4は、伸張処理部41および色調整処理部44で処理されるデータのエラーを検出する検出部47を備える。 Furthermore, the data processing unit 4 includes a detection unit 47 to detect an error of data processed by the decompression processing unit 41 and the color adjustment processing section 44.

検出部47が伸張処理部41のエラーを検出すると、ローダは伸張処理部41のエラー検出時用のプログラムに従い、論理集積回路の論理演算ユニットのコンフィギュレーションの変更(リコンフィギュレーション)を行う。 When the detection unit 47 detects an error in the decompression processing section 41, the loader according to the program for the detection of an error during decompression section 41, and changes the configuration of the arithmetic logic unit of logic integrated circuits (reconfiguration). 図4(b)は、伸張処理部41のエラー検出後にリコンフィギュレーションが行われた後のデータ処理装置4の構成を示している。 FIG. 4 (b), reconfiguration shows the configuration of a data processing device 4 after being performed after error detection decompression section 41. リコンフィギュレーションにより、エラーの発生前に色調整処理部44の構成に用いられていた論理演算ユニットは、エラーの発生後に属性データ保持部48を構成するようにリコンフィギュレーションされる。 The reconfiguration logic unit which has been used in the construction of the color adjustment processing unit 44 before the occurrence of the error is reconfigured to configure the attribute data holding unit 48 after the occurrence of an error. 属性データ保持部48は、属性データ生成部43から伸張処理部41の属性データを取得し保持する。 Attribute data holding unit 48 obtains the attribute data decompression section 41 from the attribute data generator 43 holding.

また、検出部47が色調整処理部44のエラーを検出すると、ローダは色調整処理部44のエラー検出時用のプログラムに従い、論理集積回路の論理演算ユニットのリコンフィギュレーションを行う。 Further, the detection unit 47 detects an error of the color adjustment processing section 44, the loader according to the program for the detection of an error during the color adjustment processing unit 44 performs reconfiguration of the logic unit of the logic integrated circuits. 図4(c)は、色調整処理部44のエラー検出後にリコンフィギュレーションが行われた後のデータ処理装置4の構成を示している。 FIG. 4 (c), reconfiguration after detecting the error of the color adjustment processing section 44 indicates the configuration of the data processing apparatus 4 after it has been made. リコンフィギュレーションにより、通常動作時に伸張処理部41の構成に用いられていた論理演算ユニットは、属性データ保持部49を構成するようになる。 The reconfiguration logic unit which has been used during normal operation in the configuration of the decompression processing section 41 is made to constitute the attribute data holding unit 49. 属性データ保持部49は、属性データ生成部46から色調整処理部44の属性データを取得し保持する。 Attribute data holding unit 49 obtains the attribute data of the color adjustment processing section 44 holds the attribute data generator 46.

なお、上記のリコンフィギュレーションが行われる際、変更の行われない構成部が保持しているデータは失われない。 Incidentally, when the above-described reconfiguration is performed, the data structure portion which is not subjected to the change is holding is not lost. 従って、エラー検出によりロックされたロギング部42およびロギング部45のデータや、属性データ生成部43および属性データ生成部46により生成されたデータは、リコンフィギュレーションの後も保持され、エラーの原因特定等に利用される。 Accordingly, data of a locked logging unit 42 and logging unit 45 by the error detection, the data generated by the attribute data generator 43 and the attribute data generator 46, after the reconfiguration is held, the cause of the error specific It is used to equal.

(5)上述した実施形態においては、ロジックセル11(論理演算ユニットの一例)の外部に設けられたブロックRAM13が、エラーの発生後に属性データを保持する。 (5) In the embodiment described above, the logic cells 11 blocks RAM13 provided outside of (an example of a logical operation unit) holds the attribute data after the error occurs. ロジックセル11の各々は、ルックアップテーブルを保持するメモリおよび入出力するデータを保持するレジスタを有している。 Each logic cell 11 has a register for holding data to the memory and input and output to hold the look-up table. このように、論理演算ユニットの各々が内部にデータを保持する記憶手段を有する場合、エラーの発生後に、属性データ保持部として動作する論理演算ユニットが、内部の記憶手段に属性データを保持する構成としてもよい。 Thus, if having a storage means for each of the logical operation unit holds the data therein, after the occurrence of an error, the logical operation unit operating as attribute data holding unit, configured to hold attribute data in the internal storage means it may be.

(6)上述した実施形態または変形例にかかる論理集積回路(PLD方式のもの)において論理演算ユニットのコンフィギュレーションを指示するプログラムは、例えば、コンピュータ9等の外部のデータ処理装置の記憶部に記憶され、当該記録装置から論理集積回路のEEPROM等のメモリへロードされて用いられる。 (6) a program instructing configuration of the arithmetic logic unit in the logic integrated circuit according to the embodiment or modifications described above (those of the PLD method), for example, stored in the storage unit of the external data processing device such as a computer 9 It is, used by being loaded from the recording device to a memory such as EEPROM of logic integrated circuits. 当該プログラムは、持続的にデータを記録する記録媒体に記録されて配布され、当該記録媒体からコンピュータ9等に読み取られてもよいし、インターネット等のデータ通信ネットワークを介してサーバ装置等からコンピュータ9等へダウンロードされる形態で配布されてもよい。 The program is distributed in the recording medium to continuously record the data may be read from the recording medium into a computer 9 or the like, the computer 9 via a data communication network such as the Internet server, etc. it may be distributed in a form that is downloaded to and the like.

1…論理集積回路、2…データ処理装置、4…データ処理装置、8…EEPROM、9…コンピュータ、11…ロジックセル、12…内部配線、13…ブロックRAM、14…ローダ、15…I/O部、21…伸張処理部、22…ロギング部、23…属性データ生成部、24…色調整処理部/属性データ保持部、25…検出部、31…処理部、32…処理部、33…処理部、34…処理部、35…処理部、36…処理部、37…処理部、41…伸張処理部、42…ロギング部、43…属性データ生成部、44…色調整処理部、45…ロギング部、46…属性データ生成部、47…検出部、48…属性データ保持部、49…属性データ保持部、241…色調整処理部、242…属性データ保持部 1 ... logic integrated circuit, 2 ... data processing apparatus, 4 ... data processing unit, 8 ... EEPROM, 9 ... computer, 11 ... logic cells, 12 ... internal wiring, 13 ... Block RAM, 14 ... loader, 15 ... I / O parts, 21 ... decompression section, 22 ... logging unit, 23 ... attribute data generation unit, 24 ... color adjustment processing unit / attribute data holding unit, 25 ... detection unit, 31 ... processing unit, 32 ... processing unit, 33 ... processing parts, 34 ... processing unit, 35 ... processing unit, 36 ... processing unit, 37 ... processing unit, 41 ... decompression section, 42 ... logging unit, 43 ... attribute data generation unit, 44 ... color adjustment processing unit, 45 ... logging parts, 46 ... attribute data generation unit, 47 ... detection unit, 48 ... attribute data holding unit, 49 ... attribute data holding section, 241 ... color adjustment processing section, 242 ... attribute data holding unit

Claims (5)

  1. 各々が論理回路を備える複数の論理演算ユニットを備え、 Each comprising a plurality of logical operation units comprising a logic circuit,
    前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットは、第1のデータ処理を行い、 Wherein among the plurality of logic units, one or more arithmetic logic unit performs the first data processing,
    前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットは、前記第1のデータ処理と関連する第2のデータ処理を行い、 Wherein among the plurality of logic units, one or more arithmetic logic unit performs the second data processing associated with the first data processing,
    前記複数の論理演算ユニットのうち、1以上の論理演算ユニットは、前記第1のデータ処理におけるエラーの発生を検出し、エラーの発生を検出した場合、前記第2のデータ処理を行う論理演算ユニットのうちの1以上の論理演算ユニットに通知データを出力し、 Among the plurality of logic units, one or more logic units, the first to detect the occurrence of errors in data processing, when detecting the occurrence of an error, the logical operation unit for performing the second data processing outputs notification data to one or more logic units of,
    前記通知データの入力を受けた 1以上の論理演算ユニットは、 通知データの入力に応じて、前記第2のデータ処理に代えて、前記第1のデータ処理の属性を示す属性データを保持する 論理集積回路。 1 or more logic units which receives the input of the notification data according to the input of the notification data, logic instead of the second data processing, holds the attribute data indicating an attribute of the first data processing integrated circuit.
  2. 記複数の論理演算ユニットのうち、1以上の論理演算ユニットは、前記属性データを生成する 請求項1に記載の論理集積回路。 Among previous SL plurality of logic units, one or more logic units, the logic integrated circuit according to claim 1 which generates the attribute data.
  3. メモリから読み出したデータに従い、前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットの論理演算の設定および当該1以上の論理演算ユニット間の接続を行うことにより、当該1以上の論理演算ユニットを、前記第1のデータ処理を行うように構成し、 According data read from the memory, of the plurality of logical operation units, by performing the connections between one or more logical set of logic operations of the arithmetic unit and the one or more logic units, the one or more logical operations the unit, configured to perform the first data processing,
    メモリから読み出したデータに従い、前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットの論理演算の設定および当該1以上の論理演算ユニット間の接続を行うことにより、当該1以上の論理演算ユニットを、前記第2のデータ処理を行うように構成し、 According data read from the memory, of the plurality of logical operation units, by performing the connections between one or more logical set of logic operations of the arithmetic unit and the one or more logic units, the one or more logical operations the unit, configured to perform the second data processing,
    メモリから読み出したデータに従い、前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットの論理演算の設定および当該1以上の論理演算ユニット間の接続を行うことにより、当該1以上の論理演算ユニットを、前記第1のデータ処理におけるエラーの発生を検出し、エラーの発生を検出した場合、前記第2のデータ処理を行うように構成された論理演算ユニットのうちの1以上の論理演算ユニットに通知データを出力するように構成し、 According data read from the memory, of the plurality of logical operation units, by performing the connections between one or more logical set of logic operations of the arithmetic unit and the one or more logic units, the one or more logical operations the unit, the first detecting the occurrence of an error in the data processing, when detecting the occurrence of an error, one or more logic units of the logic unit configured to perform the second data processing configured to output the notification data to,
    メモリから読み出したデータに従い、前記通知データの入力を受ける 1以上の論理演算ユニットの論理演算の設定および当該1以上の論理演算ユニット間の接続を行うことにより、当該1以上の論理演算ユニットを、前記第2のデータ処理に代えて 、前記属性データを保持するように構成する 構成部を備える 請求項1または2に記載の論理集積回路。 According data read from the memory, by making connections between logic operation settings and the one or more logic units of one or more arithmetic logic unit which receives the input of the notification data, the one or more logic units, wherein instead of the second data processing, the logic integrated circuit according to claim 1 or 2 comprising a component configured to retain the attribute data.
  4. 前記構成部は、前記通知データの入力を受ける 1以上の論理演算ユニットの論理演算の設定および当該1以上の論理演算ユニット間の接続を、前記エラーの発生の検出に応じて変更することにより、当該1以上の論理演算ユニットを前記属性データ保持するように構成する 請求項3に記載の論理集積回路。 The configuration unit sets a connection between the logical operation settings and the one or more logic units of one or more arithmetic logic unit which receives the input of the notification data, by changing in response to the detection of occurrence of the error, logic integrated circuit according to claim 3, said one or more logic units are configured to hold the attribute data.
  5. 前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットは、前記第1のデータ処理と関連する第3のデータ処理を行い、 Wherein among the plurality of logic units, one or more arithmetic logic unit performs a third data processing associated with the first data processing,
    前記複数の論理演算ユニットのうちの、1以上の論理演算ユニットは、前記第1のデータ処理と関連する第4のデータ処理を行い、 Wherein among the plurality of logic units, one or more arithmetic logic unit performs a fourth data processing associated with the previous SL first data processing,
    前記第1のデータ処理におけるエラーの発生を検出する1以上の論理演算ユニットは、エラーの発生を検出した場合、前記第4のデータ処理を行う論理演算ユニットのうちの1以上の論理演算ユニットに通知データを出力し、 1 or more logic units for detecting the occurrence of an error in the first data processing, when detecting the occurrence of an error, one or more logic units of the logic unit for performing the fourth data processing and it outputs the notification data,
    前記通知データの入力を受けた前記第4のデータ処理を行う 1以上の論理演算ユニットは、 通知データの入力に応じて、前記第4のデータ処理に代えて、前記第1のデータ処理または前記第3のデータ処理で処理されたデータを保持する 請求項1乃至4のいずれか1項に記載の論理集積回路。 The one or more logic units for performing the fourth data processing receives the notification data according to the input of the notification data, instead of the fourth data processing, the first data processing or the logic integrated circuit according to any one of claims 1 to 4 for holding the processed data in the third data processing.
JP2014057973A 2014-03-20 2014-03-20 Logic integrated circuit Active JP6337548B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014057973A JP6337548B2 (en) 2014-03-20 2014-03-20 Logic integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014057973A JP6337548B2 (en) 2014-03-20 2014-03-20 Logic integrated circuit

Publications (2)

Publication Number Publication Date
JP2015184725A JP2015184725A (en) 2015-10-22
JP6337548B2 true JP6337548B2 (en) 2018-06-06

Family

ID=54351237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014057973A Active JP6337548B2 (en) 2014-03-20 2014-03-20 Logic integrated circuit

Country Status (1)

Country Link
JP (1) JP6337548B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09254498A (en) * 1996-03-18 1997-09-30 Ricoh Co Ltd Printer apparatus
US6286114B1 (en) * 1997-10-27 2001-09-04 Altera Corporation Enhanced embedded logic analyzer
JP3553006B2 (en) * 2000-09-20 2004-08-11 日本電気株式会社 Error information retaining method for an information processing apparatus and an information processing apparatus
JP2005004099A (en) * 2003-06-13 2005-01-06 Kyocera Mita Corp Image forming apparatus
JP4670722B2 (en) * 2006-04-24 2011-04-13 パナソニック電工株式会社 Image processing apparatus
JP2013030906A (en) * 2011-07-27 2013-02-07 Fujitsu Ltd Programmable logic device
JP2013164711A (en) * 2012-02-10 2013-08-22 Nec Corp Arithmetic device and diagnosis control method thereof

Also Published As

Publication number Publication date
JP2015184725A (en) 2015-10-22

Similar Documents

Publication Publication Date Title
US20080229176A1 (en) Method for fast ecc memory testing by software including ecc check byte
US4658354A (en) Pipeline processing apparatus having a test function
US6384627B1 (en) Logic block used as dynamically configurable logic function
US7702978B2 (en) Soft error location and sensitivity detection for programmable devices
US7474121B1 (en) Configurable memory design for masked programmable logic
US20050071730A1 (en) Continuous self-verify of configuration memory in programmable logic devices
US7415640B1 (en) Methods and apparatuses that reduce the size of a repair data container for repairable memories
US5457789A (en) Method and apparatus for performing memory protection operations in a single instruction multiple data system
JP2009087343A (en) Technique for generating trace stream for data processing apparatus
US7216277B1 (en) Self-repairing redundancy for memory blocks in programmable logic devices
US8493089B2 (en) Programmable logic circuit using three-dimensional stacking techniques
US7620876B2 (en) Reducing false positives in configuration error detection for programmable devices
JP2006242638A (en) Semiconductor test device
JPH097393A (en) Memory-testing apparatus for microelectronic integrated circuit
US8516339B1 (en) Method of and circuit for correcting adjacent bit errors in a memory
JPH08320808A (en) Emulation system
JP4044075B2 (en) Test circuit and a test method of a semiconductor integrated circuit
JP2005293659A (en) Memory device and reference current setting method
JPH10207728A (en) Processor-memory bus interface in computer system having repetition test event generating hardware
JP4998681B2 (en) The information processing apparatus, an operation method and a program of an information processing apparatus
US7358761B1 (en) Versatile multiplexer-structures in programmable logic using serial chaining and novel selection schemes
US7415641B1 (en) System and method for repairing a memory
US7620875B1 (en) Error correction code memory system with a small footprint and byte write operation
KR20070023876A (en) Semiconductor memory apparatus and method for self-testing thereof
US7401280B1 (en) Self-verification of configuration memory in programmable logic devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180423

R150 Certificate of patent or registration of utility model

Ref document number: 6337548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150