JP6316392B2 - DC / DC converter - Google Patents
DC / DC converter Download PDFInfo
- Publication number
- JP6316392B2 JP6316392B2 JP2016236352A JP2016236352A JP6316392B2 JP 6316392 B2 JP6316392 B2 JP 6316392B2 JP 2016236352 A JP2016236352 A JP 2016236352A JP 2016236352 A JP2016236352 A JP 2016236352A JP 6316392 B2 JP6316392 B2 JP 6316392B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- voltage
- control
- duty ratio
- δduty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、DC/DCコンバータに関するものである。 The present invention relates to a DC / DC converter.
上記のようなDC/DCコンバータについて、下記の特許文献1に記載されたDC/DCコンバータが知られている。特許文献1の技術では、スイッチング素子の開閉動作を制御することにより、リアクトルへのエネルギーの蓄積量と放出量とを制御し、低圧側から高圧側に電圧を昇圧して電力を伝送する、又は高圧側から低圧側に電圧を降圧して電力を伝送している。DC/DCコンバータは、リアクトルが大型化し、重量化するという課題がある。リアトルクを小型化、軽量化するために、リアクトルに印加される電圧を低減し、リアクトルに必要なインダクタンス値を低減することが考えられる。特許文献1の技術では、直列に接続された第1から第4のスイッチング素子を備え、第1及び第2のスイッチング素子の中間接続点と第3及び第4のスイッチング素子の中間接続点との間に接続された充放電コンデンサを備えている。そして、第1スイッチング素子の通電率と第2スイッチング素子の通電率とを互いに反対方向に変化させることにより、充放電コンデンサの電圧を目標電圧に制御するように構成されている。充放電コンデンサの電圧を目標電圧に制御することにより、リアクトルに印加される電圧を低減し、リアクトルの小型化、軽量化を図っている。
Regarding the DC / DC converter as described above, a DC / DC converter described in
しかしながら、特許文献1の技術では、低圧側と高圧側との間の電力伝送方向に応じて、通電率の変化方向を切り替える必要がある。具体的には、低圧側から高圧側に昇圧して電力伝送する場合には、充放電コンデンサの電圧を増加させるために、第1及び第3スイッチング素子の通電率を、第2及び第4スイッチング素子の通電率よりも増加させて、充放電コンデンサの充電時間を放電時間より増やす必要があり、反対に、充放電コンデンサの電圧を減少させるために、第1及び第3スイッチング素子の通電率を、第2及び第4スイッチング素子の通電率よりも減少させて、充放電コンデンサの放電時間を充電時間より増やす必要がある。
However, in the technique of
一方、高圧側から低圧側に降圧して電力伝送する場合には、充放電コンデンサの電圧を増加させるために、第1及び第3スイッチング素子の通電率を第2及び第4スイッチング素子の通電率よりも減少させ、反対に、充放電コンデンサの電圧を減少させるために、第1及び第3スイッチング素子の通電率を第2及び第4スイッチング素子の通電率より増加させる。 On the other hand, in the case of transmitting power by stepping down from the high voltage side to the low voltage side, in order to increase the voltage of the charge / discharge capacitor, the current ratio of the first and third switching elements is set to the current ratio of the second and fourth switching elements. On the contrary, in order to decrease the voltage of the charge / discharge capacitor, the energization rate of the first and third switching elements is increased from the energization rate of the second and fourth switching elements.
特許文献1の技術では、低圧側と高圧側との間の電力伝送方向を、リアクトルに流れる電流の方向によって判定するように構成されている。しかし、リアクトルの電流を検出するための電流センサが誤差を持つと、低電力時にはリアクトルに流れる電流の方向を正しく検出することができない。よって、特許文献1の技術では、低電力時に、電力伝送方向を瞬間的に精度良く判定することが困難であった。
In the technique of
そのため、特許文献1の技術では、低電力時に、電力伝送方向を誤って判定し、各スイ
ッチング素子の通電率を誤った方向に増加又は減少させてしまい、充放電コンデンサの電圧が、目標電圧から逸脱するおそれがあった。これによって、第1から第4のスイッチング素子に過電圧が印加されるおそれがあるため、第1から第4スイッチング素子に高耐圧のものを使用する必要があり、その結果コストが増加し、かつDC/DCコンバータの体積が増大する問題があった。
Therefore, in the technique of
そこで、低圧側と高圧側との間の電力伝送方向に応じて、制御値の変化方向を切り替える必要がなく、充放電コンデンサの電圧を制御できるDC/DCコンバータが求められる。 Therefore, there is a need for a DC / DC converter that can control the voltage of the charge / discharge capacitor without switching the direction of change of the control value in accordance with the direction of power transmission between the low voltage side and the high voltage side.
本発明に係るDC/DCコンバータは、低圧側電圧を保持する低圧側コンデンサ、負極側端子が前記低圧側コンデンサの負極側端子に接続され高圧側電圧を保持する高圧側コンデンサ、一端が前記低圧側コンデンサの負極側端子に接続された第1の半導体回路、一端が前記第1の半導体回路の他端に接続され他端がリアクトルを介して前記低圧側コンデンサの正極側端子に接続された第2の半導体回路、一端が前記第2の半導体回路の他端に接続された第3の半導体回路、一端が前記第3の半導体回路の他端に接続され他端が前記高圧側コンデンサの正極側端子に接続された第4の半導体回路、一端が前記第1の半導体回路と前記第2の半導体回路との中間接続点に接続され他端が前記第3の半導体回路と前記第4の半導体回路との中間接続点に接続された充放電コンデンサ、及び前記半導体回路のそれぞれを制御する制御装置を備え、
前記第1及び第2の半導体回路にいずれもスイッチング素子の機能を持たせ、前記第3及び第4の半導体回路にいずれもダイオード素子の機能を持たせ、前記第1及び第2の半導体回路に持たせたスイッチング素子のオンオフスイッチング機能によって、入力された前記低圧側コンデンサの電圧を昇圧した電圧に変換して前記高圧側コンデンサに出力する昇圧動作と、
前記第3及び第4の半導体回路にいずれもスイッチング素子の機能を持たせ、前記第1及び第2の半導体回路にいずれもダイオード素子の機能を持たせ、前記第3及び第4の半導体回路に持たせたスイッチング素子のオンオフスイッチング機能によって、入力された前記高圧側コンデンサの電圧を降圧した電圧に変換して前記低圧側コンデンサに出力する降圧動作と、の一方又は双方の動作が可能なDC/DCコンバータにおいて、
前記制御装置は、前記オンオフスイッチング機能を持たせた前記第1及び第2の半導体回路、及び前記オンオフスイッチング機能を持たせた前記第3及び第4の半導体回路の一方又は双方の前記半導体回路のそれぞれのオンデューティ比及びオン期間の位相を制御し、
第1の半導体回路のオンデューティ比と第2の半導体回路のオンデューティ比とのオンデューティ比差を変化させる第1オンデューティ比差変化、及び第3の半導体回路のオンデューティ比と第4の半導体回路のオンデューティ比とのオンデューティ比差を変化させる第2オンデューティ比差変化の一方又は双方を行うΔduty制御と、第1の半導体回路のオン期間の位相と第2の半導体回路のオン期間の位相との位相差を変化させる第1位相差変化、及び第3の半導体回路のオン期間の位相と第4の半導体回路のオン期間の位相との位相差を変化させる第2位相差変化の一方又は双方を行う位相シフト制御との実行により、前記充放電コンデンサの電圧を制御するものである。
The DC / DC converter according to the present invention includes a low-voltage side capacitor that holds a low-voltage side voltage, a negative-electrode side terminal connected to a negative-side terminal of the low-voltage side capacitor to hold a high-voltage side voltage, and one end that is the low-voltage side A first semiconductor circuit connected to the negative terminal of the capacitor; a second one end connected to the other end of the first semiconductor circuit and the other end connected to the positive terminal of the low-voltage capacitor via a reactor; A semiconductor circuit, one end connected to the other end of the second semiconductor circuit, one end connected to the other end of the third semiconductor circuit, and the other end connected to the positive terminal of the high-voltage side capacitor A fourth semiconductor circuit connected to the first semiconductor circuit, one end connected to an intermediate connection point between the first semiconductor circuit and the second semiconductor circuit, and the other end connected to the third semiconductor circuit and the fourth semiconductor circuit Intermediate connections Connected charging and discharging the capacitor, and a control device for controlling each of the semiconductor circuits provided in,
Each of the first and second semiconductor circuits has a function of a switching element, each of the third and fourth semiconductor circuits has a function of a diode element, and the first and second semiconductor circuits have A step-up operation for converting the input voltage of the low-voltage side capacitor to a boosted voltage and outputting the boosted voltage to the high-voltage side capacitor by an on / off switching function of the switching element provided;
Each of the third and fourth semiconductor circuits has a function of a switching element, each of the first and second semiconductor circuits has a function of a diode element, and the third and fourth semiconductor circuits have DC / DC capable of one or both of the step-down operation of converting the input voltage of the high-voltage side capacitor into a step-down voltage and outputting the voltage to the low-voltage side capacitor by the on / off switching function of the switching element provided. In the DC converter,
The control device includes one or both of the first and second semiconductor circuits having the on / off switching function and the third and fourth semiconductor circuits having the on / off switching function. Control the phase of each on-duty ratio and on-period,
A first on-duty ratio difference change for changing an on-duty ratio difference between an on-duty ratio of the first semiconductor circuit and an on-duty ratio of the second semiconductor circuit; and an on-duty ratio of the third semiconductor circuit and a fourth Δduty control for performing one or both of the second on-duty ratio difference changes for changing the on-duty ratio difference from the on-duty ratio of the semiconductor circuit, the phase of the on-period of the first semiconductor circuit, and the on-state of the second semiconductor circuit A first phase difference change that changes a phase difference with a phase of a period, and a second phase difference change that changes a phase difference between an on period phase of the third semiconductor circuit and an on period phase of the fourth semiconductor circuit. The voltage of the charge / discharge capacitor is controlled by executing phase shift control that performs one or both of the above.
本発明に係るDC/DCコンバータによれば、各半導体回路のオン期間の位相差を変化させる位相シフト制御の実行により、充放電コンデンサの電圧が制御される。位相シフト制御では、低圧側と高圧側との間の電力伝送方向に応じて、位相差の変化方向を切り替える必要なく、充放電コンデンサの電圧を制御できる。よって、電力伝送量が低い低電力時においても、精度よく充放電コンデンサの電圧を制御することができる。また、各半導体
回路のオンデューティ比差を変化させるΔduty制御の実行により、充放電コンデンサの電圧が制御される。よって、位相シフト制御及びΔduty制御を適切に組み合わせて、充放電コンデンサの電圧の制御性を向上させることができる。従って、スイッチング素子の耐圧性能を低下させ、装置のコスト低減及び小型化を図ることができる。
According to the DC / DC converter according to the present invention, the voltage of the charge / discharge capacitor is controlled by executing the phase shift control that changes the phase difference in the ON period of each semiconductor circuit. In the phase shift control, it is possible to control the voltage of the charge / discharge capacitor without having to switch the change direction of the phase difference according to the power transmission direction between the low voltage side and the high voltage side. Therefore, the voltage of the charge / discharge capacitor can be accurately controlled even when the power transmission amount is low and the power is low. In addition, the voltage of the charge / discharge capacitor is controlled by executing Δduty control that changes the on-duty ratio difference of each semiconductor circuit. Therefore, the controllability of the charge / discharge capacitor voltage can be improved by appropriately combining phase shift control and Δduty control. Therefore, the pressure resistance performance of the switching element can be lowered, and the cost and size of the device can be reduced.
実施の形態1.
実施の形態1に係るDC/DCコンバータ1について図面を参照して説明する。図1は、DC/DCコンバータ1の構成を示す構成図であり、図2は、図1の制御装置109の構成を示す回路図(ブロック図)であり、図3〜図6は、図1のDC/DCコンバータ1の動作モードを示す説明図である。図7〜図10は、図1のDC/DCコンバータ1の動作説明図である。図11は、図2の制御装置109の電流制限部25aの動作説明図である。図12は、図2の制御装置109の動作範囲と制限器の操作の説明図である。
A DC /
1.DC/DCコンバータ1の概略構成
図1に示すように、DC/DCコンバータ1は、端子群として、4つの端子1a、1b、1c、1dを備えている。DC/DCコンバータ1は、入力側正極端子1a(VL)と入力側負極端子1b(Vcom)の間に入力された直流の低圧側電圧としての入力電圧V1を、入力電圧V1以上の電圧に昇圧し、昇圧後の高圧側電圧としての出力電圧V2を、出力側正極端子1c(VH)と出力側負極端子1dの間に出力する。本実施の形態では、入力側正極端子1aと入力側負極端子1bの間にはバッテリ2が接続され、出力側正極端子1cと出力側負極端子1dの間には電動機3が接続されている。入力側負極端子1bと出力側負極端子1dは、電線によって互いに接続されている。
1. Schematic Configuration of DC /
DC/DCコンバータ1は、低圧側コンデンサとしての入力側の平滑コンデンサ11と、リアクトル12と、半導体回路の直列回路としての直流電圧変換部101と、第1電圧センサ103と、第2電圧センサ104と、リアクトル電流検出部としての電流センサ105と、高圧側コンデンサとしての出力側の平滑コンデンサ108と、制御装置109と、を備えている。
The DC /
入力側の平滑コンデンサ11は、その一方の端子が入力側正極端子1aに接続され、他方の端子が入力側負極端子1bに接続されており、入力電圧V1を平滑化し、保持する。出力側の平滑コンデンサ108は、その一方の端子が出力側正極端子1cに接続され、他方の端子が、出力側負極端子1dに接続されており、出力電圧V2を平滑化し、保持する。リアクトル12は、その一端が入力側の平滑コンデンサ11の正極側端子及び入力側正極端子1aに接続され、他端が直流電圧変換部101に接続されており、エネルギー蓄積用である。
The input-
直流電圧変換部101は、直列接続された第1〜第4の半導体回路と、充放電コンデンサ101aを有している。直流電圧変換部101は、入力電圧V1を出力電圧V2まで昇圧する昇圧動作と、出力電圧V2を入力電圧V1まで降圧する降圧動作が可能とされている。本実施の形態では、第1の半導体回路として、第1スイッチング素子S1、及び第1スイッチング素子S1に逆並列接続された第1ダイオードD1が備えられており、第2の半導体回路として、第2スイッチング素子S2、及び第2スイッチング素子S2に逆並列接続された第2ダイオードD2が備えられており、第3の半導体回路として、第3スイッチング素子S3、及び第3スイッチング素子S3に逆並列接続された第3ダイオードD3が備えられており、第4の半導体回路として、第4スイッチング素子S4、及び第4スイッチング素子S4に逆並列接続された第4ダイオードD4が備えられている。このように、第1〜第4の半導体回路は、全てスイッチング機能を有すると共に、全てダイオード素子の機能を有している。各スイッチング素子S1〜S4には、例えばIGBT(Insulated Gate Bipolar Transistor)が用いられ、各スイッチング素子に入力されるゲート信号G1〜G4がHighの時にオン状態(閉路状態)になり、Lowの時にオフ状態(開路状態)になる。
The
第4スイッチング素子S4、第3スイッチング素子S3、第2スイッチング素子S2、及び第1スイッチング素子S1は、この順番で、正極側から負極側に直列接続されている。第1スイッチング素子S1のエミッタ端子は、入力側の平滑コンデンサ11の負極端子及び入力側負極端子1bに接続されている。第4スイッチング素子S4のコレクタ端子は、出力側の平滑コンデンサ108の正極端子及び出力側正極端子1cに接続されている。第2スイッチング素子S2のコレクタ端子と第3スイッチング素子S3のエミッタ端子の接続点は、リアクトル12を介して、入力側の平滑コンデンサ11の正極端子及び入力側正極端子1aに接続されている。また、充放電コンデンサ101aは、その一方の端子が第1スイッチング素子S1のコレクタ端子と第2スイッチング素子S2のエミッタ端子との接続点に接続され、他方の端子が第3スイッチング素子S3のコレクタ端子と第4スイッチング素子S4のエミッタ端子との接続点に接続されている。
The fourth switching element S4, the third switching element S3, the second switching element S2, and the first switching element S1 are connected in series from the positive electrode side to the negative electrode side in this order. The emitter terminal of the first switching element S1 is connected to the negative terminal of the input-
第1電圧センサ103は、出力側の平滑コンデンサ108の端子間電圧(高圧側電圧としての出力電圧V2)を検出する。第2電圧センサ104は、充放電コンデンサ101aの電圧(充放電コンデンサ電圧V0)を検出する。電流センサ105は、リアクトル12を流れるリアクトル電流ILを検出する。
The
2.制御装置109の構成
制御装置109は、PWM(Pulse Width Modulation)制御により、4つのスイッチング素子S1〜S4を、それぞれオン/オフ制御(開閉動作)するゲート信号G1〜G4を生成し、4つのスイッチング素子S1〜S4のそれぞれのオンデューティ比及びオン期間の位相を制御する。なお、オンデューティ比は、スイッチング周期Tswに対するオン期間の比である(=オン期間/スイッチング周期Tsw)。
2. Configuration of
制御装置109は、各スイッチング素子S1〜S4のオン/オフ制御を行う処理回路を備えている。制御装置109の処理回路は、コンパレータ、オペアンプ、差動増幅回路等のアナログ電子回路から構成されてもよいし、演算処理装置、記憶装置等のデジタル電子回路により構成されてもよいし、デジタル電子回路及びアナログ電子回路の双方により構成されてもよい。
The
制御装置109は、Δduty制御と位相シフト制御との実行により、充放電コンデンサの電圧V0を制御する。Δduty制御は、第1スイッチング素子S1のオンデューティ比DT1と、第2スイッチング素子S2のオンデューティ比DT2とのオンデューティ比差を変化させる第1オンデューティ比差変化、及び第3スイッチング素子S3のオンデューティ比DT3と第4スイッチング素子S4のオンデューティ比DT4とのオンデューティ比差を変化させる第2オンデューティ比差変化の一方又は双方(本例では、双方)を行う制御である。位相シフト制御は、第1スイッチング素子S1のオン期間の位相と第2スイッチング素子S2のオン期間の位相との位相差を変化させる第1位相差変化、及び第3スイッチング素子S3のオン期間の位相と第4スイッチング素子S4のオン期間の位相との位相差を変化させる第2位相差変化の一方又は双方(本例では、双方)を行う制御である。
The
本実施の形態では、制御装置109は、Δduty制御において、充放電コンデンサ電圧V0の検出値が充放電コンデンサ電圧目標値V0refに近づくように、オンデューティ比差を変化させる。制御装置109は、位相シフト制御において、充放電コンデンサ電圧V0の検出値が充放電コンデンサ電圧目標値V0refに近づくように、位相差を変化させる。
In the present embodiment,
制御装置109は、基準duty制御の実行により、出力電圧V2を制御する。基準duty制御は、出力電圧V2の検出値が出力電圧目標値V2refに近づくように、第1スイッチング素子S1のオンデューティ比DT1と第2スイッチング素子S2のオンデューティ比DT2との平均値である基準オンデューティ比を、同じオンデューティ比差及び同じ位相差の状態で、変化させる第1オンデューティ比変化、及び第3スイッチング素子S3のオンデューティ比DT3と第4スイッチング素子S4のオンデューティ比DT4との平均値である基準オンデューティ比を、同じオンデューティ比差及び同じ位相差の状態で、変化させる第2オンデューティ比変化の双方を行う制御である。
The
図2は、本実施の形態に係る制御装置109の詳細構成を示す回路図(ブロック図)である。本実施の形態では、制御装置109は、基準duty制御、Δduty制御、及び位相シフト制御を実行するために、第1の演算部24、第2の演算部25、第3の演算部26、及び開閉制御部30を備えている。
FIG. 2 is a circuit diagram (block diagram) showing a detailed configuration of the
<第1の演算部24>
第1の演算部24は、基準オンデューティ比を変化させる第1の演算値Dutyを演算する。本実施の形態では、第1の演算部24は、高圧側電圧の指令値としての出力電圧目標値V2refと、高圧側電圧としての出力電圧V2の検出値との差電圧V2err(以下、出力差電圧V2errと称す)に基づいて、第1の演算値Dutyを算出する。
<
The
本実施の形態では、第1の演算部24は、出力電圧目標値V2refから出力電圧V2の検出値を減算して出力差電圧V2errを算出する減算器21と、出力差電圧V2errに基づいて第1の演算値Dutyを算出する第1の制御器24aとを備えている。
In the present embodiment, the
第1の制御器24aは、出力差電圧V2errに対して、例えば、P制御、PI制御、PID制御などのフィードバック制御を行って第1の演算値Dutyを算出する。第1の制御器24aは、0〜1の範囲の第1の演算値Dutyを算出する。よって、第1の制御器24aは、出力電圧V2の検出値が出力電圧目標値V2refに近づくように、第1の演算値Dutyを変化させる。
For example, the
<第2の演算部25>
第2の演算部25は、充放電コンデンサの電圧指令値としての充放電コンデンサ電圧目標値V0refと充放電コンデンサ電圧V0との差電圧V0err(以下、充放電コンデンサ差電圧V0errと称す)に基づいて、Δduty制御におけるオンデューティ比差を変化させる第2の演算値Δdutyを算出する。
<Second
The
本実施の形態では、第2の演算部25は、充放電コンデンサ電圧目標値V0refから充放電コンデンサ電圧V0を減算して、充放電コンデンサ差電圧V0errを算出する減算器23と、充放電コンデンサ差電圧V0errに基づいて第2の演算値Δdutyを算出する第2の制御器25cを備えている。第2の制御器25cは、充放電コンデンサ差電圧V0errに対して、例えば、P制御、PI制御、PID制御などのフィードバック制御を行って第2の演算値Δdutyを算出する。よって、第2の制御器25cは、充放電コンデンサ電圧V0が充放電コンデンサ電圧目標値V0refに近づくように、第2の演算値Δdutyを変化させる。なお、第2の演算値Δdutyが0である基準オンデューティ比差では、オンデューティ比差が0となる。
In the present embodiment, the
第2の演算部25は、出力電圧V2の検出値に基づいて充放電コンデンサ電圧目標値V0refを算出する乗算器22を備えている。本実施の形態では、リアクトル12のリップル電流を最小化するため、乗算器22は、出力電圧V2の検出値を0.5倍した値を、充放電コンデンサ電圧目標値V0refに設定するように構成されている。
The
本実施の形態では、第2の演算部25は、電流センサ105により検出したリアクトル電流ILに応じて第2の演算値Δdutyを変化させるように構成されている。そのために、第2の演算部25は、電流制限部25a及び差電圧補正部25bを備えている。詳細は後述するが、電流制限部25aは、リアクトル電流ILに対して制限処理を行った値を、制限後のリアクトル電流IL*として算出する。そして、差電圧補正部25bは、制限後のリアクトル電流IL*に基づいて、充放電コンデンサ差電圧V0errに対して補正を行った値を、電流補正後の差電圧V0err*として出力する。そして、第2の制御器25cは、電流補正後の差電圧V0err*に基づいて、第2の演算値Δdutyを算出する。
In the present embodiment, the
<第3の演算部26>
第3の演算部26は、充放電コンデンサ電圧目標値V0refと充放電コンデンサ電圧
V0との充放電コンデンサ差電圧V0errに基づいて、位相シフト制御における位相差を変化させる第3の演算値θを算出する。
<
The
本実施の形態では、第3の演算部26は、充放電コンデンサ差電圧V0errに基づいて第3の演算値θを算出する第3の制御器26aを備えている。第3の制御器26aは、充放電コンデンサ差電圧V0errに対して、例えば、P制御、PI制御、PID制御などのフィードバック制御を行って第3の演算値θを算出する。よって、第3の制御器26aは、充放電コンデンサ電圧V0が充放電コンデンサ電圧目標値V0refに近づくように、第3の演算値θを変化させる。なお、第3の演算値θが0である基準位相差では、位相差が180度となる。
In the present embodiment, the
本実施の形態では、第3の演算部26は、第3の演算値θに対して、正負の符号を、後述するスイッチング周期Tswの半周期で交互に反転させる処理を行った値を、最終的な第3の演算値±θとして算出するように構成されている。そのために、第3の演算部26は、スイッチング周期Tswで+1と−1との間を振動する矩形波を生成する矩形波生成器26c、及び±1の矩形波を第3の演算値θに乗算して最終的な第3の演算値±θを算出する矩形波乗算器26bを備えている。矩形波生成器26cは、図7等に示されているように、第1の三角波及び第2の三角波に同期して振動する矩形波を生成する。具体的には、矩形波生成器26cは、第1の三角波が減少すると共に第2の三角波が増加している半周期の間は+1を出力し、第1の三角波が増加すると共に第2の三角波が減少している半周期の間は−1を出力する。
In the present embodiment, the
図7等に示されているように、第3の演算値θがプラスの値であり、第3の演算値が+θになっている間は、第1の三角波が減少しているので、第1ゲート信号G1が位相遅れ側にシフトし、第3の演算値が−θになっている間は、第1の三角波が増加しているので、第1ゲート信号G1が位相遅れ側にシフトする。よって、第3の演算値θがプラスの値である場合は、第3の演算値θの大きさに比例した時間だけ、第1ゲート信号G1が位相遅れ側にシフトする。一方、第3の演算値θがプラスの値であり、第3の演算値が+θになっている間は、第2の三角波が増加しているので、第2ゲート信号G2が位相進み側にシフトし、第3の演算値が−θになっている間は、第2の三角波が減少しているので、第2ゲート信号G2が位相進み側にシフトする。よって、第3の演算値θがプラスの値である場合は、第3の演算値θの大きさに比例した時間だけ、第2ゲート信号G2が位相進み側にシフトする。従って、第3の演算値θに比例して、第1スイッチング素子S1のオン期間の位相が遅れ方向にシフトすると共に、第2スイッチング素子S2のオン期間の位相が進み方向にシフトする。同様に、第3の演算値θに比例して、第4スイッチング素子S4のオン期間の位相が遅れ方向にシフトすると共に、第3スイッチング素子S3のオン期間の位相が進み方向にシフトする。なお、第3の演算値θがマイナスの値である場合は、進み方向及び遅れ方向が逆転する。 As shown in FIG. 7 and the like, the third calculation value θ is a positive value, and while the third calculation value is + θ, the first triangular wave is decreased. While the first gate signal G1 is shifted to the phase lag side and the third calculation value is −θ, the first triangular wave is increasing, so the first gate signal G1 is shifted to the phase lag side. . Therefore, when the third calculated value θ is a positive value, the first gate signal G1 is shifted to the phase delay side for a time proportional to the magnitude of the third calculated value θ. On the other hand, while the third calculated value θ is a positive value and the third calculated value is + θ, the second triangular wave is increasing, so the second gate signal G2 is on the phase advance side. Since the second triangular wave is decreasing while the third calculation value is −θ, the second gate signal G2 is shifted to the phase advance side. Therefore, when the third calculation value θ is a positive value, the second gate signal G2 is shifted to the phase advance side for a time proportional to the magnitude of the third calculation value θ. Accordingly, in proportion to the third calculation value θ, the phase of the on period of the first switching element S1 shifts in the delay direction, and the phase of the on period of the second switching element S2 shifts in the advance direction. Similarly, in proportion to the third calculated value θ, the phase of the on period of the fourth switching element S4 shifts in the delay direction, and the phase of the on period of the third switching element S3 shifts in the advance direction. When the third calculation value θ is a negative value, the advance direction and the delay direction are reversed.
<開閉制御部30>
開閉制御部30は、第1の演算値Duty、第2の演算値Δduty、及び第3の演算値±θに基づいて、スイッチング素子S1〜S4のそれぞれのオンデューティ比及びオン期間の位相を制御する。
<Opening /
The open /
本実施の形態では、開閉制御部30は、第1の演算値Dutyに、第2の演算値Δduty及び第3の演算値±θを加算した第1制御値SD1を算出し、第1の演算値Dutyから第2の演算値Δdutyを減算すると共に第3の演算値±θを加算した第2制御値SD2を算出するように構成されている。第3の演算値±θの加算前の第1制御値SD1は、第1スイッチング素子S1のオンデューティ比、及び第4スイッチング素子S4のオフデューティに比例し、第3の演算値±θの加算前の第2制御値SD2は、第2スイッチング素子S2のオンデューティ比、及び第3スイッチング素子S3のオフデューティに比例する。
In the present embodiment, the opening /
開閉制御部30は、Duty補正ブロック28及び位相シフト補正ブロック29を備えている。Duty補正ブロック28は、第1制御値SD1の算出用に第1の演算値Dutyに第2の演算値Δdutyを加算する加算器28aと、第2制御値SD2の算出用に第1の演算値Dutyから第2の演算値Δdutyを減算する減算器28bと、を備えている。位相シフト補正ブロック29は、加算器28aの出力に第3の演算値±θを加算して、第1制御値SD1を算出する加算器29aと、減算器28bの出力に第3の演算値±θを加算して、第2制御値SD2を算出する加算器29bと、を備えている。
The opening /
開閉制御部30は、スイッチング周期Tswで最小値(本例では0)と最大値(本例では1)との間を振動する第1の三角波と、第1の三角波と位相が180度反転した第2の三角波と、を算出する。第1の三角波と第2の三角波との位相が180度反転されているので、リアクトル12のリプル電流を最小化することができる。また、第3の演算値θに、±1で振動する矩形波を乗算する簡単な処理で、各スイッチング素子のオン期間の位相を反対方向にシフトさせることができる。
The opening /
そして、開閉制御部30は、第1制御値SD1と第1の三角波との比較結果に基づいて、第1スイッチング素子S1及び第4スイッチング素子S4の一方又は双方(本例では双方)の開閉動作を制御すると共に、第2制御値SD2と第2の三角波との比較結果に基づいて、第2スイッチング素子S2及び第3スイッチング素子S3の一方又は双方(本例では双方)の開閉動作を制御する。
Then, the opening /
そのために、開閉制御部30は、第1の三角波を生成する第1の三角波生成器30eと、第2の三角波を生成する第2の三角波生成器30fと、を備えている。開閉制御部30は、第1制御値SD1と第1の三角波を比較して第1ゲート信号G1を生成する第1比較器30aと、第2制御値SD2と第2の三角波を比較して第2ゲート信号G2を生成する第2比較器30cと、を備えている。第1比較器30aは、第1の三角波が第1制御値SD1よりも大きい場合は、第1ゲート信号G1をLowにし、第1の三角波が第1制御値SD1よりも大きい場合は、第1ゲート信号G1をHighにする。同様に、第2比較器30cは、第2の三角波が第2制御値SD2よりも大きい場合は、第2ゲート信号G2をLowにし、第2の三角波が第2制御値SD2よりも小さい場合は、第2ゲート信号G2をHighにする。
For this purpose, the opening /
開閉制御部30は、第1ゲート信号G1のHigh及びLowを反転した第4ゲート信号G4を生成する第1反転回路30bと、第2ゲート信号G2のHigh及びLowを反転した第3ゲート信号G3を生成する第2反転回路30dと、を備えている。なお、第1ゲート信号G1は、第1スイッチング素子S1を開閉動作させ、第2ゲート信号G2は、第2スイッチング素子S2を開閉動作させ、第3ゲート信号G3は、第3スイッチング素子S3を開閉動作させ、第4ゲート信号G4が、第4スイッチング素子S4を開閉動作させる。
The opening /
<制限器27>
制御装置109は、第1制御値SD1を最小値(本例では0)により下限制限すると共に最大値(本例では1)により上限制限し、第2制御値SD2を最小値により下限制限すると共に最大値により上限制限する制限器27を備えている。本実施の形態では、制限器27は、詳細は後述するが、第3の制御器26aが算出した第3の演算値θに対して制限を加えるように構成されている。ここでは、制限器27による制限前の第3の演算値をθ*で示し、制限後の第3の演算値をθで示している。
<
The
<DC/DCコンバータ1の動作説明>
次に、DC/DCコンバータ1の定常状態における動作について説明する。なお、定常状態とは、スイッチング素子S1〜S4がオン/オフ制御されて出力電圧V2が安定して得られている時の状態をいう。また、DC/DCコンバータ1の動作状態として、バッテリ2から電動機3に電圧を昇圧して電力を供給することにより電動機3を駆動する状態(力行動作、昇圧動作)と、電動機3が発電した電力を降圧してバッテリ2に供給する状態(回生動作、降圧動作)の2つの状態が存在する。
<Description of Operation of DC /
Next, the operation of the DC /
図3〜図6に示すように、第1〜第4スイッチング素子S1〜S4の開閉パターンである動作モードは、モード1〜モード4の4つがある。モード1では、図3に示すように、第1スイッチング素子S1と第3スイッチング素子S3がオンとなり、第2スイッチング素子S2と第4スイッチング素子S4がオフとなる。昇圧動作(力行動作)時は、図3に電流経路を点線で示すように、第1スイッチング素子S1と第3ダイオードD3を電流が流れ、充放電コンデンサ101aにエネルギーを蓄積する状態となる。降圧動作(回生動作)時は、図3に電流経路を一点鎖線で示すように、第1ダイオードD1と第3スイッチング素子S3を電流が流れ、充放電コンデンサ101aのエネルギーを放出する状態となる。
As shown in FIGS. 3 to 6, there are four operation modes,
モード2では、図4に示すように、第1スイッチング素子S1と第3スイッチング素子S3がオフとなり、第2スイッチング素子S2と第4スイッチング素子S4がオンとなる。昇圧動作(力行動作)時は、図4に電流経路を点線で示すように、第2スイッチング素子S2と第4ダイオードD4を電流が流れ、充放電コンデンサ101aのエネルギーを放出する状態となる。降圧動作(回生動作)時は、図4に電流経路を一点鎖線で示すように、第2ダイオードD2と第4スイッチング素子S4を電流が流れ、充放電コンデンサ101aにエネルギーを蓄積する状態となる。
In
モード3では、図5に示すように、第1スイッチング素子S1と第2スイッチング素子S2がオフとなり、第3スイッチング素子S3と第4スイッチング素子S4がオンとなる。昇圧動作(力行動作)時は、図5に電流経路を点線で示すように、第3ダイオードD3と第4ダイオードD4を電流が流れ、リアクトル12のエネルギーを放出する状態となる。降圧動作(回生動作)時は、図5に電流経路を一点鎖線で示すように、第3スイッチング素子S3と第4スイッチング素子S4を電流が流れ、リアクトル12のエネルギーを蓄積する状態となる。
In
モード4では、図6に示すように、第1スイッチング素子S1と第2スイッチング素子S2がオンとなり、第3スイッチング素子S3と第4スイッチング素子S4がオフとなる。昇圧動作(力行動作)時は、図6に電流経路を点線で示すように、第1スイッチング素子S1と第2スイッチング素子S2を電流が流れ、リアクトル12にエネルギーを蓄積する状態となる。降圧動作(回生動作)時は、図6に電流経路を一点鎖線で示すように、第1ダイオードD1と第2ダイオードD2を電流が流れ、リアクトル12のエネルギーを放出する状態となる。
In
これらの動作モードの時間比率を適宜調整することにより、入力側正極端子1aと入力側負極端子1bの間に入力された入力電圧V1を出力電圧V2に昇圧して、出力側正極端子1cと出力側負極端子1dの間に出力することができると共に、出力側正極端子1cと出力側負極端子1dの間に入力された出力電圧V2を入力電圧V1に降圧して、入力側正極端子1aと入力側負極端子1bの間に出力することができる。
By appropriately adjusting the time ratio of these operation modes, the input voltage V1 input between the input-side
モード1からモード4において、昇圧動作時は、第1及び第2の半導体回路は、オンさ
れた第1スイッチング素子S1及び第2スイッチング素子S2を電流が流れるため、スイッチング素子の機能を発揮し、第3及び第4の半導体回路は、第3ダイオードD3及び第4ダイオードD4を電流が流れるため、ダイオード素子の機能を発揮する。降圧動作時は、第1及び第2の半導体回路は、第1ダイオードD1及び第2ダイオードD2を電流が流れるため、ダイオード素子の機能を発揮し、第3及び第4の半導体回路は、オンされた第3スイッチング素子S3及び第4スイッチング素子S4を電流が流れるため、スイッチング素子の機能を発揮する。
In the
DC/DCコンバータ1は、入力電圧V1に対する出力電圧V2の昇圧比N及び降圧比Nが、2倍未満の場合と、2倍以上の場合とで定常状態における動作が異なる。ここで、昇圧比N及び降圧比N=出力電圧V2/入力電圧V1である。
The DC /
<昇圧比が2倍未満の場合>
まず、昇圧比N(=V2/V1)が2倍未満で昇圧動作(力行動作)時の動作について説明する。図7は、昇圧比Nが2倍未満の場合の、第1の三角波及び第2の三角波、第1制御値SD1及び第2制御値SD2、各スイッチング素子S1〜S4のゲート信号G1〜G4、動作モード、リアクトル電流IL、充放電コンデンサ101aの電流IC0(以下、充放電コンデンサ電流IC0と称す)を示している。
<When the boost ratio is less than 2>
First, an operation at the time of the boosting operation (powering operation) when the boosting ratio N (= V2 / V1) is less than twice will be described. FIG. 7 shows the first triangular wave and the second triangular wave, the first control value SD1 and the second control value SD2, and the gate signals G1 to G4 of the switching elements S1 to S4 when the step-up ratio N is less than twice. The operation mode, the reactor current IL, and the current IC0 of the charge /
図7に示す例では、制限器27により制限がされておらず、θ=θ*となっており、充放電コンデンサ電圧V0が、定常状態で出力電圧V2の0.5倍値になるように制御されており、入力電圧V1、出力電圧V2、充放電コンデンサ電圧V0の大小関係は、次のようになっている。V2>V1>V0
In the example shown in FIG. 7, the
第1及び第3スイッチング素子S1、S3のゲート信号G1、G3がHighであり、第2及び第4スイッチング素子S2、S4のゲート信号がLowである状態(モード1(図3の点線))では、以下の経路で入力側の平滑コンデンサ11から、リアクトル12及び充放電コンデンサ101aに、エネルギーが移行する。
入力側の平滑コンデンサ11→リアクトル12→第3ダイオードD3→充放電コンデンサ101a→第1スイッチング素子S1
In the state where the gate signals G1 and G3 of the first and third switching elements S1 and S3 are High and the gate signals of the second and fourth switching elements S2 and S4 are Low (mode 1 (dotted line in FIG. 3)). The energy is transferred from the smoothing
Smoothing
次に、第1及び第2スイッチング素子S1、S2のゲート信号G1、G2がLowであり、第3及び第4スイッチング素子S3、S4のゲート信号がHighである状態(モード3(図5の点線))では、以下の経路でリアクトル12に蓄積されたエネルギーが、入力側の平滑コンデンサ11及び出力側の平滑コンデンサ108に移行する。
入力側の平滑コンデンサ11→リアクトル12→第3ダイオードD3→第4ダイオードD4→出力側の平滑コンデンサ108
Next, the gate signals G1 and G2 of the first and second switching elements S1 and S2 are Low, and the gate signals of the third and fourth switching elements S3 and S4 are High (mode 3 (dotted line in FIG. 5). )), The energy accumulated in the
Smoothing
次に、第1及び第3スイッチング素子S1、S3のゲート信号G1、G3がLowであり、第2及び第4スイッチング素子S2、S4のゲート信号がHighである状態(モード2(図4の点線))では、以下の経路で充放電コンデンサ101aに蓄積されたエネルギーが入力側の平滑コンデンサ11及び出力側の平滑コンデンサ108に移行するとともに、リアクトル12にエネルギーを蓄積する。
入力側の平滑コンデンサ11→リアクトル12→第2スイッチング素子S2→充放電コンデンサ101a→第4ダイオードD4→出力側の平滑コンデンサ108
Next, the gate signals G1 and G3 of the first and third switching elements S1 and S3 are Low, and the gate signals of the second and fourth switching elements S2 and S4 are High (mode 2 (dotted line in FIG. 4). )), Energy accumulated in the charge /
Smoothing
次に、第1及び第2スイッチング素子S1、S2のゲート信号がLowであり、第3及び第4スイッチング素子S3、S4のゲート信号がHighである状態(モード3(図5の点線))では、以下の経路でリアクトル12に蓄積されたエネルギーが入力側の平滑コンデンサ11及び出力側の平滑コンデンサ108に移行する。
入力側の平滑コンデンサ11→リアクトル12→第3ダイオードD3→第4ダイオードD4→出力側の平滑コンデンサ108
Next, in a state where the gate signals of the first and second switching elements S1 and S2 are Low and the gate signals of the third and fourth switching elements S3 and S4 are High (mode 3 (dotted line in FIG. 5)). The energy accumulated in the
Smoothing
この一連の「モード1−モード3−モード2−モード3」の動作の繰り返しにより、入力側正極端子1aと入力側負極端子1bの間に入力された入力電圧V1を、1倍から2倍未満の任意の電圧に昇圧して、出力側正極端子1cと出力側負極端子1dの間に出力電圧V2として出力しつつ、バッテリ2のエネルギーを電動機3に供給する。
By repeating this series of “mode 1-mode 3-mode 2-
<昇圧比が2倍以上の場合>
次に、昇圧比N(=V2/V1)が2倍以上で昇圧動作(力行動作)時の動作について説明する。図8は、昇圧比Nが2倍以上の場合の、第1の三角波及び第2の三角波、第1制御値SD1及び第2制御値SD2、各スイッチング素子S1〜S4のゲート信号G1〜G4、動作モード、リアクトル電流IL、充放電コンデンサ電流IC0を示している。
<When the step-up ratio is 2 or more>
Next, an operation at the time of the boosting operation (powering operation) when the boosting ratio N (= V2 / V1) is two times or more will be described. FIG. 8 shows the first triangular wave and the second triangular wave, the first control value SD1 and the second control value SD2, and the gate signals G1 to G4 of the switching elements S1 to S4 when the boost ratio N is twice or more. An operation mode, a reactor current IL, and a charge / discharge capacitor current IC0 are shown.
定常状態では、充放電コンデンサ電圧V0が、出力電圧V2の0.5倍値になるように制御されており、入力電圧V1、出力電圧V2、充放電コンデンサ電圧V0の大小関係は、次のようになっている。V2>V0>V1 In the steady state, the charge / discharge capacitor voltage V0 is controlled to be 0.5 times the output voltage V2, and the magnitude relationship among the input voltage V1, the output voltage V2, and the charge / discharge capacitor voltage V0 is as follows. It has become. V2> V0> V1
第1及び第3スイッチング素子S1、S3のゲート信号G1、G3がHighであり、第2及び第4スイッチング素子S2、S4のゲート信号G2、G4がLowである状態(モード1(図3の点線))では、以下の経路でリアクトル12に蓄積されたエネルギーが、入力側の平滑コンデンサ11及び充放電コンデンサ101aに移行する。
入力側の平滑コンデンサ11→リアクトル12→第3ダイオードD3→充放電コンデンサ101a→第1スイッチング素子S1
The gate signals G1, G3 of the first and third switching elements S1, S3 are High, and the gate signals G2, G4 of the second and fourth switching elements S2, S4 are Low (mode 1 (dotted line in FIG. 3 )), Energy accumulated in the
Smoothing
次に、第1及び第2スイッチング素子S1、S2のゲート信号G1、G2がHighであり、第3及び第4スイッチング素子S3、S4のゲート信号G3、G4がLowである状態(モード4(図6の点線))では、以下の経路で入力側の平滑コンデンサ11からリアクトル12にエネルギーが移行する。
入力側の平滑コンデンサ11→リアクトル12→第2スイッチング素子S2→第1スイッチング素子S1
Next, the gate signals G1, G2 of the first and second switching elements S1, S2 are High, and the gate signals G3, G4 of the third and fourth switching elements S3, S4 are Low (mode 4 (FIG. 6))), energy is transferred from the smoothing
Smoothing
次に、第1及び第3スイッチング素子S1、S3のゲート信号G1、G3がLowであり、第2及び第4スイッチング素子S2、S4のゲート信号G2、G4がHighである状態(モード2(図4の点線))では、以下の経路でリアクトル12と充放電コンデンサ101aに蓄積されたエネルギーが入力側の平滑コンデンサ11及び出力側の平滑コンデンサ108に移行する。
入力側の平滑コンデンサ11→リアクトル12→第2スイッチング素子S2→充放電コンデンサ101a→第4ダイオードD4→出力側の平滑コンデンサ108
Next, the gate signals G1 and G3 of the first and third switching elements S1 and S3 are Low, and the gate signals G2 and G4 of the second and fourth switching elements S2 and S4 are High (mode 2 (FIG. 4)), energy accumulated in the
Smoothing
次に、第1及び第2スイッチング素子S1、S2のゲート信号G1、G2がHighであり、第3及び第4スイッチング素子S3、S4のゲート信号G3、G4がLowである状態(モード4(図6の点線))では、以下の経路で入力側の平滑コンデンサ11からリアクトル12にエネルギーが移行する。
入力側の平滑コンデンサ11→リアクトル12→スイッチング素子S2→スイッチング素子S1
Next, the gate signals G1, G2 of the first and second switching elements S1, S2 are High, and the gate signals G3, G4 of the third and fourth switching elements S3, S4 are Low (mode 4 (FIG. 6))), energy is transferred from the smoothing
Smoothing
この一連の「モード1−モード4−モード2−モード4」の動作の繰り返しにより、入力側正極端子1aと入力側負極端子1bの間に入力された入力電圧V1を、2倍以上の任意の電圧に昇圧して、出力側正極端子1cと出力側負極端子1dの間に出力電圧V2とし
て出力しつつ、バッテリ2のエネルギーを電動機3に供給する。
By repeating this series of “mode 1-mode 4-mode 2-
<降圧比が2倍未満の場合>
次に、降圧比N(=V2/V1)が2倍未満で降圧動作(回生動作)時の動作について説明する。図9は、降圧比Nが2倍未満の場合の、第1の三角波及び第2の三角波、第1制御値SD1及び第2制御値SD2、各スイッチング素子S1〜S4のゲート信号G1〜G4、動作モード、リアクトル電流IL、充放電コンデンサ電流IC0を示している。
<When the step-down ratio is less than 2>
Next, the operation during the step-down operation (regenerative operation) when the step-down ratio N (= V2 / V1) is less than twice will be described. FIG. 9 shows the first triangular wave and the second triangular wave, the first control value SD1 and the second control value SD2, and the gate signals G1 to G4 of the switching elements S1 to S4 when the step-down ratio N is less than twice. An operation mode, a reactor current IL, and a charge / discharge capacitor current IC0 are shown.
定常状態では、充放電コンデンサ電圧V0が、出力電圧V2の0.5倍値になるように制御されており、入力電圧V1、出力電圧V2、充放電コンデンサ電圧V0の大小関係は、次のようになっている。V2>V1>V0 In the steady state, the charge / discharge capacitor voltage V0 is controlled to be 0.5 times the output voltage V2, and the magnitude relationship among the input voltage V1, the output voltage V2, and the charge / discharge capacitor voltage V0 is as follows. It has become. V2> V1> V0
第1及び第3スイッチング素子S1、S3のゲート信号G1、G3がHighであり、第2及び第4スイッチング素子S2、S4のゲート信号G2、G4がLowである状態(モード1(図3の一点鎖線))では、以下の経路で充放電コンデンサ101aとリアクトル12から平滑コンデンサ11に、エネルギーが移行する。
入力側の平滑コンデンサ11←リアクトル12←第3スイッチング素子S3←充放電コンデンサ101a←第1ダイオードD1
The gate signals G1, G3 of the first and third switching elements S1, S3 are High, and the gate signals G2, G4 of the second and fourth switching elements S2, S4 are Low (mode 1 (one point in FIG. 3) In the chain line)), energy is transferred from the charge /
Input
次に、第1及び第2スイッチング素子S1、S2のゲート信号G1、G2がLowであり、第3及び第4スイッチング素子S3、S4のゲート信号G3、G4がHighである状態(モード3(図5の一点鎖線))では、以下の経路で出力側の平滑コンデンサ108からリアクトル12及び入力側の平滑コンデンサ11に、エネルギーが移行する。
入力側の平滑コンデンサ11←リアクトル12←第3スイッチング素子S3←第4スイッチング素子S4←出力側の平滑コンデンサ108
Next, the gate signals G1 and G2 of the first and second switching elements S1 and S2 are low, and the gate signals G3 and G4 of the third and fourth switching elements S3 and S4 are high (mode 3 (FIG. 5)), energy is transferred from the smoothing
Smoothing
次に、第1及び第3スイッチング素子S1、S3のゲート信号G1、G3がLowであり、第2及び第4スイッチング素子S2、S4のゲート信号G2、G4がHighである状態(モード2(図4の一点鎖線))では、以下の経路で出力側の平滑コンデンサ108及びリアクトル12から充放電コンデンサ101a及び入力側の平滑コンデンサ11に、エネルギーが移行する。
入力側の平滑コンデンサ11←リアクトル12←第2ダイオードD2←充放電コンデンサ101a←第4スイッチング素子S4←出力側の平滑コンデンサ108
Next, the gate signals G1 and G3 of the first and third switching elements S1 and S3 are Low, and the gate signals G2 and G4 of the second and fourth switching elements S2 and S4 are High (mode 2 (FIG. 4), energy is transferred from the output-
Smoothing
次に、第1及び第2スイッチング素子S1、S2のゲート信号G1、G2がLowであり、第3及び第4スイッチング素子S3、S4のゲート信号G3、G4がHighである状態(モード3(図5の一点鎖線))では、以下の経路で出力側の平滑コンデンサ108からリアクトル12及び入力側の平滑コンデンサ11に、エネルギーが移行する。
入力側の平滑コンデンサ11←リアクトル12←第3スイッチング素子S3←第4スイッチング素子S4←出力側の平滑コンデンサ108
Next, the gate signals G1 and G2 of the first and second switching elements S1 and S2 are low, and the gate signals G3 and G4 of the third and fourth switching elements S3 and S4 are high (mode 3 (FIG. 5)), energy is transferred from the smoothing
Smoothing
この一連の「モード1−モード3−モード2−モード3」の動作の繰り返しにより、出力側正極端子1cと出力側負極端子1dの間の出力電圧V2を、1から2未満の任意の降圧比N(=V2/V1)で降圧して、入力側正極端子1aと入力側負極端子1bの間の入力電圧V1として出力しつつ、電動機3の発電エネルギーをバッテリ2に蓄積させる。
By repeating this series of “mode 1-mode 3-mode 2-
<降圧比が2倍以上の場合>
次に、降圧比N(=V2/V1)が2倍以上で降圧動作(回生動作)時の動作について説明する。図10は、降圧比Nが2倍以上の場合の、第1の三角波及び第2の三角波、第1制御値SD1及び第2制御値SD2、各スイッチング素子S1〜S4のゲート信号G1
〜G4、動作モード、リアクトル電流IL、充放電コンデンサ電流IC0を示している。
<When the step-down ratio is more than twice>
Next, an operation at the time of the step-down operation (regeneration operation) when the step-down ratio N (= V2 / V1) is twice or more will be described. FIG. 10 shows the first triangular wave and the second triangular wave, the first control value SD1 and the second control value SD2, and the gate signal G1 of each switching element S1 to S4 when the step-down ratio N is twice or more.
-G4, the operation mode, the reactor current IL, and the charge / discharge capacitor current IC0 are shown.
定常状態では、充放電コンデンサ電圧V0が、出力電圧V2の0.5倍値になるように制御されており、入力電圧V1、出力電圧V2、充放電コンデンサ電圧V0の大小関係は、次のようになっている。V2>V0>V1 In the steady state, the charge / discharge capacitor voltage V0 is controlled to be 0.5 times the output voltage V2, and the magnitude relationship among the input voltage V1, the output voltage V2, and the charge / discharge capacitor voltage V0 is as follows. It has become. V2> V0> V1
第1及び第3スイッチング素子S1、S3のゲート信号G1、G3がHighであり、第2及び第4スイッチング素子S2、S4のゲート信号G2、G4がLowである状態(モード1(図3の一点鎖線))では、以下の経路で充放電コンデンサ101aからリアクトル12と入力側の平滑コンデンサ11にエネルギーが移行する。
入力側の平滑コンデンサ11←リアクトル12←第3スイッチング素子S3←充放電コンデンサ101a←第1ダイオードD1
The gate signals G1, G3 of the first and third switching elements S1, S3 are High, and the gate signals G2, G4 of the second and fourth switching elements S2, S4 are Low (mode 1 (one point in FIG. 3) In the chain line)), energy is transferred from the charge /
Input
次に、第1及び第2スイッチング素子S1、S2のゲート信号G1、G2がHighであり、第3及び第4スイッチング素子S3、S4のゲート信号がLowである状態(モード4(図6の一点鎖線))では、以下の経路でリアクトル12から入力側の平滑コンデンサ11にエネルギーが移行する。
入力側の平滑コンデンサ11←リアクトル12←第2ダイオードD2←第1ダイオードD1
Next, the gate signals G1 and G2 of the first and second switching elements S1 and S2 are High, and the gate signals of the third and fourth switching elements S3 and S4 are Low (mode 4 (one point in FIG. 6). In the chain line)), energy is transferred from the
Smoothing
次に、第1及び第3スイッチング素子S1、S3のゲート信号G1、G3がLowであり、第2及び第4スイッチング素子S2、S4のゲート信号がHighである状態(モード2(図4の一点鎖線))では、以下の経路で出力側の平滑コンデンサ108からリアクトル12と充放電コンデンサ101a及び入力側の平滑コンデンサ11にエネルギーが移行する。
入力側の平滑コンデンサ11←リアクトル12←第2ダイオードD2←充放電コンデンサ101a←第4スイッチング素子S4←出力側の平滑コンデンサ108
Next, the gate signals G1 and G3 of the first and third switching elements S1 and S3 are low, and the gate signals of the second and fourth switching elements S2 and S4 are high (mode 2 (one point in FIG. 4). In the chain line)), energy is transferred from the smoothing
Smoothing
次に、第1及び第2スイッチング素子S1、S2のゲート信号G1、G2がHighであり、第3及び第4スイッチング素子S3、S4のゲート信号G3、G4がLowである状態(モード4(図6の一点鎖線))では、以下の経路でリアクトル12から入力側の平滑コンデンサ11にエネルギーが移行する。
入力側の平滑コンデンサ11←リアクトル12←第2ダイオードD2←第1ダイオードD1
Next, the gate signals G1, G2 of the first and second switching elements S1, S2 are High, and the gate signals G3, G4 of the third and fourth switching elements S3, S4 are Low (mode 4 (FIG. 6), energy is transferred from the
Smoothing
この一連の「モード1−モード4−モード2−モード4」の動作の繰り返しにより、出力側正極端子1cと出力側負極端子1dの間の出力電圧V2を、1以上の任意の降圧比N(=V2/V1)で降圧して、入力側正極端子1aと入力側負極端子1bの間の入力電圧V1として出力しつつ、電動機3の発電エネルギーをバッテリ2に蓄積させる。
By repeating this series of “mode 1-mode 4-mode 2-
<DC/DCコンバータ1の状態方程式>
第3の演算値θが0であるとすると、本実施の形態では、第1スイッチング素子S1の第1オンデューティ比DT1は、第1制御値SD1に等しくなり、第2スイッチング素子S2の第2オンデューティ比DT2は、第2制御値SD2に等しくなり、第4スイッチング素子S4の第4オンデューティ比DT4は、1から第1制御値SD1を減算した値(=1−SD1)に等しくなり、第3スイッチング素子S3の第3オンデューティ比DT3は、1から第2制御値SD2を減算した値(=1−SD2)に等しくなる。出力側の平滑コンデンサ108の静電容量をC2とし、充放電コンデンサ101aの静電容量をC0とし、リアクトル12のインダクタンス値をLとし、リアクトルを流れる電流をILとし、出力電流をIoとすると、DC/DCコンバータ1の状態平均方程式は、式(1)で表すことができる。
Assuming that the third calculation value θ is 0, in the present embodiment, the first on-duty ratio DT1 of the first switching element S1 is equal to the first control value SD1, and the second switching element S2 The on-duty ratio DT2 is equal to the second control value SD2, the fourth on-duty ratio DT4 of the fourth switching element S4 is equal to a value obtained by subtracting the first control value SD1 from 1 (= 1−SD1), The third on-duty ratio DT3 of the third switching element S3 is equal to a value obtained by subtracting the second control value SD2 from 1 (= 1−SD2). The capacitance of the smoothing
定常状態では式(1)の左辺=0であるものとし、V0=0.5×V2とすることにより、式(2)〜式(4)が得られる。定常状態では第1制御値SD1と第2制御値SD2を等しくすることにより、理想的には、出力電圧V2と充放電コンデンサ電圧V0とは一定値に収束することが分かる。
V2/V1=1/(1−DT1) (2)
IL=Io/(1−DT1) (3)
DT1=DT2 (4)
In the steady state, it is assumed that the left side of Expression (1) = 0, and Expressions (2) to (4) are obtained by setting V0 = 0.5 × V2. It can be seen that, in the steady state, by making the first control value SD1 and the second control value SD2 equal, ideally, the output voltage V2 and the charge / discharge capacitor voltage V0 converge to a constant value.
V2 / V1 = 1 / (1-DT1) (2)
IL = Io / (1-DT1) (3)
DT1 = DT2 (4)
本実施の形態では、制御装置109は、上記のように、第1の演算部24を備えており、第1の演算部24は、出力電圧目標値V2refと出力電圧V2の検出値との出力差電圧V2errに基づいて第1の演算値Dutyを算出する。そして、開閉制御部30は、上記のように、第1の演算値Dutyに基づいて、第1制御値SD1と第2制御値SD2を算出し、第1スイッチング素子S1の第1オンデューティ比DT1と第2スイッチング素子S2の第2オンデューティ比DT2を変化させる。この構成によれば、出力電圧V2が出力電圧目標値V2refに近づくように、第1及び第2オンデューティ比DT1、DT2を変化させることができる。
In the present embodiment, the
<第1の問題点>
ところが、実際のDC/DCコンバータには、回路の抵抗成分による損失や、ゲート信号の信号遅延のばらつきによるオン期間誤差などの、理想状態からのずれが存在する。特に、昇圧動作時の第1スイッチング素子S1の第1オン期間と第2スイッチング素子S2の第2オン期間の差、または降圧動作時の第3スイッチング素子S3の第3オン期間と第4スイッチング素子S4の第4オン期間の差、に対する、充放電コンデンサ電圧V0への影響は大きく、第1オン期間が第2オン期間よりも大きくリアクトル電流ILが正(力行動作)の場合は式(1)より、充放電コンデンサ電圧V0は徐々に増加し、最終的には出力電圧V2と同じ値となる。逆に、第1オン期間が第2オン期間よりも小さくリアクトル電流ILが正(力行動作)の場合は式(1)より、充放電コンデンサ電圧V0は徐々に低下し、最終的には零ボルトとなる。
<First problem>
However, an actual DC / DC converter has a deviation from an ideal state such as a loss due to a resistance component of the circuit and an ON period error due to variations in signal delay of the gate signal. In particular, the difference between the first on-period of the first switching element S1 and the second on-period of the second switching element S2 during the step-up operation, or the third on-period and the fourth switching element of the third switching element S3 during the step-down operation. The influence on the charge / discharge capacitor voltage V0 with respect to the difference in the fourth on-period of S4 is large. When the first on-period is larger than the second on-period and the reactor current IL is positive (powering operation), the expression (1) Thus, the charge / discharge capacitor voltage V0 gradually increases and finally becomes the same value as the output voltage V2. On the other hand, when the first on-period is smaller than the second on-period and the reactor current IL is positive (powering operation), the charging / discharging capacitor voltage V0 gradually decreases from the equation (1), and finally is zero volt. It becomes.
充放電コンデンサ電圧V0が低下し、零ボルトになると、第1スイッチング素子S1がオン状態であり、第4スイッチング素子S4がオフ状態である時には、出力電圧V2は第4スイッチング素子S4のみに印加され、第1スイッチング素子S1がオフ状態であり、第4スイッチング素子S4がオン状態である時には、出力電圧V2は第1スイッチング素子S1のみに印加される。逆に、充放電コンデンサ電圧V0が増加し、出力電圧V2になると、出力電圧V2は第2スイッチング素子S2及び第3スイッチング素子S3のいずれかに印加される。スイッチング素子の過電圧破壊を防止するためには、スイッチング素子の素子耐圧を出力電圧V2以上にする必要があるため、余分なコスト増加や効率低下の要因となっていた。 When the charge / discharge capacitor voltage V0 decreases to zero volts, the output voltage V2 is applied only to the fourth switching element S4 when the first switching element S1 is in the on state and the fourth switching element S4 is in the off state. When the first switching element S1 is in the off state and the fourth switching element S4 is in the on state, the output voltage V2 is applied only to the first switching element S1. On the contrary, when the charge / discharge capacitor voltage V0 increases and becomes the output voltage V2, the output voltage V2 is applied to either the second switching element S2 or the third switching element S3. In order to prevent overvoltage breakdown of the switching element, it is necessary to set the element withstand voltage of the switching element to be equal to or higher than the output voltage V2, which causes an extra cost increase and a decrease in efficiency.
これに対して、充放電コンデンサ電圧V0を制御する第1の制御方法について説明する。式(1)からわかるように、リアクトル電流ILが正の場合は、第1オンデューティ比DT1に対して第2オンデューティ比DT2を大きくすると、充放電コンデンサ電圧V0を増加させることができ、第1オンデューティ比DT1に対して第2オンデューティ比DT2を小さくすると、充放電コンデンサ電圧V0を減少させることができる。一方、リアクトル電流ILが負の場合は、第1オンデューティ比DT1に対して第2オンデューティ比DT2を大きくすると、充放電コンデンサ電圧V0を減少させることができ、第1オンデューティ比DT1に対して第2オンデューティ比DT2を小さくすると、充放電コンデンサ電圧V0を増加させることができる。 In contrast, a first control method for controlling the charge / discharge capacitor voltage V0 will be described. As can be seen from the equation (1), when the reactor current IL is positive, the charge / discharge capacitor voltage V0 can be increased by increasing the second on-duty ratio DT2 with respect to the first on-duty ratio DT1, When the second on-duty ratio DT2 is reduced with respect to the one on-duty ratio DT1, the charge / discharge capacitor voltage V0 can be reduced. On the other hand, when the reactor current IL is negative, increasing the second on-duty ratio DT2 with respect to the first on-duty ratio DT1 can decrease the charge / discharge capacitor voltage V0, with respect to the first on-duty ratio DT1. If the second on-duty ratio DT2 is reduced, the charge / discharge capacitor voltage V0 can be increased.
そこで、本実施の形態では、制御装置109は、上記のように、Δduty制御の実行により、充放電コンデンサ電圧V0を制御する。Δduty制御は、第1スイッチング素子S1の第1オンデューティ比DT1と、第2スイッチング素子S2の第2オンデューティ比DT2とのオンデューティ比差を変化させる第1オンデューティ比差変化、及び第3スイッチング素子S3の第3オンデューティ比DT3と第4スイッチング素子S4の第4オンデューティ比DT4とのオンデューティ比差を変化させる第2オンデューティ比差変化の一方又は双方(本例では双方)を行う制御である。制御装置109は、Δduty制御において、充放電コンデンサ電圧V0の検出値が充放電コンデンサ電圧目標値V0refに近づくように、オンデューティ比差を変化させる。制御装置109は、Δduty制御におけるオンデューティ比差を変化させる第2の演算値Δdutyを算出する第2の演算部25を備えている。
Therefore, in the present embodiment, the
この構成によれば、以下で説明する第2の問題点があるものの、上述したばらつきが生じたとしても、第2の演算値Δdutyを変化させて、第1オンデューティ比DT1と第2オンデューティ比DT2とのオンデューティ比差を変化させることにより、充放電コンデンサ電圧V0を充放電コンデンサの目標電圧V0refに近づけることができ、コスト増加や効率低下を抑制することができる。 According to this configuration, although there is a second problem described below, even if the above-described variation occurs, the second calculation value Δduty is changed to change the first on-duty ratio DT1 and the second on-duty. By changing the on-duty ratio difference from the ratio DT2, the charge / discharge capacitor voltage V0 can be brought close to the target voltage V0ref of the charge / discharge capacitor, and an increase in cost and a decrease in efficiency can be suppressed.
<第2の問題点>
力行動作と回生動作とでは、充放電コンデンサの目標電圧V0refと充放電コンデンサ電圧V0との差電圧V0errに対する、オンデューティ比差(第2の演算値Δduty)の操作方向を正負反転させる必要がある。そこで、本実施の形態では、制御装置109は、電流センサ105により検出したリアクトル電流ILの正負に応じて、オンデューティ比差(第2の演算値Δduty)の操作方向の正負を反転させるように構成されている。
<Second problem>
In the power running operation and the regenerative operation, it is necessary to reverse the operating direction of the on-duty ratio difference (second calculated value Δduty) with respect to the difference voltage V0err between the charge / discharge capacitor target voltage V0ref and the charge / discharge capacitor voltage V0. . Therefore, in the present embodiment,
しかしながら、低電力状態では、リアクトル電流ILの大きさが小さくなり、電流センサ105の検出誤差範囲に入る場合がある。そのため、リアクトル電流ILの正負の判定を誤り、第2の演算値Δdutyの操作方向を誤る場合があった。その結果、充放電コンデンサ電圧V0が、充放電コンデンサの目標電圧V0refから逸脱する場合があった。電動機3が低電力状態を継続するように構成される場合は、低電力状態を考慮すると、スイッチング素子の素子耐圧を、出力電圧V2以上にする必要があり、余分なコスト増加や効率低下の要因を避けられない結果となっていた。
However, in the low power state, the magnitude of the reactor current IL becomes small and may enter the detection error range of the
これに対して、充放電コンデンサ電圧V0を制御する第2の制御方法について説明する。リアクトル電流ILのリプルを最小にするために、第1スイッチング素子S1の第1ゲート信号G1の位相、第2スイッチング素子S2の第2ゲート信号G2の位相とは、ばらつきのない理想状態では、互いに180度位相のずれた状態となる。この理想的に180度位相がずれた状態からの更なる位相ずれ量をΘとし、充放電コンデンサ101aの静電容量をC0とし、リアクトル12のインダクタンス値をLとすると、DC/DCコンバータ1の充放電コンデンサ電圧V0の状態平均方程式は、式(5)で表すことができる。式(5)に示すように、昇圧比Nが2倍未満と2倍以上で異なる状態方程式となる。
式(5)からわかるように、追加位相ずれΘを正の値にすると、充放電コンデンサ電圧V0の電圧は上昇し、追加位相ずれΘを負の値にすると、充放電コンデンサ電圧V0の電圧は低下する。よって、第1スイッチング素子S1と第2スイッチング素子S2のオン期間の相対位相を増加する方向又は減少する方向に変化させることにより、充放電コンデンサ電圧V0の電圧を増加する方向又は減少する方向に変化させることができる。 As can be seen from Equation (5), when the additional phase shift Θ is a positive value, the charge / discharge capacitor voltage V0 increases, and when the additional phase shift Θ is a negative value, the charge / discharge capacitor voltage V0 is descend. Therefore, by changing the relative phase of the ON period of the first switching element S1 and the second switching element S2 in the increasing direction or decreasing direction, the charging / discharging capacitor voltage V0 is changed in the increasing direction or decreasing direction. Can be made.
そこで、本実施の形態では、制御装置109は、上記のように、位相シフト制御の実行により、充放電コンデンサ電圧V0を制御する。位相シフト制御は、第1スイッチング素子S1のオン期間の位相と第2スイッチング素子S2のオン期間の位相との位相差を変化させる第1位相差変化、及び第3スイッチング素子S3のオン期間の位相と第4スイッチング素子S4のオン期間の位相との位相差を変化させる第2位相差変化の一方又は双方(本例では、双方)を行う制御である。制御装置109は、位相シフト制御において、充放電コンデンサ電圧V0の検出値が充放電コンデンサ電圧目標値V0refに近づくように、位相差を変化させる。制御装置109は、位相シフト制御における位相差を変化させる第3の演算値θを算出する第3の演算部26を備えている。
Therefore, in the present embodiment,
この構成によれば、電流センサ105により検出したリアクトル電流ILの正負に応じて、位相差(第3の演算値θ)を変化させる必要がなく、リアクトル電流ILの大きさが小さく、電流センサ105の検出誤差範囲に入るような低電力状態であっても、精度よく充放電コンデンサ電圧V0を制御することができる。
According to this configuration, there is no need to change the phase difference (third calculated value θ) according to the positive or negative of the reactor current IL detected by the
ただし、第1の三角波と第1制御値SD1を比較し、第2の三角波と第2制御値SD2を比較してゲート信号G1〜G4を生成する手法上、第1制御値SD1と第2制御値SD2とが、0〜1以外の値となるような第3の演算値θを加算又は減算することができない。特に第1の演算値Dutyが、0付近(低昇圧、低降圧)又は1付近(高昇圧、高降圧)では、わずかな位相差(第3の演算値θ)で第1制御値SD1および第2制御値SD2が下限0および上限1に接近するために、位相差(第3の演算値θ)を制限する必要がある。本実施の形態では、第1の演算値Dutyが、0付近(低昇圧、低降圧)又は1付近(高昇圧、高降圧)の場合には、後述するよう位相差(第3の演算値θ)が制限されるように構成されている。一方、位相差(第3の演算値θ)が、低昇圧、低降圧、高昇圧、高降圧の場合において、制限されることにより、回路の抵抗成分による損失、ゲート信号の信号遅延のばらつきによる充放電コンデンサ電圧V0の充放電コンデンサ電圧目標値V0refからの逸脱量に対して、制限後の位相差(第3の演算値θ)が足りずに、充放電コンデンサ電圧V0が充放電コンデンサ電圧目標値V0refに追従し難いという問題がある。
However, the first control value SD1 is compared with the first control value SD1, and the second control value SD2 is compared with the second triangular wave to generate the gate signals G1 to G4. It is impossible to add or subtract the third calculated value θ such that the value SD2 is a value other than 0 to 1. In particular, when the first calculated value Duty is around 0 (low boost, low buck) or around 1 (high boost, high buck), the first control value SD1 and the first control value SD1 with a slight phase difference (third computed value θ). 2 In order for the control value SD2 to approach the
そこで、本実施の形態では、上記のように、第3の演算値θによる位相シフト制御だけではなく、第2の演算値ΔdutyによるΔduty制御を実行可能に構成されており、低昇圧又は高昇圧においても、充放電コンデンサ電圧V0を充放電コンデンサ電圧目標値
V0refに追従させることが可能である。
Therefore, in this embodiment, as described above, not only the phase shift control by the third calculated value θ but also the Δduty control by the second calculated value Δduty can be executed, and the low boost or the high boost is configured. In this case, the charge / discharge capacitor voltage V0 can be made to follow the charge / discharge capacitor voltage target value V0ref.
また、上述したように、第2の演算値ΔdutyによるΔduty制御では、精度よく充放電コンデンサ電圧V0を制御し難い低電力状態において、第3の演算値θによる位相シフト制御を実行可能に構成されており、充放電コンデンサ電圧V0を精度よく充放電コンデンサ電圧目標値V0refに追従させることが可能である。 Further, as described above, the Δduty control by the second calculation value Δduty is configured to be able to execute the phase shift control by the third calculation value θ in a low power state in which it is difficult to accurately control the charge / discharge capacitor voltage V0. Therefore, the charge / discharge capacitor voltage V0 can accurately follow the charge / discharge capacitor voltage target value V0ref.
<制御装置109の詳細動作>
以下、制御装置109の詳細動作について説明する。
第1の演算部24は、出力電圧V2が出力電圧目標値V2refに比べて大きい場合は、出力電圧V2を低下させるため、第1の制御器24aによって、第1及び第2スイッチング素子S1、S2のオンデューティ比DT1、DT2を共に小さくするように、第1の演算値Dutyを低下させる。逆に、第1の演算部24は、出力電圧V2が出力電圧目標値V2refに比べて小さい場合は、出力電圧V2を上昇させるため、第1の制御器24aによって、第1及び第2スイッチング素子S1、S2のオンデューティ比DT1、DT2を共に大きくするように、第1の演算値Dutyを増加させる。
<Detailed Operation of
Hereinafter, detailed operation of the
When the output voltage V2 is larger than the output voltage target value V2ref, the
制御装置109は、Δduty制御において、電流センサ105により検出されたリアクトル電流ILの電流方向に応じて、オンデューティ比差の正又は負の変化方向を変化させる。本実施の形態では、第2の演算部25は、リアクトル電流ILの電流方向に応じて、オンデューティ比差を変化させる第2の演算値Δdutyの正又は負の変化方向を変化させるように構成されている。具体的には、第2の演算部25は、リアクトル電流ILが正である場合であって、充放電コンデンサ電圧V0が充放電コンデンサ電圧目標値V0refに比べて大きい場合は、充放電コンデンサ電圧V0を低下させるため、第1スイッチング素子S1の第1オンデューティ比DT1を減少させ、第2スイッチング素子S2の第2オンデューティ比DT2を増加させるように、第2の演算値Δdutyを減少させる。第2の演算部25は、リアクトル電流ILが正である場合であって、充放電コンデンサ電圧V0が充放電コンデンサ電圧目標値V0refに比べて小さい場合は、充放電コンデンサ電圧V0を上昇させるため、第1スイッチング素子S1の第1オンデューティ比DT1を増加させ、第2スイッチング素子S2の第2オンデューティ比DT2を減少させるように、第2の演算値Δdutyを増加させる。
The
一方、第2の演算部25は、リアクトル電流ILが負である場合であって、充放電コンデンサ電圧V0が充放電コンデンサ電圧目標値V0refに比べて大きい場合は、充放電コンデンサ電圧V0を低下させるため、第1スイッチング素子S1の第1オンデューティ比DT1を増加させ、第2スイッチング素子S2の第2オンデューティ比DT2を減少させるように、第2の演算値Δdutyを増加させる。第2の演算部25は、リアクトル電流ILが負である場合であって、充放電コンデンサ電圧V0が充放電コンデンサ電圧目標値V0refに比べて小さい場合は、充放電コンデンサ電圧V0を上昇させるため、第1スイッチング素子S1の第1オンデューティ比DT1を減少させ、第2スイッチング素子S2の第2オンデューティ比DT2を増加させるように、第2の演算値Δdutyを減少させる。
On the other hand, when the reactor current IL is negative and the charge / discharge capacitor voltage V0 is larger than the charge / discharge capacitor voltage target value V0ref, the
また、制御装置109は、Δduty制御において、リアクトル電流ILの大きさに応じて、オンデューティ比差の変化量の大きさを変化させる。本実施の形態では、第2の演算部25は、リアクトル電流ILの大きさに応じて、充放電コンデンサ差電圧V0errに基づいて算出される第2の演算値Δdutyの大きさを変化させるように構成されている。具体的には、第2の演算部25は、リアクトル電流ILの大きさが大きくなるに従って、充放電コンデンサ差電圧V0errに基づいて算出される第2の演算値Δdutyの大きさを減少させる。
In addition, the
制御装置109は、リアクトル電流ILが、0を含む予め設定されたΔduty制御の停止範囲内にある場合に、Δduty制御の実行を停止するが、位相シフト制御を実行することにより充放電コンデンサ電圧V0を制御する。本実施の形態では、第2の演算部25は、リアクトルの電流ILが、0を含む予め設定されたΔduty制御の停止範囲内にある場合に、第2の演算値Δdutyの演算を停止して、第2の演算値Δdutyによりスイッチング素子の開閉動作を変化させない。第3の演算部26は、リアクトル電流ILがΔduty制御の停止範囲内にある場合に、第3の演算値θを演算して、第3の演算値θによりスイッチング素子の開閉動作を変化させる。
The
本実施の形態では、第2の演算部25は、上記のリアクトルの電流ILに応じた第2の演算値Δdutyの算出のために、電流制限部25a及び差電圧補正部25bを備えている。図11は、電流制限部25aの処理を示す関係図である。電流制限部25aは、リアクトル電流ILが正の場合には、制限後のリアクトル電流IL*として正の値を出力し、リアクトル電流ILが負の場合には、制限後のリアクトル電流IL*として負の値を出力し、リアクトル電流ILが0を含むΔduty制御の停止範囲内にある場合(−ILlim<IL<ILlim)は、制限後のリアクトル電流IL*として0を出力する。本実施の形態では、電流制限部25aは、Δduty制御の停止範囲外ではIL*=ILとしている。
In the present embodiment, the
差電圧補正部25bは、充放電コンデンサ差電圧V0err及び制限後のリアクトル電流IL*に基づいて、式(6)に示すように、制限後のリアクトル電流IL*が0の場合は、電流補正後の差電圧V0err*として0を出力し、制限後のリアクトル電流IL*が0でない場合は、電流補正後の差電圧V0err*として、充放電コンデンサ差電圧V0errを制限後のリアクトル電流IL*で除算した値を出力する。そして、電流補正後の差電圧V0err*は、第2の制御器25cに入力される。
1)IL*=0のとき
V0err*=0
2)IL*≠0のとき (6)
V0err*=V0err/IL*
Based on the charge / discharge capacitor differential voltage V0err and the limited reactor current IL *, the differential
1) When IL * = 0
V0err * = 0
2) When IL * ≠ 0 (6)
V0err * = V0err / IL *
このように、制限後のリアクトル電流IL*が0でない場合は、リアクトル電流ILと正負の符号が同じである制限後のリアクトル電流IL*で充放電コンデンサ差電圧V0errを除算することで、リアクトル電流ILの正負によって、第2の制御器25cに入力される値の符号を変えることができ、第2の演算値Δdutyの正又は負の変化方向を変化させることができる。また、充放電コンデンサ差電圧V0errを、リアクトル電流ILと等しい制限後のリアクトル電流IL*で除算することで、式(2)において、(DT1−DT2)がリアクトル電流ILに反比例することになり、(DT1−DT2)/C0×ILの算出値が、リアクトル電流ILの大小に応じて変化しないようにでき、充放電コンデンサ電圧V0の変化率d(V0)/dtが、リアクトル電流ILの大小に応じて変化しないようにできる。よって、充放電コンデンサ電圧V0の制御挙動を、リアクトル電流ILの大小に影響されず、安定化させることができる。
As described above, when the restricted reactor current IL * is not 0, the reactor current IL is divided by the restricted reactor current IL * having the same sign as the reactor current IL, thereby obtaining the reactor current IL0. The sign of the value input to the
リアクトル電流ILがΔduty制御の停止範囲内にあり、制限後のリアクトル電流IL*が0に設定され、電流補正後の差電圧V0err*が0に設定される場合は、第2の制御器25cから出力される第2の演算値Δdutyは0になり、Δduty制御は停止する。この場合は、第3の演算値θによる位相シフト制御により、充放電コンデンサ電圧V0が充放電コンデンサ電圧目標値V0refに近づくように制御される。一方、リアクトル電流ILがΔduty制御の停止範囲外にある場合は、位相シフト制御及びΔduty制御により、充放電コンデンサ電圧目標値V0refに近づくように制御される。
When the reactor current IL is within the stop range of the Δduty control, the reactor current IL * after the limit is set to 0, and the differential voltage V0err * after the current correction is set to 0, the
第3の演算部26は、充放電コンデンサ電圧V0が充放電コンデンサ電圧目標値V0refに比べて大きい場合は、充放電コンデンサ電圧V0を低下させるため、第1スイッチング素子S1のオン期間の位相を進めると共に、第2スイッチング素子S2のオン期間の位相を遅らせるように、第3の演算値θを減少させる。一方、第3の演算部26は、充放電コンデンサ電圧V0が充放電コンデンサ電圧目標値V0refに比べて小さい場合は、充放電コンデンサ電圧V0を上昇させるため、第1スイッチング素子S1のオン期間の位相を遅らせると共に、第2スイッチング素子S2のオン期間の位相を進めるように、第3の演算値θを増加させる。
When the charge / discharge capacitor voltage V0 is larger than the charge / discharge capacitor voltage target value V0ref, the third
図12の上段グラフは、第2の演算値ΔdutyによるΔduty制御の実行領域と、第3の演算値θによる位相シフト制御の実行領域とを示す。図12の上段グラフの縦軸は、リアクトル電流ILである。図12の上段グラフの横軸は、第1の演算値Dutyであり、第1の演算値Dutyが0の時、第1及び第2スイッチング素子S1、S2のオンデューティ比DT1、DT2が0になり、第1の演算値Dutyが1の時、第1及び第2スイッチング素子S1、S2のオンデューティ比DT1、DT2が1になる。リアクトル電流ILが−ILlimからILlimまでのΔduty制御の停止範囲内になる領域では、Δduty制御が実行されず、位相シフト制御が実行される。リアクトル電流ILがΔduty制御の停止範囲外になる領域では、Δduty制御が実行される。 The upper graph of FIG. 12 shows an execution region of Δduty control by the second calculation value Δduty and an execution region of phase shift control by the third calculation value θ. The vertical axis of the upper graph in FIG. 12 represents the reactor current IL. The horizontal axis of the upper graph in FIG. 12 is the first calculated value Duty. When the first calculated value Duty is 0, the on-duty ratios DT1 and DT2 of the first and second switching elements S1 and S2 are 0. Thus, when the first calculation value Duty is 1, the on-duty ratios DT1 and DT2 of the first and second switching elements S1 and S2 are 1. In the region where the reactor current IL falls within the stop range of the Δduty control from −ILlim to ILlim, the Δduty control is not executed and the phase shift control is executed. In a region where the reactor current IL is outside the stop range of Δduty control, Δduty control is executed.
制御装置109は、第1スイッチング素子S1の第1オンデューティ比DT1と第2スイッチング素子S2の第2オンデューティ比DT2との平均値となる基準オンデューティ比が、予め設定された低電力判定値DutyL以下である場合、又は前記基準オンデューティ比が予め設定された高電力判定値DutyH以上である場合に、位相シフト制御の実行を停止するが、Δduty制御を実行することにより充放電コンデンサ電圧V0を制御する。本実施の形態では、第3の演算部26は、基準オンデューティ比を変化させる第1の演算値Dutyが低電力判定値DutyL以下である場合、又は第1の演算値Dutyが高電力判定値DutyH以上である場合に、第3の演算値θの演算を停止して、第3の演算値θによりスイッチング素子の開閉動作を変化させないようにする。また、第2の演算部25は、第1の演算値Dutyが低電力判定値DutyL以下である場合、又は第1の演算値Dutyが高電力判定値DutyH以上である場合に、第2の演算値Δdutyを演算して、第3の演算値θによりスイッチング素子の開閉動作を変化させるようにする。
The
本実施の形態では、図12の上段グラフに示すように、リアクトル電流ILがΔduty制御の停止範囲外になる領域であって、第1の演算値Dutyが低電力判定値DutyL以下になる低昇圧領域(又は低降圧領域)では、位相シフト制御が実行されず、Δduty制御が実行される。リアクトル電流ILがΔduty制御の停止範囲外になる領域であって、第1の演算値Dutyが高電力判定値DutyH以上になる高昇圧領域(又は高降圧領域)では、位相シフト制御が実行されず、Δduty制御が実行される。リアクトル電流ILがΔduty制御の停止範囲外になる領域であって、第1の演算値Dutyが低昇圧領域及び高昇圧領域の外では、位相シフト制御及びΔduty制御が実行される。 In the present embodiment, as shown in the upper graph of FIG. 12, the reactor current IL is outside the Δduty control stop range, and the first boosted value becomes less than the low power determination value DutyL. In the region (or the low step-down region), the phase shift control is not executed, and the Δduty control is executed. Phase shift control is not executed in the high boost region (or high step-down region) where the reactor current IL is outside the Δduty control stop range and the first calculation value Duty is equal to or higher than the high power determination value DutyH. , Δduty control is executed. When the reactor current IL is outside the Δduty control stop range and the first calculation value Duty is outside the low boosting region and the high boosting region, phase shift control and Δduty control are executed.
図12の下段グラフは、位相シフト制御が実行される領域において、第1制御値SD1及び第2制御値SD2が、0〜1の範囲から外れることを防ぐために、制限器27において第3の演算値θを制限する制限値θlimの算出を示している。図12の下段グラフの縦軸は、制限値θlimを示し、下段グラフの横軸は、第1の演算値Dutyを示している。
The lower graph of FIG. 12 shows the third calculation in the
第1の演算値Dutyが0.5未満である場合は、Duty−|Δduty|が下限値
(本例では、0)に近づくため、Duty−|Δduty|−θが、下限値(0)以上になるように、制限値θlimは、Duty−|Δduty|に設定される。ただし、Duty−|Δduty|が0以下になる場合は、制限値θlimは0に設定される。第1の演算値Dutyが0.5以上である場合は、Duty+|Δduty|が上限値(本例では、1)に近づくため、Duty+|Δduty|+θが、上限値(1)以下になるように、制限値θlimは、1−Duty−|Δduty|に設定される。ただし、1−Duty−|Δduty|が0以下になる場合は、制限値θlimは0に設定される。リアクトル電流ILがΔduty制御の停止範囲内になり、Δduty制御が実行されない領域では、|Δduty|=0になり、これにより、DutyL=0、DutyH=1となる。Δduty制御が実行されている領域では、DutyL=|Δduty|、DutyH=1−|Δduty|となる。このようにΔduty制御が実行されない−ILlim<IL<ILlimの領域では、位相シフト制御の動作範囲が拡大され、位相シフト制御により充放電コンデンサ電圧V0を充放電コンデンサ電圧目標値V0refに制御することが可能となる。
When the first calculated value Duty is less than 0.5, Duty− | Δduty | approaches the lower limit value (0 in this example), so Duty− | Δduty | −θ is equal to or greater than the lower limit value (0). The limit value θlim is set to Duty− | Δduty |. However, when Duty− | Δduty | is 0 or less, the limit value θlim is set to 0. When the first calculation value Duty is 0.5 or more, Duty + | Δduty | approaches the upper limit value (1 in this example), so that Duty + | Δduty | + θ is equal to or lower than the upper limit value (1). Further, the limit value θlim is set to 1−Duty− | Δduty |. However, when 1-Duty- | Δduty | is 0 or less, the limit value θlim is set to 0. In a region where the reactor current IL falls within the stop range of Δduty control and Δduty control is not executed, | Δduty | = 0, so that DutyL = 0 and DutyH = 1. In an area where Δduty control is being executed, DutyL = | Δduty | and DutyH = 1− | Δduty |. In this way, in the region of -ILlim <IL <ILlim where Δduty control is not executed, the operation range of phase shift control is expanded, and charge / discharge capacitor voltage V0 can be controlled to charge / discharge capacitor voltage target value V0ref by phase shift control. It becomes possible.
制限器27は、式(7)に示すように、第3の制御器26aから出力された制限前の第3の演算値θ*が、制限値θlimに−1を乗算した値(−θlim)以下になる場合は、制限後の第3の演算値θに−θlimを設定し、制限前の第3の演算値θ*が制限値θlim以上になる場合は、制限後の第3の演算値θにθlimを設定し、制限前の第3の演算値θ*が−θlimからθlimの範囲内になる場合は、制限後の第3の演算値θに制限前の第3の演算値θ*をそのまま設定する。
1)θ*≦−θlimのとき
θ=−θlim
2)θ*≧θlimのとき (7)
θ=θlim
3)−θlim<θ*<θlimのとき
θ=θ*
As shown in Expression (7), the
1) When θ * ≦ −θlim
θ = −θlim
2) When θ * ≧ θlim (7)
θ = θlim
3) When -θlim <θ * <θlim
θ = θ *
このように、第1の演算値Duty及び第2の演算値Δdutyを用いて、第3の演算値θに制限をかけることにより、第2の演算値Δduty及び第3の演算値θが反映された第1制御値SD1及び第2制御値SD2が0〜1の範囲外にならないようにできる。 In this way, by using the first calculation value Duty and the second calculation value Δduty to limit the third calculation value θ, the second calculation value Δduty and the third calculation value θ are reflected. Further, the first control value SD1 and the second control value SD2 can be prevented from being out of the range of 0-1.
制御装置109は、少なくとも、位相シフト制御により変化される位相差が固定されている場合は、Δduty制御を実行することにより充放電コンデンサ電圧V0を制御する。本実施の形態では、第2の演算部25は、第3の演算値θが制限器27により制限値θlimに固定されている場合、及び低昇圧領域又は高昇圧領域であり第3の演算値θが0に固定されている場合でも、第2の演算値Δdutyを変化させるように構成されている。また、制御装置109は、少なくとも、Δduty制御により変化されるオンデューティ比差が固定されている場合は、位相シフト制御を実行することにより充放電コンデンサ電圧V0を制御する。本実施の形態では、第3の演算部26は、Δduty制御の停止範囲内であり第2の演算値Δdutyが0に固定されている場合でも、第3の演算値θを変化させるように構成されている。よって、少なくともΔduty制御及び位相シフト制御の一方により、充放電コンデンサ電圧V0を制御することができる。
The
以上のような制御装置109を備えることにより、力行動作(昇圧動作)又は回生動作(降圧動作)、高電力又は低電力にかかわらず、出力電圧V2を出力電圧目標値V2refに制御することが可能となるとともに、リアクトル電流ILによらず充放電コンデンサ電圧V0を充放電コンデンサ電圧目標値V0refに制御することが可能となる。よって、各スイッチング素子の素子耐圧を低下させても、素子破壊の危険性をより確実に回避することが可能であり、これによって低コストで高効率なDC/DCコンバータ1を得ることができる。また、電流センサ105は、リアクトル12を流れる電流の方向を判定する機能を備え、Δduty制御の停止範囲を既定する判定値ILlimよりも高い検出精度をもてばよいので、安価なものを使用することができる。
By providing the
実施の形態2.
次に、実施の形態2に係るDC/DCコンバータ1について図面を参照して説明する。図13は、本実施の形態に係る制御装置109の構成を示す回路図(ブロック図)である。本実施の形態に係るDC/DCコンバータ1の基本的な構成は実施の形態1と同様であるが、制限器27の構成、及び低昇圧領域及び高昇圧領域でも位相シフト制御を実行する構成が実施の形態1と異なる。
Next, the DC /
本実施の形態では、制御装置109は、位相シフト制御において、スイッチング素子S1〜S4の開閉パターンである動作モードの遷移順番が変化しないように、位相差の変化量の大きさを上限制限するように構成されている。制御装置109は、制限器として、第1制限器27Xと第2制限器27Yを備えている。第1制限器27Xは、低昇圧領域及び高昇圧領域において、動作モードの遷移順番が変化しないように、位相差の変化量の大きさを表す第3の演算値θを上限制限する。本実施の形態では、第1制限器27Xは、第3の制御器26aから出力された制限前の第3の演算値θ*に対して、制限値θlimにより、式(7)と同様に、上下限制限を行って、制限後の第3の演算値θを出力する。
In the present embodiment,
図14の上段グラフは、第2の演算値ΔdutyによるΔduty制御の実行領域と、第3の演算値θによる位相シフト制御の実行領域とを示す。図14の上段グラフの縦軸は、リアクトル電流ILである。図14の上段グラフの横軸は、第1の演算値Dutyであり、第1の演算値Dutyが0の時、第1及び第2スイッチング素子S1、S2のオンデューティ比DT1、DT2が0になり、第1の演算値Dutyが1の時、第1及び第2スイッチング素子S1、S2のオンデューティ比DT1、DT2が1になる。リアクトル電流ILが−ILlimからILlimまでのΔduty制御の停止範囲内になる領域では、実施の形態1と同様に、Δduty制御が実行されず、位相シフト制御が実行される。リアクトル電流ILがΔduty制御の停止範囲外になる領域では、Δduty制御が実行される。 The upper graph of FIG. 14 shows an execution region of Δduty control by the second calculation value Δduty and an execution region of phase shift control by the third calculation value θ. The vertical axis of the upper graph in FIG. 14 represents the reactor current IL. The horizontal axis of the upper graph of FIG. 14 is the first calculated value Duty. When the first calculated value Duty is 0, the on-duty ratios DT1 and DT2 of the first and second switching elements S1 and S2 are 0. Thus, when the first calculation value Duty is 1, the on-duty ratios DT1 and DT2 of the first and second switching elements S1 and S2 are 1. In the region where the reactor current IL falls within the stop range of Δduty control from −ILlim to ILlim, Δduty control is not executed and phase shift control is executed as in the first embodiment. In a region where the reactor current IL is outside the stop range of Δduty control, Δduty control is executed.
図14の下段グラフは、Δduty制御及び位相シフト制御の双方が実行される領域において、第1制限器27Xで用いられる制限値θlimの算出を示している。図14の下段グラフの縦軸は、制限値θlimを示し、下段グラフの横軸は、第1の演算値Dutyを示している。
The lower graph of FIG. 14 shows calculation of the limit value θlim used in the
第1の演算値Dutyが0.5未満である場合は、動作モードの遷移順番が変化しないように、制限値θlimは、第1の演算値Dutyに設定される(θlim=Duty)。第1の演算値Dutyが0.5以上である場合は、動作モードの遷移順番が変化しないように、制限値θlimは、1から第1の演算値Dutyを減算した値に設定される(θlim=1−Duty)。 When the first calculation value Duty is less than 0.5, the limit value θlim is set to the first calculation value Duty (θlim = Duty) so that the transition order of the operation mode does not change. When the first calculated value Duty is 0.5 or more, the limit value θlim is set to a value obtained by subtracting the first calculated value Duty from 1 so that the transition order of the operation mode does not change (θlim). = 1-Duty).
このように、本実施の形態では、動作モードの遷移順番が変化しないように、制限値θlimにより第3の演算値θを制限するように構成されているので、実施の形態1のように、低昇圧領域及び高昇圧領域において、位相シフト制御を停止する必要がなく、全域で位相シフト制御を実行することができる。 Thus, in the present embodiment, the third calculation value θ is limited by the limit value θlim so that the transition order of the operation mode does not change. Therefore, as in the first embodiment, In the low boost region and the high boost region, it is not necessary to stop the phase shift control, and the phase shift control can be executed in the entire region.
第2制限器27Yは、第1制御値SD1及び第2制御値SD2が、最小値(本例では0)から最大値(本例では1)の範囲外にならないように、第2の演算値Δdutyを制限する。本実施の形態では、第2制限器27Yは、第2の制御器25cから出力された制限前の第2の演算値Δduty*に対して、第2制限値Δdutylimにより、上下限制限を行って、制限後の第2の演算値Δdutyを出力する。
The
第2制限器27Yには、制限前の第2の演算値Δduty*、第1の演算値Duty、制限後の第3の演算値θが入力される。第1の演算値Dutyが0.5未満である場合は、第2制限値Δdutylimは、第1の演算値Dutyから制限後の第3の演算値θの絶対値を減算した値に設定される(Δdutylim=Duty−|θ|)。第1の演算値Dutyが0.5以上である場合は、第2制限値Δdutylimは、1から第1の演算値Duty及び制限後の第3の演算値θの絶対値を減算した値に設定される(Δdutylim=1−Duty−|θ|)。
The
第2制限器27Yは、式(8)に示すように、第2の制御器25cから出力された制限前の第2の演算値Δduty*が、第2制限値Δdutylimに−1を乗算した値(−Δdutylim)以下になる場合は、制限後の第2の演算値Δdutyに−Δdutylimを設定し、制限前の第2の演算値Δduty*が、第2制限値Δdutylim以上になる場合は、制限後の第2の演算値ΔdutyにΔdutylimを設定し、制限前の第2の演算値Δduty*が−ΔdutylimからΔdutylimの範囲内になる場合は、制限後の第2の演算値Δdutyに制限前の第2の演算値Δduty*をそのまま設定する。
1)Δduty*≦−Δdutylimのとき
Δduty=−Δdutylim
2)Δduty*≧Δdutylimのとき (8)
Δduty=Δdutylim
3)−Δdutylim<Δduty*<Δdutylimのとき
Δduty=Δduty*
The
1) When Δduty * ≦ −Δdutylim
Δduty = −Δdutylim
2) When Δduty * ≧ Δdutylim (8)
Δduty = Δdutylim
3) When -Δdutylim <Δduty * <Δdutylim
Δduty = Δduty *
このように、第1の演算値Duty及び第3の演算値θを用いて、第2の演算値Δdutyに制限をかけることにより、第2の演算値Δduty及び第3の演算値θが反映された第1制御値SD1及び第2制御値SD2が0〜1の範囲外にならないようにできる。 As described above, the second calculation value Δduty and the third calculation value θ are reflected by limiting the second calculation value Δduty using the first calculation value Duty and the third calculation value θ. Further, the first control value SD1 and the second control value SD2 can be prevented from being out of the range of 0-1.
第2の演算部25は、第3の演算値θが第1制限器27Xにより制限値θlimに固定されている場合でも、第2の演算値Δdutyを変化させるように構成されている。また、第3の演算部26は、Δduty制御の停止範囲内であり第2の演算値Δdutyが0に固定されている場合、及び第2の演算値Δdutyが第2制限器27Yにより第2制限値Δdutylimに固定されている場合でも、第3の演算値θを変化させるように構成されている。よって、少なくとも第2の演算値Δduty及び第3の演算値θの一方により、充放電コンデンサ電圧V0を制御することができる。
The
本実施の形態でも、実施の形態1と同様に、力行動作(昇圧動作)又は回生動作(降圧動作)、高電力又は低電力にかかわらず、出力電圧V2を出力電圧目標値V2refに制御することが可能となるとともに、リアクトル電流ILによらず充放電コンデンサ電圧V0を充放電コンデンサ電圧目標値V0refに制御することが可能となる。よって、各スイッチング素子の素子耐圧を低下させても、素子破壊の危険性をより確実に回避することが可能であり、これによって低コストで高効率なDC/DCコンバータ1を得ることができる。また、電流センサ105は、リアクトル12を流れる電流の方向を判定する機能を備え、Δduty制御の停止範囲を既定する判定値ILlimよりも高い検出精度をもてばよいので、安価なものを使用することができる。
In the present embodiment, similarly to the first embodiment, the output voltage V2 is controlled to the output voltage target value V2ref regardless of the power running operation (step-up operation) or the regenerative operation (step-down operation), high power or low power. The charge / discharge capacitor voltage V0 can be controlled to the charge / discharge capacitor voltage target value V0ref regardless of the reactor current IL. Therefore, even if the element withstand voltage of each switching element is lowered, the risk of element destruction can be avoided more reliably, whereby the low-cost and high-efficiency DC /
実施の形態3.
次に、実施の形態3に係るDC/DCコンバータ1について図面を参照して説明する。
図15は、本実施の形態に係る制御装置109の構成を示す回路図(ブロック図)である。上記の実施の形態1と同様の構成部分は説明を省略する。本実施の形態に係るDC/DCコンバータ1の基本的な構成は実施の形態1と同様であるが、制御装置109が、Δduty制御及び位相シフト制御において、共通の中間制御パラメータとして、充放電コンデンサ101aに流す電流指令値I0refを算出し、電流指令値I0refに基づいてオンデューティ比差及び位相差を変化させる点が実施の形態1と異なる。
Next, the DC /
FIG. 15 is a circuit diagram (block diagram) showing the configuration of the
すなわち、制御装置109は、Δduty制御及び位相シフト制御において、充放電コンデンサ電圧V0の検出値が充放電コンデンサ電圧目標値V0refに近づくように、充放電コンデンサ101aに流す電流指令値I0ref(以下、充放電コンデンサ電流指令値I0refと称す)を変化させる。そして、制御装置109は、充放電コンデンサ電流指令値I0refに基づいてオンデューティ比差を変化させ、充放電コンデンサ電流指令値I0refに基づいて位相差を変化させる。
That is, in the Δduty control and the phase shift control, the
充放電コンデンサ電流IC0は、充放電コンデンサ電圧V0の時間変化速度(dV0/dt)に比例するため、充放電コンデンサ電圧V0を制御する上で重要なパラメータである。上記の構成によれば、Δduty制御及び位相シフト制御において、共通する中間制御パラメータである充放電コンデンサ電流指令値I0refを算出し、充放電コンデンサ電流指令値I0refに基づいてオンデューティ比差及び位相差を変化させるので、2種類の制御方式による充放電コンデンサ電圧V0の制御精度を向上させることができる。 Since the charge / discharge capacitor current IC0 is proportional to the time change rate (dV0 / dt) of the charge / discharge capacitor voltage V0, it is an important parameter in controlling the charge / discharge capacitor voltage V0. According to the above configuration, the charge / discharge capacitor current command value I0ref, which is a common intermediate control parameter, is calculated in Δduty control and phase shift control, and the on-duty ratio difference and phase difference are calculated based on the charge / discharge capacitor current command value I0ref. Therefore, it is possible to improve the control accuracy of the charge / discharge capacitor voltage V0 by two types of control methods.
制御装置109は、充放電コンデンサ電流指令値I0refを、Δduty制御用の電流指令値I0deltaと、位相シフト制御用の電流指令値I0shiftとに分配する。そして、制御装置109は、Δduty制御用の電流指令値I0deltaに基づいてオンデューティ比差を変化させ、位相シフト制御用の電流指令値I0shiftに基づいて位相差を変化させる。
この構成によれば、充放電コンデンサ電流指令値I0refを分配して、Δduty制御及び位相シフト制御を行うので、2種類の制御方式を用いても、充放電コンデンサ電圧V0の制御挙動を安定化させることができる。 According to this configuration, the charge / discharge capacitor current command value I0ref is distributed and Δduty control and phase shift control are performed, so that the control behavior of the charge / discharge capacitor voltage V0 is stabilized even if two types of control methods are used. be able to.
本実施の形態では、図15に示すように、制御装置109は、電流指令演算器31を備えている。電流指令演算器31は、充放電コンデンサ電圧V0の検出値と充放電コンデンサ電圧目標値V0refとの差電圧V0err(充放電コンデンサ差電圧V0err)に基づいて、充放電コンデンサ電流指令値I0refを算出する。電流指令演算器31は、充放電コンデンサ差電圧V0errに対して、例えば、P制御、PI制御、PID制御などのフィードバック制御を行って充放電コンデンサ電流指令値I0refを算出する。
In the present embodiment, as shown in FIG. 15, the
また、制御装置109は、分配演算器32を備えている。分配演算器32は、充放電コンデンサ電流指令値I0refを、Δduty制御用の電流指令値I0deltaと、位相シフト制御用の電流指令値I0shiftとに分配する。
In addition, the
本実施の形態では、分配演算器32は、電流センサ105により検出したリアクトル電流ILに応じてΔduty制御用の電流指令値I0deltaと位相シフト制御用の電流指令値I0shiftとの分配率Riを変化させる。本例では、分配率Riは、充放電コンデンサ電流指令値I0refに対するΔduty制御用の電流指令値I0deltaの分配率とされ、0以上、1以下の値に設定される。分配演算器32は、式(9)に示すように、分配率Riに充放電コンデンサ電流指令値I0refを乗算した値を、Δduty制御用の電流指令値I0deltaに設定し、1から分配率Riを減算した値に、充放電コンデンサ電流指令値I0refを乗算した値を、位相シフト制御用の電流指令値I0s
hiftに設定する。
I0delta=Ri×I0ref
I0shift=(1−Ri)×I0ref (9)
0≦Ri≦1
In the present embodiment,
Set to hift.
I0delta = Ri × I0ref
I0shift = (1-Ri) × I0ref (9)
0 ≦ Ri ≦ 1
分配演算器32は、図16から図18の例に示すように、リアクトル電流ILが、0を含む予め設定されたΔduty制御の停止範囲内にある場合に、分配率Riを0に設定し、リアクトル電流ILがΔduty制御の停止範囲外にある場合に、分配率Riを0より大きい値に設定する。
As shown in the examples of FIGS. 16 to 18, the
分配率Riが0に設定されると、Δduty制御用の電流指令値I0deltaが0になり、それによって、後述するように、オンデューティ比差が0になり、Δduty制御が停止する。一方、分配率Riが0より大きい値に設定されると、Δduty制御用の電流指令値I0deltaが0より大きい値又は0より小さい値になり、それによって、後述するように、オンデューティ比差が0より大きい値又は0より小さい値になり、Δduty制御が動作する。 When the distribution ratio Ri is set to 0, the current command value I0delta for Δduty control becomes 0, thereby the on-duty ratio difference becomes 0 and Δduty control stops as will be described later. On the other hand, when the distribution ratio Ri is set to a value larger than 0, the current command value I0delta for Δduty control becomes a value larger than 0 or a value smaller than 0, so that the on-duty ratio difference becomes smaller as described later. The value becomes greater than 0 or less than 0, and Δduty control operates.
この構成によれば、リアクトル電流ILがΔduty制御の停止範囲内になる領域では、実施の形態1、2と同様に、Δduty制御が実行されず、位相シフト制御が実行される。リアクトル電流ILがΔduty制御の停止範囲外になる領域では、Δduty制御が実行される。この際、分配率Riで管理しているので、停止したΔduty制御の制御量を、自動的に、位相シフト制御の制御量に分配することができる。 According to this configuration, in the region where reactor current IL falls within the stop range of Δduty control, Δduty control is not executed and phase shift control is executed as in the first and second embodiments. In a region where the reactor current IL is outside the stop range of Δduty control, Δduty control is executed. At this time, since the distribution ratio Ri is used for management, the stopped control amount of the Δduty control can be automatically distributed to the control amount of the phase shift control.
図16から図18において、横軸はリアクトル電流ILであり、縦軸は分配率Riである。図16から図18に示す例では、リアクトル電流ILが−ILLからILLになるΔduty制御の停止範囲(−ILL≦IL≦ILL)では、分配率Riが0に設定され、Δduty制御が停止し、位相シフト制御が動作する。リアクトル電流ILが−ILH以下又はILH以上になる範囲(IL≦−ILH、ILH≦IL)では、分配率Riが1に設定され、Δduty制御が動作し、位相シフト制御が停止する。 16 to 18, the horizontal axis represents the reactor current IL, and the vertical axis represents the distribution ratio Ri. In the example shown in FIGS. 16 to 18, in the Δduty control stop range (−ILL ≦ IL ≦ ILL) in which the reactor current IL changes from −ILL to ILL, the distribution ratio Ri is set to 0, the Δduty control stops, Phase shift control operates. In a range where reactor current IL is equal to or less than −ILH (IL ≦ −ILH, ILH ≦ IL), distribution ratio Ri is set to 1, Δduty control is activated, and phase shift control is stopped.
リアクトル電流ILが−ILHから−ILLになる範囲(−ILH≦IL≦−ILL)、及びリアクトル電流ILがILLからILHになる範囲(ILL≦IL≦ILH)において、図16に示す例では、分配率Riが、ヒステリシス判定により0と1との間を切り替えられ、図17に示す例では、分配率Riが0と1との間を次第に変化され、図18に示す例では、分配率Riが0と1との間を段階的に変化される。 In the example shown in FIG. 16, distribution is performed in the range where reactor current IL is from −ILH to −ILL (−ILH ≦ IL ≦ −ILL) and in the range where reactor current IL is from ILL to ILH (ILL ≦ IL ≦ ILH). The rate Ri is switched between 0 and 1 by hysteresis determination. In the example shown in FIG. 17, the distribution rate Ri is gradually changed between 0 and 1. In the example shown in FIG. 18, the distribution rate Ri is It is changed stepwise between 0 and 1.
位相シフト制御を行う第3の演算部26は、位相差換算器33を備えている。位相差換算器33は、位相シフト制御用の電流指令値I0shiftを位相差に換算する。上記で導出した式(5)を、180度の基準位相差からの位相ずれ量Θについて整理すると式(10)を得る。ここで、充放電コンデンサの静電容量C0に、充放電コンデンサ電圧V0の時間変化速度dV0/dtを乗算した値は、充放電コンデンサ電流IC0に等しいため、置き換えている。式(10)を用いれば、充放電コンデンサ電流IC0を、位相ずれ量Θに換算することができ、昇圧比N(降圧比N)が2倍未満であるか否かに応じて換算式が異なる。
そこで、位相差換算器33は、式(11)に示すように、入力電圧V1及び出力電圧V2に基づいて算出した位相差換算係数Zを用いて、位相シフト制御用の電流指令値I0shiftを、制限前の第3の演算値θ*に変換する。ここで、位相差換算器33は、昇圧比N(降圧比N)が2倍未満であるか否かに応じて、位相差換算係数Zの算出式を切り替える。
実施の形態1と同様に、制限器27は、式(7)に示すように、位相差換算器33から出力された制限前の第3の演算値θ*が、制限値θlimに−1を乗算した値(−θlim)以下になる場合は、制限後の第3の演算値θに−θlimを設定し、制限前の第3の演算値θ*が制限値θlim以上になる場合は、制限後の第3の演算値θにθlimを設定し、制限前の第3の演算値θ*が−θlimからθlimの範囲内になる場合は、制限後の第3の演算値θに制限前の第3の演算値θ*をそのまま設定する。制限値θlimは、図12の下段グラフを用いて説明したように設定される。この構成によれば、実施の形態1と同様に、スイッチング素子S1〜S4の開閉パターンである動作モードの遷移順番が変化しないようにできる。
Similarly to the first embodiment, the
そして、実施の形態1と同様に、矩形波乗算器26bは、矩形波生成器26cが出力した±1の矩形波を第3の演算値θに乗算して最終的な第3の演算値±θを算出する。
Then, similarly to the first embodiment, the
Δduty制御を行う第2の演算部25は、Δduty換算器34を備えている。Δduty換算器34は、Δduty制御用の電流指令値I0deltaをオンデューティ比差に換算する。上記で導出した式(1)の2行目を取り出し、オンデューティ比差となる(DT1−DT2)について整理すると式(12)を得る。ここで、式(10)と同様に、C0・dV0/dtを、充放電コンデンサ電流IC0に置き換えている。式(12)を用いれば、充放電コンデンサ電流IC0を、オンデューティ比差に変換することができる。
そこで、Δduty換算器34は、式(13)に示すように、Δduty制御用の電流指令値I0deltaをリアクトル電流ILで除算した値を、第2の演算値Δdutyとして算出する。ここで、リアクトル電流ILがΔduty制御の停止範囲内にある場合は、Δduty制御用の電流指令値I0deltaが0に設定されるので、第2の演算値Δdutyは0に設定される。この構成によれば、実施の形態1と同様に、リアクトル電流ILに応じてオンデューティ比差が変化され、リアクトル電流ILの電流方向に応じてオンデューティ比差の正又は負の変化方向が変化される。
Δduty=I0delta/IL (13)
Therefore, the Δduty converter 34 calculates a value obtained by dividing the current command value I0delta for Δduty control by the reactor current IL as the second calculated value Δduty as shown in the equation (13). Here, when the reactor current IL is within the stop range of Δduty control, the current command value I0delta for Δduty control is set to 0, and therefore the second calculated value Δduty is set to 0. According to this configuration, as in the first embodiment, the on-duty ratio difference is changed according to the reactor current IL, and the positive or negative change direction of the on-duty ratio difference is changed according to the current direction of the reactor current IL. Is done.
Δduty = I0delta / IL (13)
なお、Δduty換算器34が出力した第2の演算値Δdutyに対して、実施の形態2と同様に、第2制限器27Yにより、第2制限値Δdutylimにより上下限制限が行われてもよい。
Note that the upper and lower limits may be limited by the
第1の演算部24及び開閉制御部30等の構成は、実施の形態1と同様であるので説明を省略する。
The configurations of the
実施の形態4.
次に、実施の形態4に係るDC/DCコンバータ1について図面を参照して説明する。上記の実施の形態3と同様の構成部分は説明を省略する。本実施の形態に係るDC/DCコンバータ1の基本的な構成は実施の形態3と同様であるが、分配演算器32の処理が実施の形態3と異なる。
Next, a DC /
すなわち、分配演算器32は、オンデューティ比差及び前記位相差の一方又は双方に対して上下限制限を行った場合に、上下限制限された位相差又はオンデューティ比差における上下限制限値を超過した分を、上下限制限されない位相差又はオンデューティ比差に対応するΔduty制御用の電流指令値I0delta又は位相シフト制御用の電流指令値I0shiftに振り分ける。
That is, when the upper / lower limit is imposed on one or both of the on-duty ratio difference and the phase difference, the
この構成によれば、上下限制限される電流指令値の分を、上下限制限されない方の電流指令値に振り分けて、充放電コンデンサ電圧V0の制御に反映させることができるので、充放電コンデンサ電圧V0の制御挙動を安定化させることができる。 According to this configuration, the current command value that is restricted from the upper and lower limits can be distributed to the current command value that is not restricted from the upper and lower limits and reflected in the control of the charge / discharge capacitor voltage V0. The control behavior of V0 can be stabilized.
本実施の形態では、分配演算器32は、電流指令値I0refに対応させて仮に設定した位相差の仮設定値が上下限制限される場合は、位相差の仮設定値における上下限制限値を超過した分に対応する電流指令値をΔduty制御用の電流指令値I0deltaに分配し、残りの電流指令値を位相シフト制御用の電流指令値I0shiftに分配するように構成されている。
In the present embodiment, the
図19に示すフローチャートを用いて詳細に説明する。分配演算器32は、ステップS01で、電流指令値I0refを、位相シフト制御用の仮電流指令値I0shift*に設定する。そして、分配演算器32は、ステップS02で、式(11)に示すように昇圧比N(降圧比N)が2倍未満であるか否かに応じて算出した位相差換算係数Zを、位相シ
フト制御用の仮電流指令値I0shift*に乗算して、第3の演算値の仮設定値θrefを算出する。
This will be described in detail with reference to the flowchart shown in FIG. In step S01, the
そして、分配演算器32は、ステップS03で、第3の演算値の仮設定値θrefが、制限器27で用いる上限制限値θlimを上回るか否かを判定する。分配演算器32は、第3の演算値の仮設定値θrefが上限制限値θlimを上回ると判定した場合(ステップS03:Yes)は、ステップS05で、上限制限値θlimを、位相差換算係数Zで除算した値を位相シフト制御用の電流指令値I0shiftに設定する。
In step S03, the
分配演算器32は、第3の演算値の仮設定値θrefが上限制限値θlimを上回っていないと判定した場合(ステップS03:No)は、ステップS04で、第3の演算値の仮設定値θrefが、制限器27で用いる下限制限値−θlimを下回るか否かを判定する。分配演算器32は、第3の演算値の仮設定値θrefが下限制限値−θlimを下回ると判定した場合(ステップS04:Yes)は、ステップS07で、下限制限値−θlimを、位相差換算係数Zで除算した値を位相シフト制御用の電流指令値I0shiftに設定する。
When the
分配演算器32は、第3の演算値の仮設定値θrefが下限制限値−θlimを下回っていないと判定した場合(ステップS04:No)は、ステップS06で、位相シフト制御用の仮電流指令値I0shift*を、位相シフト制御用の電流指令値I0shiftに設定する。
When the
分配演算器32は、ステップS08で、電流指令値I0refから位相シフト制御用の電流指令値I0shiftを減算した値を、Δduty制御用の電流指令値I0deltaに設定する。
In step S08, the
或いは、分配演算器32は、実施の形態3と同様に、分配率Riに応じて、充放電コンデンサ電流指令値I0refを、Δduty制御用の電流指令値I0deltaと、位相シフト制御用の電流指令値I0shiftとに分配するように構成され、制限器27において上下限制限される第3の演算値θの超過分に対応する電流指令値を、Δduty制御用の電流指令値I0deltaに追加的に振り分けるように構成されてもよい。
Alternatively, as in the third embodiment, the
例えば、分配演算器32は、制限前の第3の演算値θ*が制限値θlimにより上限制限される場合は、超過分(θ*−θlim)を位相差換算係数Zで除算した値を、Δduty制御用の電流指令値I0deltaに追加加算する。又は、分配演算器32は、制限前の第3の演算値θ*が制限値−θlimにより下限制限される場合は、超過分(θ*+θlim)を位相差換算係数Zで除算した値を、Δduty制御用の電流指令値I0deltaに追加加算する。
For example, when the upper limit of the third calculation value θ * before the limit is limited by the limit value θlim, the
或いは、分配演算器32は、実施の形態3と同様に、分配率Riに応じて、充放電コンデンサ電流指令値I0refを、Δduty制御用の電流指令値I0deltaと、位相シフト制御用の電流指令値I0shiftとに分配するように構成され、実施の形態2と同様に、第2制限器27Yにより、第2の演算値Δdutyに対して、第2制限値Δdutylimにより上下限制限が行われるように構成されてもよい。この場合において、第2制限器27Yにおいて上下限制限される第2の演算値Δdutyの超過分に対応する電流指令値を、位相シフト制御用の電流指令値I0shiftに追加的に振り分けるように構成されてもよい。
Alternatively, as in the third embodiment, the
例えば、分配演算器32は、制限前の第2の演算値Δduty*が第2制限値Δdutylimにより上限制限される場合は、超過分(Δduty*−Δdutylim)にリ
アクトル電流ILを乗算した値を、位相シフト制御用の電流指令値I0shiftに追加加算する。又は、分配演算器32は、制限前の第2の演算値Δduty*が第2制限値−Δdutylimにより下限制限される場合は、超過分(Δduty*+Δdutylim)にリアクトル電流ILを乗算した値を、位相シフト制御用の電流指令値I0shiftに追加加算する。
For example, when the second calculation value Δduty * before the limit is limited to the upper limit by the second limit value Δdutylim, the
〔その他の実施の形態〕
最後に、本発明のその他の実施の形態について説明する。なお、以下に説明する各実施の形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施の形態の構成と組み合わせて適用することも可能である。
[Other Embodiments]
Finally, other embodiments of the present invention will be described. Note that the configuration of each embodiment described below is not limited to being applied independently, and can be applied in combination with the configuration of other embodiments as long as no contradiction arises.
(1)上記の各実施の形態においては、低圧側の入力側正極端子1aと入力側負極端子1bの間にはバッテリ2が接続され、高圧側の出力側正極端子1cと出力側負極端子1dの間には電動機3が接続されている場合を例として説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、低圧側の入力側正極端子1aと入力側負極端子1bの間には、バッテリ又は電動機等の直流電力を供給する又は消費する任意の電気装置が接続されてもよく、高圧側の出力側正極端子1cと出力側負極端子1dの間には、バッテリ又は電動機等の直流電力を供給する又は消費する任意の電気装置が接続されてもよい。例えば、低圧側の入力側正極端子1aと入力側負極端子1bの間には、電動機が接続されてもよく、高圧側の出力側正極端子1cと出力側負極端子1dの間には、バッテリが接続さてもよい。
(1) In each of the above-described embodiments, the
(2)上記の各実施の形態においては、DC/DCコンバータ1は、昇圧動作及び昇圧動作の双方の動作が可能とされており、第1から第4の半導体回路は、全てスイッチング素子の機能を有し、全てダイオード素子の機能を有している場合を例として説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、DC/DCコンバータ1は、昇圧動作のみの動作が可能とされており、第1及び第2の半導体回路のみがスイッチング素子の機能を有し、第3及び第4の半導体回路のみがダイオード素子の機能を有していてもよい。この場合は、制御装置109は、図12及び図14の上段グラフにおいて、リアクトル電流ILが正の領域のみの制御を行い、図1において、第1及び第2ゲート信号G1、G2を生成し、第3及び第4ゲート信号G3、G4を生成しないように構成される。制御装置109は、第1の半導体回路のオンデューティ比と第2の半導体回路のオンデューティ比との平均値である基準オンデューティ比を、オンデューティ比差及び同じ位相差の状態で、変化させる第1オンデューティ比変化を行わせる第1の演算値Dutyを算出し、第1の半導体回路のオンデューティ比と第2の半導体回路のオンデューティ比とのオンデューティ比差を変化させる第1オンデューティ比差変化を行わせる第2の演算値Δdutyを算出し、第1の半導体回路のオン期間の位相と第2の半導体回路のオン期間の位相との位相差を変化させる第1位相差変化を行わせる第3の演算値θを算出し、オンオフスイッチング機能を持たせた第1及び第2の半導体回路の開閉動作を制御する。
(2) In each of the embodiments described above, the DC /
或いは、DC/DCコンバータ1は、降圧動作のみの動作が可能とされており、第1及び第2の半導体回路のみがダイオード素子の機能を有し、第3及び第4の半導体回路のみがスイッチング素子の機能を有していてもよい。この場合は、制御装置109は、図12及び図14の上段グラフにおいて、リアクトル電流ILが負の領域のみの制御を行い、図1において、第3及び第4ゲート信号G3、G4を生成し、第1及び第2ゲート信号G1、G2を生成しないように構成される。制御装置109は、第3の半導体回路のオンデューティ比と第4の半導体回路のオンデューティ比との平均値である基準オンデューティ比を、オンデューティ比差及び同じ位相差の状態で、変化させる第2オンデューティ比変化を行わせる第1の演算値Dutyを算出し、第3の半導体回路のオンデューティ比と第4の半導体回路のオンデューティ比とのオンデューティ比差を変化させる第2オンデューティ比差変化を行わせる第2の演算値Δdutyを算出し、第3の半導体回路のオン期間の位相と第4の半導体回路のオン期間の位相との位相差を変化させる第2位相差変化を行わせる第3の演算値θを算出し、オンオフスイッチング機能を持たせた第3及び第4の半導体回路の開閉動作を制御する。
Alternatively, the DC /
(3)上記の各実施の形態においては、第1電圧センサ103は、出力側の平滑コンデンサ108の端子間電圧(出力電圧V2)を検出し、制御装置109は、高圧側電圧としての出力電圧V2の検出値が、高圧側電圧の指令値としての出力電圧目標値V2refに近づくように、基準オンデューティ比(第1の演算値Duty)を変化させる基準duty制御の実行により、出力電圧V2を制御する場合を例として説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、第1電圧センサ103は、入力側の平滑コンデンサ11の端子間電圧(入力電圧V1)を検出し、制御装置109は、低圧側電圧としての入力電圧V1の検出値が、低圧側電圧の指令値としての入力電圧目標値V1refに近づくように、基準オンデューティ比(第1の演算値Duty)を変化させる基準duty制御の実行により、入力電圧V1を制御するように構成されてもよい。この場合は、低圧側の入力側正極端子1aと入力側負極端子1bの間には、電動機が接続されてもよく、高圧側の出力側正極端子1cと出力側負極端子1dの間には、バッテリが接続さてもよい。
(3) In each of the embodiments described above, the
(4)上記の各実施の形態においては、制御装置109は、Δduty制御において、充放電コンデンサ電圧V0の検出値が充放電コンデンサ電圧目標値V0refに近づくように、オンデューティ比差を変化させ、位相シフト制御において、充放電コンデンサ電圧V0の検出値が充放電コンデンサ電圧目標値V0refに近づくように、位相差を変化させる場合を例として説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、制御装置109は、Δduty制御において、設定された指令値に基づいて、フィードフォワード的に、オンデューティ比差を変化させるように構成されてもよく、位相シフト制御において、設定された指令値に基づいて、フィードフォワード的に、位相差を変化させるように構成されてもよい。
(4) In each of the embodiments described above, the
(5)上記の各実施の形態においては、制御装置109は、基準duty制御において、出力電圧V2の検出値が出力電圧目標値V2refに近づくように、基準オンデューティ比を変化させる場合を例として説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、制御装置109は、基準duty制御において、設定された指令値に基づいて、フィードフォワード的に、基準オンデューティ比を変化させるように構成されてもよい。
(5) In each of the embodiments described above, as an example, the
(6)上記の各実施の形態においては、制御装置109は、第1の演算値Duty、第2の演算値Δduty、及び第3の演算値θに基づいて、第1制御値SD1及び第2制御値SD2を算出するように構成され、第1の三角波と第1制御値SD1との比較、第2の三角波と第2制御値SD2との比較により、各スイッチング素子をオンオフ制御するように構成されている場合を例として説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、制御装置109は、三角波の比較以外の方法により、Δduty制御、位相シフト制御、及び基準duty制御における、オンデューティ比差、位相差、及び基準オンデューティ比を実現するように構成されてもよい。例えば、制御装置109は、Δduty制御、位相シフト制御、及び基準duty制御のそれぞれにおいて、図7〜図10を用いて説明したように、昇圧動作又は高圧動作のいずれの動作であるか、及び昇圧比又は降圧比に基づいて、スイッチング素子S1〜S4の開閉パターンである動作モード1〜4の遷移順番を決定すると共に、各差電圧等に基づいて算出したオンデューティ比差の指令値、位相差の指令値、及び基準オンデューティ比の指令値に基づいて、決定した各動作モード1〜4の期間の長さを調節することにより、指令値のオンデューティ比差、指令値の位相差、及び指令値の基準オンデューティ比を実現するように構成されてもよい。
(6) In each of the embodiments described above, the
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
1 DC/DCコンバータ、2 バッテリ、3 電動機、11 入力側の平滑コンデンサ(低圧側コンデンサ)、12 リアクトル、24 第1の演算部、25 第2の演算部、26 第3の演算部、27 制限器、27X 第1制限器、27Y 第2制限器、30 開閉制御部、101 直流電圧変換部、101a 充放電コンデンサ、103 第1電圧センサ、104 第2電圧センサ、105 電流センサ(リアクトル電流検出部)、108 出力側の平滑コンデンサ(高圧側コンデンサ)、109 制御装置、IL リアクトル電流、Duty 第1の演算値、Δduty 第2の演算値、θ 第3の演算値、DutyH 高電力判定値、DutyL 低電力判定値、D1 第1ダイオード、D2 第2ダイオード、D3 第3ダイオード、D4 第4ダイオード、S1 第1スイッチング素子、S2 第2スイッチング素子、S3 第4スイッチング素子、S4 第4スイッチング素子、SD1 第1制御値、SD2 第2制御値、Tsw スイッチング周期、V0 充放電コンデンサ電圧、V0ref 充放電コンデンサ電圧目標値(充放電コンデンサの電圧指令値)、V1 入力電圧(低圧側電圧)、V1ref 入力電圧目標値(低圧側電圧の指令値)、V2 出力電圧(高圧側電圧)、V2ref 出力電圧目標値(高圧側電圧の指令値) 1 DC / DC converter, 2 battery, 3 electric motor, 11 smoothing capacitor on input side (low voltage side capacitor), 12 reactor, 24 first arithmetic unit, 25 second arithmetic unit, 26 third arithmetic unit, 27 limit , 27X first limiter, 27Y second limiter, 30 switching control unit, 101 DC voltage conversion unit, 101a charge / discharge capacitor, 103 first voltage sensor, 104 second voltage sensor, 105 current sensor (reactor current detection unit) ), 108 output-side smoothing capacitor (high-voltage side capacitor), 109 control device, IL reactor current, duty first calculation value, Δduty second calculation value, θ third calculation value, DutyH high power determination value, DutyL Low power judgment value, D1 first diode, D2 second diode, D3 third diode, D4 fourth diode Ode, S1 first switching element, S2 second switching element, S3 fourth switching element, S4 fourth switching element, SD1 first control value, SD2 second control value, Tsw switching period, V0 charge / discharge capacitor voltage, V0ref charge Discharge capacitor voltage target value (charge / discharge capacitor voltage command value), V1 input voltage (low voltage side voltage), V1ref input voltage target value (low voltage side voltage command value), V2 output voltage (high voltage side voltage), V2ref output voltage Target value (high-voltage side command value)
Claims (17)
前記第1及び第2の半導体回路にいずれもスイッチング素子の機能を持たせ、前記第3及び第4の半導体回路にいずれもダイオード素子の機能を持たせ、前記第1及び第2の半導体回路に持たせたスイッチング素子のオンオフスイッチング機能によって、入力された前記低圧側コンデンサの電圧を昇圧した電圧に変換して前記高圧側コンデンサに出力する昇圧動作と、
前記第3及び第4の半導体回路にいずれもスイッチング素子の機能を持たせ、前記第1及び第2の半導体回路にいずれもダイオード素子の機能を持たせ、前記第3及び第4の半導体回路に持たせたスイッチング素子のオンオフスイッチング機能によって、入力された前記高圧側コンデンサの電圧を降圧した電圧に変換して前記低圧側コンデンサに出力する降圧動作と、の一方又は双方の動作が可能なDC/DCコンバータにおいて、
前記制御装置は、前記オンオフスイッチング機能を持たせた前記第1及び第2の半導体回路、及び前記オンオフスイッチング機能を持たせた前記第3及び第4の半導体回路の一方又は双方の前記半導体回路のそれぞれのオンデューティ比及びオン期間の位相を制御し、
第1の半導体回路のオンデューティ比と第2の半導体回路のオンデューティ比とのオンデューティ比差を変化させる第1オンデューティ比差変化、及び第3の半導体回路のオンデューティ比と第4の半導体回路のオンデューティ比とのオンデューティ比差を変化させる第2オンデューティ比差変化の一方又は双方を行うΔduty制御と、第1の半導体回路のオン期間の位相と第2の半導体回路のオン期間の位相との位相差を変化させる第1位相差変化、及び第3の半導体回路のオン期間の位相と第4の半導体回路のオン期間の位相との位相差を変化させる第2位相差変化の一方又は双方を行う位相シフト制御との実行により、前記充放電コンデンサの電圧を制御するDC/DCコンバータ。 A low-voltage side capacitor holding a low-voltage side voltage, a negative-side terminal connected to a negative-side terminal of the low-voltage side capacitor to hold a high-voltage side voltage, and one end connected to a negative-side terminal of the low-voltage side capacitor 1 semiconductor circuit, one end connected to the other end of the first semiconductor circuit, the other end connected to the positive terminal of the low-voltage capacitor via a reactor, one end connected to the second A third semiconductor circuit connected to the other end of the semiconductor circuit; a fourth semiconductor circuit having one end connected to the other end of the third semiconductor circuit and the other end connected to the positive terminal of the high-voltage side capacitor; Charging / discharging with one end connected to an intermediate connection point between the first semiconductor circuit and the second semiconductor circuit and the other end connected to an intermediate connection point between the third semiconductor circuit and the fourth semiconductor circuit Capacitors, and A control device for controlling the respective serial semiconductor circuit,
Each of the first and second semiconductor circuits has a function of a switching element, each of the third and fourth semiconductor circuits has a function of a diode element, and the first and second semiconductor circuits have A step-up operation for converting the input voltage of the low-voltage side capacitor to a boosted voltage and outputting the boosted voltage to the high-voltage side capacitor by an on / off switching function of the switching element provided;
Each of the third and fourth semiconductor circuits has a function of a switching element, each of the first and second semiconductor circuits has a function of a diode element, and the third and fourth semiconductor circuits have DC / DC capable of one or both of the step-down operation of converting the input voltage of the high-voltage side capacitor into a step-down voltage and outputting the voltage to the low-voltage side capacitor by the on / off switching function of the switching element provided. In the DC converter,
The control device includes one or both of the first and second semiconductor circuits having the on / off switching function and the third and fourth semiconductor circuits having the on / off switching function. Control the phase of each on-duty ratio and on-period,
A first on-duty ratio difference change for changing an on-duty ratio difference between an on-duty ratio of the first semiconductor circuit and an on-duty ratio of the second semiconductor circuit; and an on-duty ratio of the third semiconductor circuit and a fourth Δduty control for performing one or both of the second on-duty ratio difference changes for changing the on-duty ratio difference from the on-duty ratio of the semiconductor circuit, the phase of the on-period of the first semiconductor circuit, and the on-state of the second semiconductor circuit A first phase difference change that changes a phase difference with a phase of a period, and a second phase difference change that changes a phase difference between an on period phase of the third semiconductor circuit and an on period phase of the fourth semiconductor circuit. The DC / DC converter which controls the voltage of the said charge / discharge capacitor by execution with the phase shift control which performs one or both of these.
前記制御装置は、前記Δduty制御において、前記リアクトル電流検出部により検出した前記リアクトルの電流に応じて前記オンデューティ比差を変化させ、
前記リアクトル電流検出部により検出した前記リアクトルの電流が、0を含む予め設定された前記Δduty制御の停止範囲内にある場合に、前記Δduty制御の実行を停止するが、前記位相シフト制御を実行することにより前記充放電コンデンサの電圧を制御する請求項1から3のいずれか一項に記載のDC/DCコンバータ。 A reactor current detector for detecting a current flowing through the reactor;
The control device changes the on-duty ratio difference according to the current of the reactor detected by the reactor current detection unit in the Δduty control,
When the reactor current detected by the reactor current detection unit is within a preset stop range of the Δduty control including 0, the execution of the Δduty control is stopped, but the phase shift control is executed. The DC / DC converter according to any one of claims 1 to 3, wherein the voltage of the charge / discharge capacitor is controlled accordingly.
前記制御装置は、前記Δduty制御において、前記リアクトル電流検出部により検出された電流方向に応じて前記オンデューティ比差の正又は負の変化方向を変化させる請求項1から4のいずれか一項に記載のDC/DCコンバータ。 A reactor current detector for detecting the direction of current flowing through the reactor;
5. The control device according to claim 1, wherein, in the Δduty control, the positive or negative change direction of the on-duty ratio difference is changed according to a current direction detected by the reactor current detection unit. The DC / DC converter described.
前記制御装置は、前記Δduty制御において、前記リアクトル電流検出部により検出された前記リアクトルの電流の大きさに応じて、前記オンデューティ比差の変化量の大きさを変化させる請求項1から5のいずれか一項に記載のDC/DCコンバータ。 A reactor current detector for detecting a current flowing through the reactor;
6. The control device according to claim 1, wherein, in the Δduty control, the amount of change in the on-duty ratio difference is changed in accordance with the magnitude of the current of the reactor detected by the reactor current detection unit. The DC / DC converter as described in any one of Claims.
前記制御装置は、前記第1から第4の半導体回路を開閉制御する請求項1から9のいずれか一項に記載のDC/DCコンバータ。 The first to fourth semiconductor circuits all have a switching function,
The DC / DC converter according to any one of claims 1 to 9, wherein the control device controls opening and closing of the first to fourth semiconductor circuits.
基準オンデューティ比を変化させる第1の演算値を演算する第1の演算部と、
前記Δduty制御における前記オンデューティ比差を変化させる第2の演算値を算出する第2の演算部と、
前記位相シフト制御における前記位相差を変化させる第3の演算値を算出する第3の演算部と、
前記第1の演算値、前記第2の演算値、及び前記第3の演算値に基づいて、前記半導体回路のそれぞれのオンデューティ比及びオン期間の位相を制御する開閉制御部と、を備え、
前記第3の演算部は、算出した前記第3の演算値に対して、正負の符号を、スイッチン
グ周期の半周期で交互に反転させる処理を行った値を、最終的な前記第3の演算値として算出し、
前記開閉制御部は、前記スイッチング周期で最小値と最大値との間を振動する第1の三角波と、前記第1の三角波と位相が180度反転した第2の三角波と、を算出し、
前記第1の演算値に前記第2の演算値及び前記第3の演算値を加算した第1制御値と、前記第1の三角波との比較結果に基づいて、前記第1の半導体回路及び前記第4の半導体回路の一方又は双方の開閉動作を制御すると共に、前記第1の演算値から前記第2の演算値を減算すると共に前記第3の演算値を加算した第2制御値と、前記第2の三角波との比較結果に基づいて、前記第2の半導体回路及び前記第3の半導体回路の一方又は双方の開閉動作を制御する請求項1から10のいずれか一項に記載のDC/DCコンバータ。 The controller is
A first calculation unit that calculates a first calculation value that changes the reference on-duty ratio;
A second calculation unit for calculating a second calculation value for changing the on-duty ratio difference in the Δduty control;
A third calculation unit for calculating a third calculation value for changing the phase difference in the phase shift control;
An open / close control unit that controls the on-duty ratio and the on-period of each of the semiconductor circuits based on the first calculation value, the second calculation value, and the third calculation value;
The third arithmetic unit obtains a value obtained by performing a process of alternately inverting the sign of the positive and negative signs in a half cycle of the switching period with respect to the calculated third arithmetic value. As a value,
The opening / closing control unit calculates a first triangular wave that oscillates between a minimum value and a maximum value in the switching period, and a second triangular wave whose phase is inverted by 180 degrees from the first triangular wave,
Based on a comparison result between the first control value obtained by adding the second calculation value and the third calculation value to the first calculation value, and the first triangular wave, the first semiconductor circuit and the first calculation value Controlling a switching operation of one or both of the fourth semiconductor circuits, subtracting the second calculated value from the first calculated value and adding the third calculated value; and The DC / DC according to any one of claims 1 to 10, wherein an open / close operation of one or both of the second semiconductor circuit and the third semiconductor circuit is controlled based on a comparison result with a second triangular wave. DC converter.
前記制御装置は、前記リアクトル電流検出部により検出した前記リアクトルの電流に応じて前記Δduty制御用の電流指令値と前記位相シフト制御用の電流指令値との分配率を変化させ、
前記リアクトル電流検出部により検出した前記リアクトルの電流が、0を含む予め設定された前記Δduty制御の停止範囲内にある場合に、前記電流指令値に対する前記Δduty制御用の電流指令値の前記分配率を0に設定し、前記リアクトルの電流が前記停止範囲外にある場合に、前記電流指令値に対する前記Δduty制御用の電流指令値の前記分配率を0より大きい値に設定する請求項14に記載のDC/DCコンバータ。 A reactor current detector for detecting a current flowing through the reactor;
The control device changes a distribution ratio between the current command value for the Δduty control and the current command value for the phase shift control according to the current of the reactor detected by the reactor current detection unit,
The distribution ratio of the current command value for the Δduty control relative to the current command value when the current of the reactor detected by the reactor current detection unit is within a preset stop range of the Δduty control including 0 15 is set to 0, and when the current of the reactor is outside the stop range, the distribution ratio of the current command value for Δduty control with respect to the current command value is set to a value larger than 0. DC / DC converter.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/637,593 US9893613B1 (en) | 2016-07-29 | 2017-06-29 | DC/DC converter |
CN201710601227.5A CN107666240B (en) | 2016-07-29 | 2017-07-21 | DC/DC converter |
DE102017213055.5A DE102017213055B4 (en) | 2016-07-29 | 2017-07-28 | DC / DC converter |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016149188 | 2016-07-29 | ||
JP2016149188 | 2016-07-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018026998A JP2018026998A (en) | 2018-02-15 |
JP6316392B2 true JP6316392B2 (en) | 2018-04-25 |
Family
ID=61194789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016236352A Active JP6316392B2 (en) | 2016-07-29 | 2016-12-06 | DC / DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6316392B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7035852B2 (en) | 2018-06-28 | 2022-03-15 | 富士通株式会社 | Writing selection program, writing selection method and information processing device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7002620B1 (en) * | 2020-10-26 | 2022-01-20 | 三菱電機株式会社 | Power converter and power conversion system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5322858B2 (en) * | 2009-09-01 | 2013-10-23 | 三菱電機株式会社 | DC / DC converter |
JP5832162B2 (en) * | 2011-06-29 | 2015-12-16 | 株式会社豊田中央研究所 | Power system |
JP5814056B2 (en) * | 2011-09-28 | 2015-11-17 | 三菱電機株式会社 | Power converter |
JP6164195B2 (en) * | 2014-11-06 | 2017-07-19 | トヨタ自動車株式会社 | Power converter |
JP6295210B2 (en) * | 2015-01-22 | 2018-03-14 | 株式会社豊田中央研究所 | Power system |
-
2016
- 2016-12-06 JP JP2016236352A patent/JP6316392B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7035852B2 (en) | 2018-06-28 | 2022-03-15 | 富士通株式会社 | Writing selection program, writing selection method and information processing device |
Also Published As
Publication number | Publication date |
---|---|
JP2018026998A (en) | 2018-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9007042B2 (en) | DC/DC converter | |
JP6153144B1 (en) | Control device and control method for DC / DC converter | |
EP2728724A1 (en) | Power source system | |
WO2012001828A1 (en) | Dc-dc power conversion apparatus | |
JP6223609B2 (en) | DC / DC converter | |
CN107546980B (en) | DC power supply device | |
US9985520B2 (en) | Pulse width modulator for DC/DC converters | |
JP2015204639A (en) | Power conversion apparatus and control method thereof | |
US9893613B1 (en) | DC/DC converter | |
JP5971269B2 (en) | Power conversion device and power conversion method | |
JP6190979B2 (en) | DC / DC converter | |
US11005386B2 (en) | Power converter circuit and power conversion method | |
JP6316392B2 (en) | DC / DC converter | |
JP2014239579A (en) | Dc/dc converter and battery charging/discharging device | |
JP5790709B2 (en) | Power conversion device and power conversion method | |
JP5928518B2 (en) | Power conversion apparatus and control method thereof | |
JP5638462B2 (en) | Buck-boost bidirectional DC / DC converter and AC motor drive device using the same | |
JP2015186407A (en) | Power conversion device | |
US11309794B2 (en) | Switching power supply device | |
CA2792602A1 (en) | Stabilized high-voltage power supply | |
JP6144374B1 (en) | Power converter | |
WO2017169686A1 (en) | Voltage conversion device and voltage conversion method | |
JP2022132132A (en) | DCDC converter and DC power supply | |
JP6910250B2 (en) | Power converter | |
JP7305348B2 (en) | power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180327 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6316392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |