はじめに、撮像装置の概要について説明する。図1および図2に示すように、撮像装置ISは、マトリクス状に配置された複数の画素PEによって構成される。画素PEのそれぞれには、pn接合型のフォトダイオードPDが形成されている。フォトダイオードPDにおいて光電変換された電荷は、画素ごとに電圧変換回路VTCによって電圧に変換される。電圧に変換された信号は、信号線を通じて、水平走査回路HSCおよび垂直走査回路VSCに読み出される。水平走査回路HSCと電圧変換回路VTCとの間には、列回路RCが接続されている。
各画素では、図3に示すように、フォトダイオードPD、転送用トランジスタTT、増幅用トランジスタAT、選択用トランジスタSTおよびリセット用トランジスタRTが互いに電気的に接続されている。フォトダイオードPDでは、被写体からの光が電荷として蓄積される。転送用トランジスタTTは、電荷を不純物領域(浮遊拡散領域)へ転送する。リセット用トランジスタRTは、電荷が浮遊拡散領域へ転送される前に、浮遊拡散領域の電荷をリセットする。
浮遊拡散領域に転送された電荷は、増幅用トランジスタATのゲート電極に入力されて、電圧(Vdd)に変換されて増幅される。画素の特定の行を選択する信号が選択用トランジスタSTのゲート電極に入力されると、電圧に変換された信号が画像信号(Vsig)として読み出される。
図4に示すように、フォトダイオードPD、転送用トランジスタTT、増幅用トランジスタAT、選択用トランジスタSTおよびリセット用トランジスタRTは、半導体基板に素子分離絶縁膜を形成することによって規定された複数の素子形成領域における所定の素子形成領域EF1、EF2、EF3、EF4に配置されている。
転送用トランジスタTTが素子形成領域EF1に形成されている。その素子形成領域EF1を横切るように転送用トランジスタTTのゲート電極TGEが形成されている。ゲート電極TGEを挟んで一方の側に位置する素子形成領域EF1の部分にフォトダイオードPDが形成され、他方の側に位置する素子形成領域EF1の部分に浮遊拡散領域FDRが形成されている。素子形成領域EF2には、ゲート電極AGEを含む増幅用トランジスタATが形成されている。素子形成領域EF3には、ゲート電極SGEを含む選択用トランジスタSTが形成されている。素子形成領域EF4には、ゲート電極RGEを含むリセット用トランジスタRTが形成されている。
フォトダイオードPD、転送用トランジスタTT、増幅用トランジスタAT、選択用トランジスタSTおよびリセット用トランジスタRTを覆うように、複数層の層間絶縁膜(図示せず)が形成されている。一の層間絶縁膜と他の層間絶縁膜との間に金属配線が形成されている。図5に示すように、第3配線M3を含む金属配線は、フォトダイオードPDが配置されている領域を覆わないように形成されている。フォトダイオードPDの直上には、光を集光するマイクロレンズMLが配置されている。
次に、撮像装置の製造方法の概要について説明する。各実施の形態に係る撮像装置の製造方法では、オフセットスペーサ膜を形成する際のフォトダイオードへのエッチングダメージを防止するために、フォトダイオードが配置されている領域を覆う態様でオフセットスペーサ膜が形成され、その後、そのフォトダイオードを覆うオフセットスペーサ膜をウェットエッチング処理によって除去するか、そのオフセットスペーサ膜をそのまま残す処理が施される。
その主要工程のフローチャートを図6に示す。図6に示すように、転送用トランジスタを含む電界効果型トランジスタのゲート電極が形成される(ステップS1)。次に、フォトダイオードが配置されている領域を覆う態様で、ゲート電極の側壁面にオフセットスペーサ膜が形成される(ステップS2)。その後、オフセットスペーサ膜等を注入マスクとして、電界効果型トランジスタのエクステンション(LDD)領域が形成される。
次に、フォトダイオードが配置されている領域を覆うオフセットスペーサ膜を除去する場合には、ウェットエッチング処理によって除去される(ステップS3およびステップS4)。一方、フォトダイオードが配置されている領域を覆うオフセットスペーサ膜を除去しない場合には、オフセットスペーサ膜はそのまま残される(ステップS3およびステップS5)。
次に、ゲート電極の側壁面にサイドウォール絶縁膜が形成される(ステップS6)。その後、サイドウォール絶縁膜等を注入マスクとして、電界効果型トランジスタのソース・ドレイン領域が形成される。次に、フォトダイオードへ入射する光の光量を上げるために、シリサイドプロテクション膜の振分けが行われる(ステップS7)。シリサイドプロテクション膜は、フォトダイオードを覆うオフセットスペーサ膜(絶縁膜)が残されている場合と、オフセットスペーサ膜(絶縁膜)が残されていない場合とについて、画素ごとに作り分けられることになる。
以下、各実施の形態において、オフセットスペーサ膜とシリサイドプロテクション膜の形成態様のバリエーションについて、具体的に説明する。
実施の形態1
ここでは、オフセットスペーサ膜を全面ウェットエッチング処理によって除去し、画素領域に対して、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明する。
図7Aおよび図7Bに示すように、半導体基板に素子分離絶縁膜EIを形成することによって、素子形成領域として、画素領域RPE、画素トランジスタ領域RPT、第1周辺領域RPCLおよび第2周辺領域RPCAが規定される。画素領域RPEには、フォトダイオードおよび転送用トランジスタが形成されることになる。画素トランジスタ領域RPTには、リセット用トランジスタ、増幅用トランジスタおよび選択用トランジスタが形成されることになる。なお、工程図として、図面の簡略化のために、これらのトランジスタを一のトランジスタによって代表させる。
第1周辺領域RPCLでは、電界効果型トランジスタが形成される領域として、さらに、領域RNH、RPH、RNL、RPLが規定される。領域RNHには、相対的に高い電圧(たとえば、3.3V程度)によって駆動するnチャネル型の電界効果型トランジスタが形成されることになる。また、領域RPHには、相対的に高い電圧(たとえば、3.3V程度)によって駆動するpチャネル型の電界効果型トランジスタが形成されることになる。領域RNLには、相対的に低い電圧(たとえば、1.5V程度)によって駆動するnチャネル型の電界効果型トランジスタが形成されることになる。また、領域RPLには、相対的に低い電圧(たとえば、1.5V程度)によって駆動するpチャネル型の電界効果型トランジスタが形成されることになる。
第2周辺領域RPCAでは、電界効果型トランジスタが形成される領域として、領域RATが規定される。領域RATには、相対的に高い電圧(たとえば、3.3V程度)によって駆動するnチャネル型の電界効果型トランジスタが形成されることになる。領域RATに形成される電界効果型トランジスタは、アナログ信号を処理する。
次に、写真製版処理によって所定のレジストパターン(図示せず)を形成し、そのレジストパターンを注入マスクとして、所定導電型の不純物を注入する工程を順次行うことにより、所定導電型のウェルがそれぞれ形成される。図8Aおよび図8Bに示すように、画素領域RPEおよび画素トランジスタ領域RPTでは、PウェルPPWLとPウェルPPWHが形成される。第1周辺領域RPCLでは、PウェルHPW、LPWとNウェルHNW、LNWが形成される。第2周辺領域RPCAでは、PウェルHPWが形成される。
PウェルPPWLの不純物濃度は、PウェルPPWHの不純物濃度よりも低い。PウェルPPWHは、半導体基板SUBの表面からPウェルPPWLよりも浅い領域にわたり形成されている。PウェルHPW、LPWおよびNウェルHNW、LNWは、半導体基板SUBの表面から所定の深さにわたりそれぞれ形成されている。
次に、熱酸化処理と、熱酸化処理によって形成される絶縁膜を部分的に除去する処理とを組み合わせることによって、膜厚の異なるゲート絶縁膜が形成される。画素領域RPEおよび画素トランジスタ領域RPTでは、相対的に膜厚の厚いゲート絶縁膜GICが形成される。第1周辺領域RPCLの領域RNH、RPH、RATでは、相対的に膜厚の厚いゲート絶縁膜GICが形成される。第1周辺領域RPCLの領域RNL、RPLでは、相対的に膜厚の薄いゲート絶縁膜GINが形成される。ゲート絶縁膜GICの膜厚は、たとえば、約7nm程度とされる。
次に、ゲート絶縁膜GIC、GINを覆うように、ゲート電極となるポリシリコン膜等の導電膜(図示せず)が形成される。次に、その導電膜に所定の写真製版処理とエッチング処理を施すことにより、ゲート電極が形成される。画素領域RPEには、転送用トランジスタのゲート電極TGEが形成される。画素トランジスタ領域RPTには、リセット用トランジスタ、増幅用トランジスタまたは選択用トランジスタのゲート電極PEGEが形成される。
第1周辺領域RPCLの領域RNHには、ゲート電極NHGEが形成される。領域RPHには、ゲート電極PHGEが形成される。領域RNLには、ゲート電極NLGEが形成される。領域RPLには、ゲート電極PLGEが形成される。第2周辺領域RPCAの領域RATには、ゲート電極NHGEが形成される。ゲート電極PEGE、NHGE、PHGEは、それぞれのゲート長方向の長さが、ゲート電極NLGE、PLGEのゲート長方向の長さよりも長くなるように形成される。
次に、画素領域RPEにフォトダイオードが形成される。ゲート電極TGEを挟んで一方の側に位置するPウェルPPWLの表面を露出し、他の領域を覆うレジストパターン(図示せず)が形成される。次に、そのレジストパターンを注入マスクとして、n型の不純物を注入することにより、半導体基板SUBの表面(PウェルPPWLの表面)から所定の深さにわたり、n型領域NRが形成される。さらに、p型の不純物を注入することにより、半導体基板SUBの表面から所定の深さよりも浅い深さにわたり、p型領域PRが形成される。n型領域NRとpウェルPPWLとのpn接合によって、フォトダイオードPDが形成される。
次に、相対的に高い電圧で駆動する電界効果型トランジスタが形成される領域RPT、RNH、RAT、RPHのそれぞれにエクステンション(LDD)領域が形成される。図9Aおよび図9Bに示すように、所定の写真製版処理を施すことにより、画素トランジスタ領域RPT、領域RNHおよび領域RATを露出し、他の領域を覆うレジストパターンMHNLが形成される。
次に、レジストパターンMHNLおよびゲート電極PEGE、NHGE等を注入マスクとして、n型の不純物を注入することにより、露出した画素トランジスタ領域RPT、領域RNHおよび領域RATのそれぞれに、n型のエクステンション領域HNLDが形成される。また、画素領域RPEでは、ゲート電極TGEを挟んで、フォトダイオードPDが形成されている側とは反対側のPウェルPPWHの部分に、エクステンション領域HNLDが形成される。その後、レジストパターンMHNLが除去される。
次に、所定の写真製版処理を施すことにより、図10Aおよび図10Bに示すように、領域RPHを露出し、他の領域を覆うレジストパターンMHPLが形成される。次に、そのレジストパターンMHPLおよびゲート電極PHGEを注入マスクとして、p型の不純物を注入することにより、露出した領域RPHにp型のエクステンション領域HPLDが形成される。その後、レジストパターンMHPLが除去される。
次に、図11Aおよび図11Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEを覆うように、オフセットスペーサ膜となる絶縁膜OSSFが形成される。この絶縁膜OSSFは、たとえば、TEOS(Tetra Ethyl Ortho Silicate glass)系のシリコン酸化膜等からなる。また、絶縁膜OSSFの膜厚は、たとえば、15nm程度とされる。
次に、所定の写真製版処理を施すことにより、フォトダイオードPDが配置されている領域を覆い、他の領域を露出するレジストパターンMOSE(図12A参照)が形成される。次に、図12Aおよび図12Bに示すように、レジストパターンMOSEをエッチングマスクとして、露出している絶縁膜OSSFに異方性エッチング処理が施される。これにより、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの上面上に位置する絶縁膜OSSFの部分が除去されて、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの側壁面上に残される絶縁膜OSSFの部分により、オフセットスペーサ膜OSSが形成される。その後、レジストパターンMOSEが除去される。
次に、相対的に低い電圧で駆動する電界効果型トランジスタが形成される領域RNL、RPLのそれぞれにエクステンション(LDD)領域が形成される。図13Aおよび図13Bに示すように、所定の写真製版処理を施すことにより、領域RNLを露出し、他の領域を覆うレジストパターンMLNLが形成される。次に、レジストパターンMLNL、オフセットスペーサ膜OSSおよびゲート電極NLGEを注入マスクとして、n型の不純物を注入することにより、露出した領域RNLにエクステンション領域LNLDが形成される。その後、レジストパターンMLNLが除去される。
次に、所定の写真製版処理を施すことにより、図14Aおよび図14Bに示すように、領域RPLを露出し、他の領域を覆うレジストパターンMLPLが形成される。次に、そのレジストパターンMLPL、オフセットスペーサ膜OSSおよびゲート電極PLGEを注入マスクとして、p型の不純物を注入することにより、露出した領域RPLにエクステンション領域LPLDが形成される。その後、レジストパターンMLPLが除去される。
次に、図15Aおよび図15Bに示すように、半導体基板SUBの全面にウェットエッチング処理(二重矢印参照)を施すことにより、フォトダイオードPDを覆うオフセットスペーサ膜OSS(絶縁膜OSSF)およびゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの側壁面に形成されたオフセットスペーサ膜OSSが除去される。このとき、フォトダイオードPDでは、ウェットエッチング処理によってオフセットスペーサ膜OSS(絶縁膜OSSF)が除去されることで、ドライエッチング処理によってオフセットスペーサ膜を除去する場合と比べて、ダメージが及ぶことはない。
次に、図16Aおよび図16Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEを覆うように、サイドウォール絶縁膜となる絶縁膜SWFが形成される。絶縁膜SWFとして、酸化膜の上に窒化膜を積層させた二層からなる絶縁膜が形成される。なお、各図では、図面の簡略化のために絶縁膜SWFは単層として示す。
次に、フォトダイオードPDが配置されている領域を覆い、他の領域を露出するレジストパターンMSW(図17A参照)が形成される。次に、図17Aおよび図17Bに示すように、レジストパターンMSWをエッチングマスクとして、露出している絶縁膜SWFに異方性エッチング処理が施される。これにより、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの上面上に位置する絶縁膜SWFの部分が除去されて、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの側壁面上に残される絶縁膜SWFの部分により、サイドウォール絶縁膜SWIが形成される。その後、レジストパターンMSWが除去される。
次に、pチャネル型の電界効果型トランジスタが形成される領域RPH、RPLのそれぞれにソース・ドレイン領域が形成される。図18Aおよび図18Bに示すように、所定の写真製版処理を施すことにより、領域RPH、RPLを露出し、他の領域を覆うレジストパターンMPDFが形成される。次に、レジストパターンMPDF、サイドウォール絶縁膜SWIおよびゲート電極PHGE、PLGEを注入マスクとして、p型の不純物を注入することにより、領域RPHにはソース・ドレイン領域HPDFが形成され、領域RPLにはソース・ドレイン領域LPDFが形成される。その後、レジストパターンMPDFが除去される。
次に、nチャネル型の電界効果型トランジスタが形成される領域RPT、RNH、RNL、RATのそれぞれにソース・ドレイン領域が形成される。図19Aおよび図19Bに示すように、所定の写真製版処理を施すことにより、領域RPT、RNH、RNL、RATを露出し、他の領域を覆うレジストパターンMNDFが形成される。次に、レジストパターンMNDF、サイドウォール絶縁膜SWIおよびゲート電極TGE、PEGE、NHGE、NLGEを注入マスクとして、n型の不純物を注入することにより、領域RPT、RNH、RATのそれぞれには、ソース・ドレイン領域HNDFが形成され、領域RNLにはソース・ドレイン領域LNDFが形成される。また、このとき、画素領域RPEでは、浮遊拡散領域FDRが形成される。その後、レジストパターンMNDFが除去される。
これまでの工程により、画素領域RPEでは転送用トランジスタTTが形成される。画素トランジスタ領域RPTでは、nチャネル型の電界効果型トランジスタNHTが形成される。第1周辺領域RPCLの領域RNHでは、nチャネル型の電界効果型トランジスタNHTが形成される。領域RPHでは、pチャネル型の電界効果型トランジスタPHTが形成される。領域RNLでは、nチャネル型の電界効果型トランジスタNLTが形成される。領域RPLでは、pチャネル型の電界効果型トランジスタPLTが形成される。第2周辺領域RPCAの領域RATでは、nチャネル型の電界効果型トランジスタNHATが形成される。
次に、電界効果型トランジスタNHT、PHT、NLT、PLT、NHATのうち、金属シリサイド膜を形成しない電界効果型トランジスタNHATに対して、シリサイド化を阻止するシリサイドプロテクション膜が形成される。また、このシリサイドプロテクション膜は、画素領域RPEにおいて反射防止膜として利用され、シリサイドプロテクション膜が形成される画素領域と形成されない画素領域とに振り分けられる。
図20Aおよび図20Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGE等を覆うように、シリサイド化を阻止するシリサイドプロテクション膜SP1が形成される。シリサイドプロテクション膜SP1として、たとえば、シリコン酸化膜等が形成される。次に、図21Aおよび図21Bに示すように、領域RATと所定の画素領域RPEを覆い、他の領域を露出するレジストパターンMSP1が形成される。画素領域RPEでは、赤色、緑色および青色のそれぞれに対応する画素領域が複数形成されている。
ここで、図21Cに示すように、画素領域RPEでは、3つの色のうち、所定の一色に対応する画素領域RPECに対してシリサイドプロテクション膜を形成するために、レジストパターンMSP1は、画素領域RPECを覆い、残りの二色に対応する画素領域RPEA、RPEBを露出するように形成される。
次に、図22に示すように、レジストパターンMSP1をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜SP1が除去される。次に、レジストパターンMSP1を除去することにより、図23Aに示すように、画素領域RPECに残されたシリサイドプロテクション膜SP1が露出する。このとき、図23Bおよび図23Cに示すように、第2周辺領域RPCAの領域RATでは、残されたシリサイドプロテクション膜SP1が露出する。一方、画素トランジスタ領域RPT、第1周辺領域RPCLでは、シリサイドプロテクション膜SP1が除去される。
次に、サリサイド(SALICIDE:Self ALIgned siliCIDE)法により、金属シリサイド膜が形成される。まず、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEを覆うように、コバルト等の所定の金属膜(図示せず)が形成される。次に、所定の熱処理を施して金属とシリコンとを反応させることによって、金属シリサイド膜MS(図24A〜図24C参照)が形成される。その後、未反応の金属が除去される。こうして、図24Aおよび図24Bに示すように、画素領域RPEでは、画素領域RPEA、RPEB、RPECのそれぞれの転送用トランジスタTTのゲート電極TGEの上面の一部および浮遊拡散領域FDRの表面に金属シリサイド膜MSが形成される。画素トランジスタRTPでは、電界効果型トランジスタのゲート電極PEGEの上面およびソース・ドレイン領域HNDFの表面に金属シリサイド膜MSが形成される。
図24Cに示すように、第1周辺領域RPCLでは、電界効果型トランジスタNHTのゲート電極NHGEの上面およびソース・ドレイン領域HNDFの表面に金属シリサイド膜MSが形成される。電界効果型トランジスタPHTのゲート電極PHGEの上面およびソース・ドレイン領域HPDFの表面に金属シリサイド膜MSが形成される。電界効果型トランジスタNLTのゲート電極NLGEの上面およびソース・ドレイン領域LNDFの表面に金属シリサイド膜MSが形成される。電界効果型トランジスタPLTのゲート電極PLGEの上面およびソース・ドレイン領域LPDFの表面に金属シリサイド膜MSが形成される。一方、第2周辺領域RPCAでは、シリサイドプロテクション膜SP1が形成されていることによって、金属シリサイド膜は形成されない。
次に、図25A、図25Bおよび図25Cに示すように、転送用トランジスタTTおよび電界効果型トランジスタNHT、PHT、NLT、PLT、NHAT等を覆うように、ストレスライナー膜SLが形成される。ストレスライナー膜SLとして、たとえば、シリコン酸化膜の上にシリコン窒化膜を積層させた積層膜が形成される。次に、そのストレスライナー膜SLを覆うように、コンタクト層間膜として第1層間絶縁膜IF1が形成される。次に、所定の写真製版処理を施すことにより、コンタクトホールを形成するためのレジストパターン(図示せず)が形成される。
次に、そのレジストパターンをエッチングマスクとして、第1層間絶縁膜IF1等に異方性エッチング処理を施すことにより、画素領域RPEでは、浮遊拡散領域FDRに形成された金属シリサイド膜MSの表面を露出するコンタクトホールCHが形成される。画素トランジスタ領域RPTでは、ソース・ドレイン領域HNDFに形成された金属シリサイド膜MSの表面を露出するコンタクトホールCHが形成される。
第1周辺領域RPCLでは、ソース・ドレイン領域HNDF、HPDF、LNDF、LPDFのそれぞれに形成された金属シリサイド膜MSの表面を露出するコンタクトホールCHが形成される。第2周辺領域RPCAでは、ソース・ドレイン領域HNDFの表面を露出するコンタクトホールCHが形成される。その後、レジストパターンが除去される。
次に、図26A、図26Bおよび図26Cに示すように、コンタクトホールCHのそれぞれにコンタクトプラグCPが形成される。次に、第1層間絶縁膜IF1の表面に接するように第1配線M1が形成される。その第1配線M1を覆うように、第2層間絶縁膜IF2が形成される。次に、第2層間絶縁膜IFを貫通するように、対応する第1配線M1に電気的に接続される第1ヴィアV1がそれぞれ形成される。次に、第2層間絶縁膜IF2の表面に接するように、第2配線M2が形成される。第2配線M2のそれぞれは、対応する第1ヴィアV1に電気的に接続される。
次に、第2配線M2を覆うように第3層間絶縁膜IF3が形成される。次に、第3層間絶縁膜IF3を貫通するように、対応する第2配線M2に電気的に接続される第2ヴィアV2がそれぞれ形成される。次に、第3層間絶縁膜IF3の表面に接するように、第3配線M3が形成される。第3配線M3のそれぞれは、対応する第2ヴィアV2に電気的に接続される。次に、第3配線M3を覆うように第4層間絶縁膜IF4が形成される。次に、第4層間絶縁膜IF4の表面に接するように、たとえば、シリコン窒化膜等の絶縁膜SNIが形成される。次に、画素領域RPEでは、赤色、緑色および青色のいずれかに対応する所定のカラーフィルターCFが形成される。その後、画素領域RPEでは、光を集光させるマイクロレンズMLが配置される。こうして、撮像装置の主要部分が完成する。
上述した撮像装置では、ウェットエッチング処理を施すことにより、オフセットスペーサ膜を除去することで、ドライエッチング処理を施すことにより、オフセットスペーサ膜を除去する場合と比べて、フォトダイオードに対するエッチングダメージをなくすことができる。このことについて、比較例に係る撮像装置の製造方法との関係で説明する。なお、比較例に係る撮像装置において、実施の形態に係る撮像装置と同一部材については、その実施の形態に係る撮像装置の部材の参照符号の頭に符号「C」を付した参照符号を使用し、必要な場合を除き、その説明を繰り返さないこととする。
まず、図7Aおよび図7B〜図10Aおよび図10Bに示す工程と同様の工程を経て、図27Aおよび図27Bに示すように、ゲート電極CTGE、CPEGE、CNHGE、CPHGE、CNLGE、CPLGEを覆うように、オフセットスペーサ膜となる絶縁膜COSSFが形成される。次に、図28Aおよび図28Bに示すように、絶縁膜COSSFの全面に異方性エッチング処理を施すことにより、ゲート電極CTGE、CPEGE、CNHGE、CPHGE、CNLGE、CPLGEの側壁面上にオフセットスペーサ膜COSSが形成される。このとき、フォトダイオードCPDにはダメージ(プラズマダメージ)が生じることになる。
次に、図29Aおよび図29Bに示すように、レジストパターンCMLNL、オフセットスペーサ膜COSSおよびゲート電極CNLGEを注入マスクとして、n型の不純物を注入することにより、露出した領域CRNLにエクステンション領域CLNLDが形成される。その後、レジストパターンCMLNLが除去される。次に、図30Aおよび図30Bに示すように、レジストパターンCMLPL、オフセットスペーサ膜COSSおよびゲート電極CPLGEを注入マスクとして、p型の不純物を注入することにより、露出した領域CRPLにエクステンション領域CLPLDが形成される。その後、レジストパターンCMLPLが除去される。
次に、図31Aおよび図31Bに示すように、ゲート電極CTGE、CPEGE、CNHGE、CPHGE、CNLGE、CPLGEを覆うように、サイドウォール絶縁膜となる絶縁膜CSWFが形成される。次に、図32Aおよび図32Bに示すように、フォトダイオードCPDを覆うレジストパターンCMSWをエッチングマスクとして、露出している絶縁膜CSWFに異方性エッチング処理を施すことにより、ゲート電極CTGE、CPEGE、CNHGE、CPHGE、CNLGE、CPLGEの側壁面上にサイドウォール絶縁膜CSWIが形成される。サイドウォール絶縁膜CSWIは、ゲート電極CTGE、CPEGE、CNHGE、CPHGE、CNLGE、CPLGEの側壁面上に位置するオフセットスペーサ膜COSSを覆うように形成される。その後、レジストパターンCMSWが除去される。
次に、図33Aおよび図33Bに示すように、レジストパターンCMPDF、サイドウォール絶縁膜CSWI、オフセットスペーサ膜COSSおよびゲート電極CPHGE、CPLGEを注入マスクとして、p型の不純物を注入することにより、領域CRPHにはソース・ドレイン領域CHPDFが形成され、領域CRPLにはソース・ドレイン領域CLPDFが形成される。その後、レジストパターンCMPDFが除去される。
次に、図34Aおよび図34Bに示すように、レジストパターンCMNDF、サイドウォール絶縁膜CSWI、オフセットスペーサ膜COSSおよびゲート電極CTGE、CPEGE、CNHGE、CNLGEを注入マスクとして、n型の不純物を注入することにより、領域CRPT、CRNH、CRATのそれぞれには、ソース・ドレイン領域CHNDFが形成され、領域CRNLにはソース・ドレイン領域CLNDFが形成される。また、このとき、画素領域CRPEでは、浮遊拡散領域CFDRが形成される。その後、レジストパターンCMNDFが除去される。
次に、図35Aおよび図35Bに示すように、ゲート電極CTGE、CPEGE、CNHGE、CPHGE、CNLGE、CPLGE等を覆うように、シリサイドプロテクション膜CSPが形成される。次に、領域CRATを覆い、他の領域を露出するレジストパターンCMSP(図36B参照)が形成される。次に、図36Aおよび図36Bに示すように、レジストパターンCMSPをエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜CSPが除去される。その後、レジストパターンCMSPが除去される。
次に、図37Aおよび図37Bに示すように、サリサイド法によって、領域CRATを除いて、金属シリサイド膜CMSが形成される。その後、図25Aおよび図25Cに示す工程と同様の工程と、図26Aおよび図26Cに示す工程と同様の工程を経て、図38Aおよび図38Bに示すように、比較例に係る撮像装置の主要部分が完成する。
比較例に係る撮像装置では、図28Aおよび図28Bに示すように、オフセットスペーサ膜COSSは、絶縁膜COSSFの全面に異方性エッチング処理を施すことによって形成される。このため、画素領域CRPEでは、異方性エッチング処理に伴って、フォトダイオードCPDにダメージ(プラズマダメージ)が生じることになる。フォトダイオードCPDにダメージが生じると、暗電流が増加し、フォトダイオードCPDに光が入射しなくても電流が流れてしまう不具合が生じる。
比較例に対して実施の形態1に係る撮像装置の製造方法では、絶縁膜OSSFに異方性エッチング処理を施すことにより、オフセットスペーサ膜OSSを形成する際には、フォトダイオードPDはレジストパターンMOSEによって覆われている(図12Aおよび図12B参照)。これにより、異方性エッチング処理に伴うダメージ(プラズマダメージ)がフォトダイオードPDに生じることはない。
また、フォトダイオードPDを覆う絶縁膜OSSFは、オフセットスペーサ膜等を注入マスクとしてエクステンション領域LNLD、LPLDを形成した後に、オフセットスペーサ膜OSSとともに、ウェットエッチング処理を施すことによって除去される(図15Aおよび図15B参照)。このウェットエッチング処理によって、フォトダイオードPDにダメージが生じることもない。その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
さらに、画素領域RPEでは、反射防止膜として機能するサイドウォール絶縁膜SWIを形成する前に、フォトダイオードPDを覆う絶縁膜OSSFが除去される(図15A、図15B、図16Aおよび図16B参照)。これにより、フォトダイオードPDに入射する光量が低減するのを抑制することができ、撮像装置の感度の劣化を防止することができる。
また、図26Bに示すように、画素領域RPEでは、反射防止膜として機能するシリサイドプロテクション膜が形成される画素領域RPECと、シリサイドプロテクション膜が形成されない画素領域RPEA、RPEBとが配置されている。これにより、光の色(波長)に応じて、フォトダイオードPDを覆う膜を透過してフォトダイオードに入射する光の強度(集光率)を調整することができて、画素の感度を所望の感度に合わせることができる。これについては、実施の形態2において、具体的に説明する。
実施の形態2
実施の形態1では、撮像装置の画素領域において、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明した。ここでは、オフセットスペーサ膜を全面ウェットエッチング処理によって除去し、シリサイドプロテクション膜の膜厚を振り分ける場合について説明する。なお、実施の形態1において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
まず、図7Aおよび図7Bに示す工程から図14Aおよび図14Bに示す工程と同様の工程を経た後、図15Aおよび図15Bに示す工程と同様の工程により、画素領域RPEを覆う絶縁膜OSSFが、オフセットスペーサ膜OSSとともに、ウェットエッチング処理によって除去される。その後、図16Aおよび図16Bに示す工程から図19Aおよび図19Bに示す工程と同様の工程を経た後、画素領域に対してシリサイドプロテクション膜の膜厚の振分けが行われる。
まず、図39Aおよび図39Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGE等を覆うように、一層目のシリサイドプロテクション膜SP1が形成される。次に、図40Aおよび図40Bに示すように、所定の画素領域RPEを覆い、他の領域を露出するレジストパターンMSP1が形成される。すでに述べたように、画素領域RPEでは、赤色、緑色および青色のそれぞれに対応する画素領域が複数形成されている。ここで、図40Cに示すように、画素領域RPEでは、3つの色のうち、所定の一色に対応する画素領域RPEBに対して一層目のシリサイドプロテクション膜を形成するために、レジストパターンMSP1は、画素領域RPEBを覆い、残りの二色に対応する画素領域RPEA、RPECを露出するように形成される。
次に、図41に示すように、レジストパターンMSP1をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜SP1が除去される。その後、レジストパターンMSP1を除去することにより、図42Aに示すように、画素領域RPEBに残されたシリサイドプロテクション膜SP1が露出する。このとき、図42Bに示すように、第1周辺領域RPCLを覆うシリサイドプロテクション膜SP1が除去されるとともに、第2周辺領域RPCAの領域RATを覆うシリサイドプロテクション膜SP1も除去されることになる。
次に、図43Aおよび図43Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGE等を覆うように、二層目のシリサイドプロテクション膜SP2が形成される。このとき、図43Cに示すように、画素領域RPEにおいて、一層目のシリサイドプロテクション膜SP1が形成された画素領域RPEBでは、そのシリサイドプロテクション膜SP1とゲート電極TGE等を覆うように、シリサイドプロテクション膜SP2が形成される。シリサイドプロテクション膜SP1が形成されていない画素領域RPEA、RPECでは、絶縁膜SWFおよびゲート電極TGEを覆うように、シリサイドプロテクション膜SP2が形成される。
次に、図44Aおよび図44Bに示すように、所定の画素領域RPEと第2周辺領域RPCAの領域RATを覆い、他の領域を露出するレジストパターンMSP2が形成される。ここで、図44Cに示すように、画素領域RPEでは、所定の一色に対応する画素領域RPEBに対して二層目のシリサイドプロテクション膜を形成し、他の所定の一色に対応する画素領域RPECに対して一層目のシリサイドプロテクション膜を形成するために、レジストパターンMSP2は、画素領域RPEB、RPECを覆い、画素領域RPEAを露出するように形成される。
次に、図45に示すように、レジストパターンMSP2をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜SP2が除去される。その後、レジストパターンMSP2を除去することにより、図46Aに示すように、画素領域RPEB、RPECに残されたシリサイドプロテクション膜SP2がそれぞれ露出する。これにより、画素領域RPEBでは、二層のシリサイドプロテクション膜SP1、SP2が形成され、画素領域RPECでは、一層のシリサイドプロテクション膜SP2が形成される。また、画素領域RPEAでは、シリサイドプロテクション膜は形成されない。こうして、画素領域RPEに対して、シリサイドプロテクション膜の膜厚が振り分けられることになる。
一方、図46Bおよび図46Cに示すように、画素トランジスタ領域RPTおよび第1周辺領域RPCLでは、シリサイドプロテクション膜SP2が除去される。第2周辺領域RPCAの領域RATでは、残されたシリサイドプロテクション膜SP2が露出する。
次に、サリサイド法により、金属シリサイド膜が形成される。図47Aおよび図47Bに示すように、画素領域RPEでは、転送用トランジスタTTのゲート電極TGEの上面の一部および浮遊拡散領域FDRの表面に金属シリサイド膜MSが形成される。画素トランジスタRTPでは、電界効果型トランジスタのゲート電極PEGEの上面およびソース・ドレイン領域HNDFの表面に金属シリサイド膜MSが形成される。図47Cに示すように、第1周辺領域RPCLでは、ゲート電極NHGE、PHGE、NLGE、PLGEの上面およびソース・ドレイン領域HNDF、HPDF、LNDF、LPDFの表面に金属シリサイド膜MSが形成される。一方、第2周辺領域RPCAでは、シリサイドプロテクション膜SP2が形成されていることによって、金属シリサイド膜は形成されない。
その後、図25A、図25Bおよび図25Cに示す工程と同様の工程を経た後、図26A、図26Bおよび図26Cに示す工程と同様の工程を経て、図48A、図48Bおよび図48Cに示すように、撮像装置の主要部分が完成する。
実施の形態2に係る撮像装置の製造方法では、実施の形態1に係る撮像装置の製造方法と同様に、オフセットスペーサ膜OSSを形成する際には、フォトダイオードPDはレジストパターンMOSEによって覆われている。そして、そのフォトダイオードPDを覆う絶縁膜OSSFは、エクステンション領域LNLD、LPLDを形成した後に、オフセットスペーサ膜OSSとともに、ウェットエッチング処理を施すことによって除去される。これにより、実施の形態1において説明したように、フォトダイオードPDにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
また、実施の形態2に係る撮像装置の画素領域RPEでは、オフセットスペーサ膜となる絶縁膜が除去されて、反射防止膜として機能するシリサイドプロテクション膜の膜厚が振り分けられている。具体的には、画素領域RPEでは、相対的に膜厚の厚いシリサイドプロテクション膜SP1、SP2が形成された画素領域RPEBと、相対的に膜厚の薄いシリサイドプロテクション膜SP2が形成された画素領域RPECと、シリサイドプロテクション膜が形成されていない画素領域RPEAとが配置されている(図51B参照)。
一方、実施の形態1に係る撮像装置の画素領域PREでは、オフセットスペーサ膜となる絶縁膜が除去されて、シリサイドプロテクション膜SP1が形成されている画素領域RPECと、シリサイドプロテクション膜が形成されていない画素領域RPEA、RPEBとが配置されている(図26B参照)。
これにより、光の色(波長)に応じて、フォトダイオードPDを覆う膜(積層膜)を透過してフォトダイオードに入射する光の強度(集光率)を上げることができる。このことについて、赤色、緑色および青色のうちの一の光を例に挙げ、フォトダイオードを覆う積層膜の透過率とシリサイドプロテクション膜等の膜厚との関係について説明する。
図49に示すように、まず、フォトダイオードを覆うサイドウォール絶縁膜SWIを酸化膜と窒化膜との2層とする。シリサイドプロテクション膜SPを酸化膜とする。ストレスライナー膜SLを酸化膜と窒化膜との2層とする。
このとき、発明者らによって評価された、フォトダイオードを覆う積層膜の透過率と、シリサイドプロテクション膜(酸化膜)とストレスライナー膜の酸化膜とを合わせた膜厚との関係をグラフに示す。グラフに示すように、シリサイドプロテクション膜等の膜厚に依存して、透過率が変動していることがわかる。
この結果は、赤色、緑色または青色に分光した光の一例に対するグラフであるが、一例以外の光についても、透過率がシリサイドプロテクション膜等の膜厚に依存して変動することが、発明者らによって確認されている。このことから、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分けること、また、シリサイドプロテクション膜が形成される画素領域では、その膜厚を振り分けることで、たとえば、デジタルカメラ等に求められるスペックに応じた、最適の画素領域を備えた撮像装置を製造することができる。すなわち、シリサイドプロテクション膜の膜厚を調整することによって、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
実施の形態3
ここでは、オフセットスペーサ膜を残し、画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明する。なお、実施の形態1において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
まず、図7Aおよび図7Bに示す工程から図12Aおよび図12Bに示す工程と同様の工程を経た後、レジストパターンMLPLを除去することにより、図50Aおよび図50Bに示すように、フォトダイオードPDを覆う絶縁膜OSSFおよびゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの側壁面上に形成されたオフセットスペーサ膜OSSが露出する。
次に、図51Aおよび図51Bに示すように、所定の写真製版処理を施すことにより、領域RNLを露出し、他の領域を覆うレジストパターンMLNLが形成される。次に、レジストパターンMLNL、オフセットスペーサ膜OSSおよびゲート電極NLGEを注入マスクとして、n型の不純物を注入することにより、露出した領域RNLにエクステンション領域LNLDが形成される。その後、レジストパターンMLNLが除去される。
次に、所定の写真製版処理を施すことにより、図52Aおよび図52Bに示すように、領域RPLを露出し、他の領域を覆うレジストパターンMLPLが形成される。次に、そのレジストパターンMLPL、オフセットスペーサ膜OSSおよびゲート電極PLGEを注入マスクとして、p型の不純物を注入することにより、露出した領域RPLにエクステンション領域LPLDが形成される。その後、レジストパターンMLPLが除去される。
次に、図53Aおよび図53Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEおよびオフセットスペーサ膜OSSを覆うように、サイドウォール絶縁膜となる絶縁膜SWFが形成される。次に、所定の写真製版処理を施すことにより、フォトダイオードPDが配置されている領域を覆い、他の領域を露出するレジストパターンMSW(図54A参照)が形成される。次に、図54Aおよび図54Bに示すように、レジストパターンMSWをエッチングマスクとして、露出している絶縁膜SWFに異方性エッチング処理が施される。
これにより、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの上面上に位置する絶縁膜SWFの部分が除去されて、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの側壁面上に残される絶縁膜SWFの部分により、サイドウォール絶縁膜SWIが形成される。サイドウォール絶縁膜SWIはオフセットスペーサ膜OSSを覆うように形成される。その後、レジストパターンMSWが除去される。
次に、図55Aおよび図55Bに示すように、所定の写真製版処理を施すことにより、領域RPH、RPLを露出し、他の領域を覆うレジストパターンMPDFが形成される。次に、レジストパターンMPDF、サイドウォール絶縁膜SWI、オフセットスペーサ膜OSSおよびゲート電極PHGE、PLGEを注入マスクとして、p型の不純物を注入することにより、領域RPHにはソース・ドレイン領域HPDFが形成され、領域RPLにはソース・ドレイン領域LPDFが形成される。その後、レジストパターンMPDFが除去される。
次に、図56Aおよび図56Bに示すように、所定の写真製版処理を施すことにより、領域RPT、RNH、RNL、RATを露出し、他の領域を覆うレジストパターンMNDFが形成される。次に、レジストパターンMNDF、サイドウォール絶縁膜SWI、オフセットスペーサ膜OSSおよびゲート電極TGE、PEGE、NHGE、NLGEを注入マスクとして、n型の不純物を注入することにより、領域RPT、RNH、RATのそれぞれには、ソース・ドレイン領域HNDFが形成され、領域RNLにはソース・ドレイン領域LNDFが形成される。また、このとき、画素領域RPEでは、浮遊拡散領域FDRが形成される。その後、レジストパターンMNDFが除去される。
次に、図57Aおよび図57Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGE等を覆うように、シリサイド化を阻止するシリサイドプロテクション膜SP1が形成される。次に、図21A〜図21Cに示す工程と同様の態様で、図58Aおよび図58Bに示すように、領域RATと所定の一色に対応する画素領域RPE(RPEC)を覆い、他の領域を露出するレジストパターンMSP1が形成される。次に、レジストパターンMSP1をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜SP1が除去される。その後、レジストパターンMSP1を除去することにより、図59A、図59Bおよび図59Cに示すように、画素領域RPEのうち、画素領域RPECに残されたシリサイドプロテクション膜SP1が露出する。また、第2周辺領域RPCAの領域RATに残されたシリサイドプロテクション膜SP1が露出する。
次に、サリサイド法により、金属シリサイド膜が形成される。図60Aおよび図60Bに示すように、画素領域RPEでは、転送用トランジスタTTのゲート電極TGEの上面の一部および浮遊拡散領域FDRの表面に金属シリサイド膜MSが形成される。画素トランジスタRTPでは、電界効果型トランジスタNHTのゲート電極PEGEの上面およびソース・ドレイン領域HNDFの表面に金属シリサイド膜MSが形成される。図60Cに示すように、第1周辺領域RPCLでは、ゲート電極NHGE、PHGE、NLGE、PLGEの上面およびソース・ドレイン領域HNDF、HPDF、LNDF、LPDFの表面に金属シリサイド膜MSが形成される。一方、第2周辺領域RPCAでは、シリサイドプロテクション膜SP1が形成されていることによって、金属シリサイド膜は形成されない。
その後、図25A、図25Bおよび図25Cに示す工程と同様の工程を経た後、図26A、図26Bおよび図26Cに示す工程と同様の工程を経て、図61A、図61Bおよび図61Cに示すように、撮像装置の主要部分が完成する。
実施の形態3に係る撮像装置の製造方法では、オフセットスペーサ膜OSSを形成する際には、フォトダイオードPDはレジストパターンMOSEによって覆われている。そして、そのフォトダイオードPDを覆う絶縁膜OSSFは、除去されることなく残される。これにより、ドライエッチング処理を施すことによってオフセットスペーサ膜が除去される比較例に係る撮像装置と比べて、フォトダイオードPDにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
また、図61Bに示すように、画素領域RPEでは、オフセットスペーサ膜OSS(OSSF)が残されて、反射防止膜として機能するシリサイドプロテクション膜が形成される画素領域RPECと、シリサイドプロテクション膜が形成されない画素領域RPEA、RPEBとが配置されている。これにより、光の色(波長)に応じて、フォトダイオードPDを覆う膜を透過してフォトダイオードに入射する光の強度(集光率)を調整することができて、画素の感度を所望の感度に合わせることができる。これについては、実施の形態4において、具体的に説明する。
さらに、実施の形態3に係る撮像装置では、電界効果型トランジスタNHT、PHT、NLT、PLT、NHATのソース・ドレイン領域HNDF、HPDF、LNDF、LPDFは、ゲート電極PEGE、NHGE、PHGE、NLGE、PLGEと、そのゲート電極の側壁面に形成されたオフセットスペーサ膜OSSおよびサイドウォール絶縁膜SWIを注入マスクとして形成される(図55Bおよび図56B参照)。
その電界効果型トランジスタNHT、PHT、NLT、PLT、NHATでは、低電圧により駆動する電界効果型トランジスタNLT、PLTのゲート電極NLGE、PLGEのゲート長方向の長さは、高電圧により駆動する電界効果型トランジスタNHT、PHT、NHATのゲート電極NHGE、PHGEのゲート長方向の長さよりも短く設定されている。このため、電界効果型トランジスタNLT、PLTのソース・ドレイン領域LNDF、LPDFでは、オフセットスペーサ膜がゲート電極の側壁面に形成されていない場合と比較すると、ゲート長方向の距離が確保されて、電界効果型トランジスタとしての特性変動を抑制することができる。
実施の形態4
実施の形態3に係る撮像装置の画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明した。ここでは、オフセットスペーサ膜を残し、シリサイドプロテクション膜の膜厚を振り分ける場合について説明する。なお、実施の形態1において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
図50Aおよび図50Bに示す工程から図56Aおよび図56Bに示す工程と同様の工程を経た後、画素領域に対してシリサイドプロテクション膜の膜厚の振分けが行われる。図62Aおよび図62Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGE等を覆うように、一層目のシリサイドプロテクション膜SP1が形成される。次に、所定の写真製版処理を施すことにより、図63Aおよび図63Bに示すように、所定の画素領域RPEを覆い、他の領域を露出するレジストパターンMSP1が形成される。
ここで、実施の形態2の場合と同様に、画素領域RPEでは、3つの色のうち、所定の一色に対応する画素領域RPEB(図64参照)に対して一層目のシリサイドプロテクション膜を形成するために、レジストパターンMSP1は、画素領域RPEBを覆い、残りの二色に対応する画素領域RPEA、RPECを露出するように形成される。
次に、図64に示すように、レジストパターンMSP1をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜SP1が除去される。このとき、第2周辺領域RPCAの領域RATを覆うシリサイドプロテクション膜SP1も除去されることになる。その後、レジストパターンMSP1を除去される。次に、図65Aおよび図65Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGE等を覆うように、二層目のシリサイドプロテクション膜SP2が形成される。
このとき、図65Cに示すように、画素領域RPEにおいて、一層目のシリサイドプロテクション膜SP1が形成された画素領域RPEBでは、そのシリサイドプロテクション膜SP1とゲート電極TGE等を覆うように、シリサイドプロテクション膜SP2が形成される。シリサイドプロテクション膜SP1が形成されていない画素領域RPEA、RPECでは、絶縁膜SWFおよびゲート電極TGEを覆うように、シリサイドプロテクション膜SP2が形成される。
次に、所定の写真製版処理を施すことにより、図66Aおよび図66Bに示すように、所定の画素領域RPEと第2周辺領域RPCAの領域RATを覆い、他の領域を露出するレジストパターンMSP2が形成される。ここで、図66Cに示すように、画素領域RPEでは、所定の一色に対応する画素領域RPEBに対して二層目のシリサイドプロテクション膜を形成し、他の所定の一色に対応する画素領域RPECに対して一層目のシリサイドプロテクション膜を形成するために、レジストパターンMSP2は、画素領域RPEB、RPECを覆い、画素領域RPEAを露出するように形成される。
次に、図67A、図67Bおよび図67Cに示すように、レジストパターンMSP2をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜SP2が除去される。その後、レジストパターンMSP2を除去することにより、図68Aおよび図68Bに示すように、画素領域RPEおよび領域RATに残されたシリサイドプロテクション膜SP2が露出する。これにより、図68Cに示すように、画素領域RPEBでは、二層のシリサイドプロテクション膜SP1、SP2が形成され、画素領域RPECでは、一層のシリサイドプロテクション膜SP2が形成される。また、画素領域RPEAでは、シリサイドプロテクション膜は形成されない。こうして、画素領域RPEに対して、シリサイドプロテクション膜の膜厚が振り分けられることになる。
次に、サリサイド法により、金属シリサイド膜が形成される。図69Aおよび図69Bに示すように、画素領域RPEでは、転送用トランジスタTTのゲート電極TGEの上面の一部および浮遊拡散領域FDRの表面に金属シリサイド膜MSが形成される。画素トランジスタRTPでは、電界効果型トランジスタのゲート電極PEGEの上面およびソース・ドレイン領域HNDFの表面に金属シリサイド膜MSが形成される。図69Cに示すように、第1周辺領域RPCLでは、ゲート電極NHGE、PHGE、NLGE、PLGEの上面およびソース・ドレイン領域HNDF、HPDF、LNDF、LPDFの表面に金属シリサイド膜MSが形成される。一方、第2周辺領域RPCAでは、シリサイドプロテクション膜SP2が形成されていることによって、金属シリサイド膜は形成されない。
その後、図25A、図25Bおよび図25Cに示す工程と同様の工程を経た後、図26A、図26Bおよび図26Cに示す工程と同様の工程を経て、図70A、図70Bおよび図70Cに示すように、撮像装置の主要部分が完成する。
実施の形態4に係る撮像装置の製造方法では、実施の形態3に係る撮像地の製造方法と同様に、オフセットスペーサ膜OSSを形成する際には、フォトダイオードPDはレジストパターンMOSEによって覆われている。そして、そのフォトダイオードPDを覆う絶縁膜OSSFは、除去されることなく残される。これにより、ドライエッチング処理を施すことによってオフセットスペーサ膜が除去される比較例に係る撮像装置と比べて、フォトダイオードPDにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
また、実施の形態4に係る撮像装置の画素領域RPEでは、オフセットスペーサ膜となる絶縁膜は除去されず残されて、その残された絶縁膜を覆うように反射防止膜として機能するシリサイドプロテクション膜の膜厚が振り分けられている。具体的には、画素領域RPEでは、相対的に膜厚の厚いシリサイドプロテクション膜SP1、SP2が形成された画素領域RPEBと、相対的に膜厚の薄いシリサイドプロテクション膜SP2が形成された画素領域RPECと、シリサイドプロテクション膜が形成されていない画素領域RPEAとが配置されている(図70B参照)。
一方、実施の形態3に係る撮像装置の画素領域PREでは、オフセットスペーサ膜となる絶縁膜は除去されず残されて、シリサイドプロテクション膜SP1が形成されている画素領域RPECと、シリサイドプロテクション膜が形成されていない画素領域RPEA、RPEBとが配置されている(図61B参照)。
これにより、光の色(波長)に応じて、フォトダイオードPDを覆う膜を透過してフォトダイオードに入射する光の強度(集光率)を上げることができる。このことについて、赤色、緑色および青色のうち、一の光を例に挙げ、フォトダイオードを覆う積層膜の透過率とシリサイドプロテクション膜等の膜厚との関係について説明する。
図71に示すように、まず、オフセットスペーサ膜OSSを酸化膜とする。フォトダイオードを覆うサイドウォール絶縁膜SWIを酸化膜と窒化膜との2層とする。シリサイドプロテクション膜SPを酸化膜とする。ストレスライナー膜SLを酸化膜と窒化膜との2層とする。
このとき、発明者らによって評価された、フォトダイオードを覆う積層膜の透過率と、シリサイドプロテクション膜(酸化膜)とストレスライナー膜の酸化膜とを合わせた膜厚との関係をグラフに示す。グラフに示すように、シリサイドプロテクション膜等の膜厚に依存して、透過率が変動していることがわかる。
この結果は、赤色、緑色または青色に分光した光の一例に対するグラフであるが、一例以外の光についても、透過率がシリサイドプロテクション膜等の膜厚に依存して変動することが、発明者らによって確認されている。このことから、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分けること、また、シリサイドプロテクション膜が形成される画素領域では、その膜厚を振り分けることで、たとえば、デジタルカメラ等に求められるスペックに応じた、最適の画素領域を備えた撮像装置を製造することができる。すなわち、シリサイドプロテクション膜の膜厚を調整することによって、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
さらに、実施の形態4に係る撮像装置では、実施の形態3の場合と同様に、相対的にゲート長方向の長さが短いゲート電極NLGE、PLGEを有する電界効果型トランジスタNLT、PLTのソース・ドレイン領域LNDF、LPDFは、ゲート電極NLGE、PLGEと、そのゲート電極の側壁面に形成されたオフセットスペーサ膜OSSおよびサイドウォール絶縁膜SWIを注入マスクとして形成される。これにより、電界効果型トランジスタNLT、PLTのソース・ドレイン領域LNDF、LPDFでは、オフセットスペーサ膜がゲート電極の側壁面に形成されていない場合と比較すると、ゲート長方向の距離が確保されて、電界効果型トランジスタとしての特性変動を抑制することができる。
実施の形態5
ここでは、エッチングマスクを用いてオフセットスペーサ膜を除去し、画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明する。なお、実施の形態1において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
まず、図7Aおよび図7Bに示す工程から図14Aおよび図14Bに示す工程と同様の工程を経た後、図72Aおよび図72Bに示すように、所定の写真製版処理を施すことにより、フォトダイオードPDを覆うオフセットスペーサ膜OSSとなる絶縁膜OSSFを露出し、他の領域を覆うレジストパターンMOSSが形成される。次に、図73に示すように、そのレジストパターンMOSSをエッチングマスクとして、ウェットエッチング処理を施すことにより、フォトダイオードPDを覆うオフセットスペーサ膜OSSとなる絶縁膜OSSFが除去される。その後、レジストパターンMOSSが除去される。
次に、図74Aおよび図74Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEおよびオフセットスペーサ膜OSSを覆うように、サイドウォール絶縁膜となる絶縁膜SWFが形成される。次に、フォトダイオードPDが配置されている領域を覆い、他の領域を露出するレジストパターンMSW(図75A参照)が形成される。次に、図75Aおよび図75Bに示すように、レジストパターンMSWをエッチングマスクとして、露出している絶縁膜SWFに異方性エッチング処理が施される。
これにより、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの上面上に位置する絶縁膜SWFの部分が除去されて、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの側壁面上に残される絶縁膜SWFの部分により、サイドウォール絶縁膜SWIが形成される。サイドウォール絶縁膜SWIはオフセットスペーサ膜を覆うように形成される。その後、レジストパターンMSWが除去される。
次に、図18Aおよび図18B(図55Aおよび図55B)に示す工程と同様の工程により、ソース・ドレイン領域HPDF、LPDF(図76B参照)が形成される。次に、図19Aおよび図19B(図56Aおよび図56B)に示す工程と同様の工程により、ソース・ドレイン領域HNDF、LNDF(図76Aおよび図76B参照)が形成される。次に、図76Aおよび図76Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGE等を覆うように、シリサイド化を阻止するシリコン酸化膜等のシリサイドプロテクション膜SP1が形成される。
次に、図21A、図21Bおよび図21Cに示す工程から図23A、図23Bおよび図23Cに示す工程と同様の工程を経て、図77A、図77Bおよび図77Cに示すように、画素領域RPEのうち、画素領域RPECにシリサイドプロテクション膜SP1が形成される。また、第2周辺領域RPCAの領域RATにシリサイドプロテクション膜SP1が形成される。次に、図24A、図24Bおよび図24Cに示す工程と同様の工程を経て、金属シリサイド膜MS(図78A等参照)が形成される。このとき、第2周辺領域RPCAでは、シリサイドプロテクション膜SP1が形成されていることによって、金属シリサイド膜は形成されない。
その後、図25A、図25Bおよび図25Cに示す工程と同様の工程を経た後、図26A、図26Bおよび図26Cに示す工程と同様の工程を経て、図78A、図78Bおよび図78Cに示すように、撮像装置の主要部分が完成する。
実施の形態5に係る撮像装置の製造方法では、フォトダイオードPDを覆うオフセットスペーサ膜となる絶縁膜OSSFは、レジストパターンMOSSをエッチングマスクとして、ウェットエッチング処理を施すことによって除去される。これにより、実施の形態1において説明したように、フォトダイオードPDにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
また、実施の形態5に係る撮像装置の画素領域RPEでは、オフセットスペーサ膜となる絶縁膜が除去されて、反射防止膜として機能するシリサイドプロテクション膜が形成される画素領域RPECと、シリサイドプロテクション膜が形成されない画素領域RPEA、RPEBとが配置されている。これにより、主として実施の形態2において説明したように、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分けることで、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
さらに、実施の形態5に係る撮像装置では、実施の形態3の場合と同様に、相対的にゲート長方向の長さが短いゲート電極NLGE、PLGEを有する電界効果型トランジスタNLT、PLTのソース・ドレイン領域LNDF、LPDFは、ゲート電極NLGE、PLGEと、そのゲート電極の側壁面に形成されたオフセットスペーサ膜OSSおよびサイドウォール絶縁膜SWIを注入マスクとして形成される。これにより、電界効果型トランジスタNLT、PLTのソース・ドレイン領域LNDF、LPDFでは、オフセットスペーサ膜がゲート電極の側壁面に形成されていない場合と比較すると、ゲート長方向の距離が確保されて、電界効果型トランジスタとしての特性変動を抑制することができる。
実施の形態6
実施の形態5に係る撮像装置の画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明した。ここでは、エッチングマスクを用いてオフセットスペーサ膜を除去し、画素領域では、シリサイドプロテクション膜の膜厚を振り分ける場合について説明する。なお、実施の形態1において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
図72Aおよび図72Bに示す工程から図75Aおよび図75Bに示す工程と同様の工程を経た後、画素領域に対してシリサイドプロテクション膜の膜厚の振分けが行われる。図79Aおよび図79Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGE等を覆うように、一層目のシリサイドプロテクション膜SP1が形成される。
次に、図40Aおよび図40Bに示す工程から図46Bおよび図46Cに示す工程と同様の工程を経て、図80A、図80Bおよび図80Cに示すように、画素領域RPEBでは、二層のシリサイドプロテクション膜SP1、SP2が形成され、画素領域RPECでは、一層のシリサイドプロテクション膜SP2が形成される。また、画素領域RPEAでは、シリサイドプロテクション膜は形成されない。また、第2周辺領域RPCAでは、シリサイドプロテクション膜SP2が形成される。こうして、画素領域RPEに対して、シリサイドプロテクション膜の膜厚が振り分けられることになる。
次に、図24A、図24Bおよび図24Cに示す工程と同様の工程を経て、金属シリサイド膜MS(図81A等参照)が形成される。このとき、第2周辺領域RPCAでは、シリサイドプロテクション膜SP2が形成されていることによって、金属シリサイド膜は形成されない。
その後、図25A、図25Bおよび図25Cに示す工程と同様の工程を経た後、図26A、図26Bおよび図26Cに示す工程と同様の工程を経て、図81A、図81Bおよび図81Cに示すように、撮像装置の主要部分が完成する。
実施の形態6に係る撮像装置の製造方法では、実施の形態5の場合と同様に、フォトダイオードPDを覆うオフセットスペーサ膜となる絶縁膜OSSFは、レジストパターンMOSSをエッチングマスクとして、ウェットエッチング処理を施すことによって除去される。これにより、実施の形態1において説明したように、フォトダイオードPDにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
また、実施の形態6に係る撮像装置の画素領域RPEでは、オフセットスペーサ膜となる絶縁膜が除去されて、反射防止膜として機能するシリサイドプロテクション膜の膜厚が振り分けられている。これにより、主として実施の形態2において説明したように、シリサイドプロテクション膜が形成される画素領域では、その膜厚を振り分けることで、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
さらに、実施の形態6に係る撮像装置では、実施の形態3の場合と同様に、相対的にゲート長方向の長さが短いゲート電極NLGE、PLGEを有する電界効果型トランジスタNLT、PLTのソース・ドレイン領域LNDF、LPDFは、ゲート電極NLGE、PLGEと、そのゲート電極の側壁面に形成されたオフセットスペーサ膜OSSおよびサイドウォール絶縁膜SWIを注入マスクとして形成される。これにより、電界効果型トランジスタNLT、PLTのソース・ドレイン領域LNDF、LPDFでは、オフセットスペーサ膜がゲート電極の側壁面に形成されていない場合と比較すると、ゲート長方向の距離が確保されて、電界効果型トランジスタとしての特性変動を抑制することができる。
実施の形態7
ここでは、画素領域等にオフセットスペーサ膜を残し、その残されたオフセットスペーサ膜を全面ウェットエッチング処理によって除去し、画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明する。なお、実施の形態1において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
図7Aおよび図7Bに示す工程から図11Aおよび図11Bに示す工程と同様の工程を経て、図82Aおよび図82Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEを覆うように、オフセットスペーサ膜となる絶縁膜OSSFが形成される。
次に、所定の写真製版処理を施すことにより、画素領域RPEおよび画素トランジスタ領域RPTを覆い、他の領域を露出するレジストパターンMOSE(図83A参照)が形成される。次に、図83Aおよび図83Bに示すように、レジストパターンMOSEをエッチングマスクとして、露出している絶縁膜OSSFに異方性エッチング処理が施される。これにより、ゲート電極NHGE、PHGE、NLGE、PLGEの上面上に位置する絶縁膜OSSFの部分が除去されて、ゲート電極NHGE、PHGE、NLGE、PLGEの側壁面上に残される絶縁膜OSSFの部分により、オフセットスペーサ膜OSSが形成される。その後、レジストパターンMOSEが除去される。
次に、図84Aおよび図84Bに示すように、所定の写真製版処理を施すことにより、領域RNLを露出し、他の領域を覆うレジストパターンMLNLが形成される。次に、レジストパターンMLNL、オフセットスペーサ膜OSSおよびゲート電極NLGEを注入マスクとして、n型の不純物を注入することにより、露出した領域RNLにエクステンション領域LNLDが形成される。その後、レジストパターンMLNLが除去される。
次に、所定の写真製版処理を施すことにより、図85Aおよび図85Bに示すように、領域RPLを露出し、他の領域を覆うレジストパターンMLPLが形成される。次に、そのレジストパターンMLPL、オフセットスペーサ膜OSSおよびゲート電極PLGEを注入マスクとして、p型の不純物を注入することにより、露出した領域RPLにエクステンション領域LPLDが形成される。その後、レジストパターンMLPLが除去される。
次に、図86Aおよび図86Bに示すように、半導体基板SUBの全面にウェットエッチング処理を施すことにより、画素領域RPEおよび画素トランジスタ領域RPTを覆うオフセットスペーサ膜OSS(絶縁膜OSSF)およびゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの側壁面に形成されたオフセットスペーサ膜OSSが除去される。
次に、図16Aおよび図16Bに示す工程から図19Aおよび図19Bに示す工程と同様の工程を経た後、図87Aおよび図87Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGE等を覆うように、シリサイドプロテクション膜SP1が形成される。
次に、図21A、図21Bおよび図21Cに示す工程から図23A、図23Bおよび図23Cに示す工程と同様の工程を経て、図88A、図88Bおよび図88Cに示すように、画素領域RPEのうち、画素領域RPECにシリサイドプロテクション膜SP1が形成される。また、第2周辺領域RPCAの領域RATにシリサイドプロテクション膜SP1が形成される。次に、図24A、図24Bおよび図24Cに示す工程と同様の工程を経て、金属シリサイド膜MS(図89A等参照)が形成される。このとき、第2周辺領域RPCAでは、シリサイドプロテクション膜SP1が形成されていることによって、金属シリサイド膜は形成されない。
その後、図25A、図25Bおよび図25Cに示す工程と同様の工程を経た後、図26A、図26Bおよび図26Cに示す工程と同様の工程を経て、図89A、図89Bおよび図89Cに示すように、撮像装置の主要部分が完成する。
実施の形態7に係る撮像装置の製造方法では、画素領域RPEおよび画素トランジスタ領域RPTを覆うオフセットスペーサ膜となる絶縁膜OSSFは、オフセットスペーサ膜OSSとともに、全面ウェットエッチング処理を施すことによって除去される(図87Aおよび図87B参照)。これにより、実施の形態1において説明したように、フォトダイオードPDにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
また、実施の形態7に係る撮像装置の画素領域RPEでは、オフセットスペーサ膜となる絶縁膜が除去されて、反射防止膜として機能するシリサイドプロテクション膜が形成される画素領域RPECと、シリサイドプロテクション膜が形成されない画素領域RPEA、RPEBとが配置されている。これにより、主として実施の形態2において説明したように、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分けることで、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
実施の形態8
実施の形態7に係る撮像装置の画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明した。ここでは、画素領域等にオフセットスペーサ膜を残し、その残されたオフセットスペーサ膜を全面ウェットエッチング処理によって除去し、画素領域では、画素領域では、シリサイドプロテクション膜の膜厚を振り分ける場合について説明する。なお、実施の形態1において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
図82Aおよび図82Bに示す工程から図86Aおよび図86Bに示す工程と同様の工程を経た後、画素領域に対してシリサイドプロテクション膜の膜厚の振分けが行われる。図90Aおよび図90Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGE等を覆うように、一層目のシリサイドプロテクション膜SP1が形成される。
次に、図40Aおよび図40Bに示す工程から図46Bおよび図46Cに示す工程と同様の工程を経て、図91A、図91Bおよび図91Cに示すように、画素領域RPEBでは、二層のシリサイドプロテクション膜SP1、SP2が形成され、画素領域RPECでは、一層のシリサイドプロテクション膜SP2が形成される。また、画素領域RPEAでは、シリサイドプロテクション膜は形成されない。また、第2周辺領域RPCAでは、シリサイドプロテクション膜SP2が形成される。こうして、画素領域RPEに対して、シリサイドプロテクション膜の膜厚が振り分けられることになる。
次に、図24A、図24Bおよび図24Cに示す工程と同様の工程を経て、金属シリサイド膜MS(図92A等参照)が形成される。このとき、第2周辺領域RPCAでは、シリサイドプロテクション膜SP2が形成されていることによって、金属シリサイド膜は形成されない。
その後、図25A、図25Bおよび図25Cに示す工程と同様の工程を経た後、図26A、図26Bおよび図26Cに示す工程と同様の工程を経て、図92A、図92Bおよび図92Cに示すように、撮像装置の主要部分が完成する。
実施の形態8に係る撮像装置の製造方法では、実施の形態7の場合と同様に、画素領域RPEおよび画素トランジスタ領域RPTを覆うオフセットスペーサ膜となる絶縁膜OSSFは、オフセットスペーサ膜OSSとともに、全面ウェットエッチング処理を施すことによって除去される(図86Aおよび図86B参照)。これにより、実施の形態1において説明したように、フォトダイオードPDにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
また、実施の形態8に係る撮像装置の画素領域RPEでは、オフセットスペーサ膜となる絶縁膜が除去されて、反射防止膜として機能するシリサイドプロテクション膜の膜厚が振り分けられている。これにより、主として実施の形態2において説明したように、シリサイドプロテクション膜が形成される画素領域では、その膜厚を振り分けることで、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
実施の形態9
各実施の形態では、サイドウォール絶縁膜として、二層からなるサイドウォール絶縁膜を例に挙げて説明した。ここでは、実施の形態1に係る撮像装置の製造方法において、サイドウォール絶縁膜として、三層からなるサイドウォール絶縁膜を形成する場合について説明する。なお、実施の形態1において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
図7Aおよび図7Bに示す工程から図11Aおよび図11Bに示す工程と同様の工程を経て、図93Aおよび図93Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEを覆うように、オフセットスペーサ膜となる絶縁膜OSSFが形成される。次に、所定の写真製版処理を施すことにより、フォトダイオードPDが配置されている領域を覆い、他の領域を露出するレジストパターンMOSE(図94A参照)が形成される。次に、図94Aおよび図94Bに示すように、レジストパターンMOSEをエッチングマスクとして、露出している絶縁膜OSSFに異方性エッチング処理を施すことにより、オフセットスペーサ膜OSSが形成される。その後、レジストパターンMOSEが除去される。
次に、図95Aおよび図95Bに示すように、所定の写真製版処理を施すことにより、領域RNLを露出し、他の領域を覆うレジストパターンMLNLが形成される。次に、レジストパターンMLNL、オフセットスペーサ膜OSSおよびゲート電極NLGEを注入マスクとして、n型の不純物を注入することにより、露出した領域RNLにエクステンション領域LNLDが形成される。その後、レジストパターンMLNLが除去される。
次に、所定の写真製版処理を施すことにより、図96Aおよび図96Bに示すように、領域RPLを露出し、他の領域を覆うレジストパターンMLPLが形成される。次に、そのレジストパターンMLPL、オフセットスペーサ膜OSSおよびゲート電極PLGEを注入マスクとして、p型の不純物を注入することにより、露出した領域RPLにエクステンション領域LPLDが形成される。その後、レジストパターンMLPLが除去される。
次に、図97Aおよび図97Bに示すように、半導体基板SUBの全面にウェットエッチング処理を施すことにより、フォトダイオードPDを覆うオフセットスペーサ膜OSS(絶縁膜OSSF)およびゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの側壁面に形成されたオフセットスペーサ膜OSSが除去される。
次に、図98Aおよび図98Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEを覆うように、サイドウォール絶縁膜となる絶縁膜が形成される。その絶縁膜として、酸化膜SWF1、窒化膜SWF2および酸化膜SWF3を順次積層させた三層からなる絶縁膜が形成される。次に、フォトダイオードPDが配置されている領域を覆い、他の領域を露出するレジストパターンMSW(図99A参照)が形成される。
次に、図99Aおよび図99Bに示すように、レジストパターンMSWをエッチングマスクとして、露出している絶縁膜SWF3、SWF2、SWF1に異方性エッチング処理を施すことにより、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGEの側壁面上に、サイドウォール絶縁膜SWI1、SWI2、SWI3が形成される。その後、レジストパターンMSWが除去される。
次に、図100Aおよび図100Bに示すように、所定の写真製版処理を施すことにより、領域RPH、RPLを露出し、他の領域を覆うレジストパターンMPDFが形成される。次に、レジストパターンMPDF、サイドウォール絶縁膜SWI1〜SWI3およびゲート電極PHGE、PLGEを注入マスクとして、p型の不純物を注入することにより、領域RPHにはソース・ドレイン領域HPDFが形成され、領域RPLにはソース・ドレイン領域LPDFが形成される。その後、レジストパターンMPDFが除去される。
次に、図101Aおよび図101Bに示すように、所定の写真製版処理を施すことにより、領域RPT、RNH、RNL、RATを露出し、他の領域を覆うレジストパターンMNDFが形成される。次に、レジストパターンMNDF、サイドウォール絶縁膜SWI1〜SWI3およびゲート電極TGE、PEGE、NHGE、NLGEを注入マスクとして、n型の不純物を注入することにより、領域RPT、RNH、RATのそれぞれには、ソース・ドレイン領域HNDFが形成され、領域RNLにはソース・ドレイン領域LNDFが形成される。また、このとき、画素領域RPEでは、浮遊拡散領域FDRが形成される。その後、レジストパターンMNDFが除去される。
次に、半導体基板SUBの全面にウェットエッチング処理が施される。これにより、図102Aおよび図102Bに示すように、三層からなるサイドウォール絶縁膜SWI1〜SWI3のうち、最上層に位置するサイドウォール絶縁膜SWI3が除去される。ここで、最上層のサイドウォール絶縁膜SWI3を除去することで、二層からなるサイドウォール絶縁膜を形成した場合と実質的に同じ構造になる。
次に、図103Aおよび図103Bに示すように、ゲート電極TGE、PEGE、NHGE、PHGE、NLGE、PLGE等を覆うように、シリサイド化を阻止するシリコン酸化膜等のシリサイドプロテクション膜SP1が形成される。次に、図21A、図21Bおよび図21Cに示す工程から図26A、図26Bおよび図26Cに示す工程と同様の工程を経て、図104Aおよび図104Bに示すように、撮像装置の主要部分が完成する。
実施の形態9に係る撮像装置の製造方法では、実施の形態1において説明したダメージに起因する暗電流を低減することができる効果と、最適の画素領域を備えた撮像装置を製造することができる効果に加えて、次のような効果が得られる。
まず、図105の上段に示すように、比較例に係る撮像装置における、たとえば、転送用トランジスタCTTでは、ゲート電極CTGEの側壁面にオフセットスペーサ膜COSSが残される。そのオフセットスペーサ膜COSSを覆うように、ゲート電極CTGEの側壁面にサイドウォール絶縁膜CSWIが形成されている。サイドウォール絶縁膜CSWIは、サイドウォール絶縁膜CSWI1とサイドウォール絶縁膜CSWI2の二層からなる。
転送用トランジスタCTTの浮遊拡散領域CFDRは、ゲート電極CTGE、オフセットスペーサ膜COSSおよびサイドウォール絶縁膜CSWIを注入マスクとして形成される。このとき、ゲート電極CTGEの側壁面の直下の位置から浮遊拡散領域CFDRまでの距離(長さ)を距離DCとする。
次に、図105の中段に示すように、実施の形態1に係る撮像装置における転送用トランジスタTTでは、ゲート電極TGEの側壁面には、オフセットスペーサ膜は残されず、サイドウォール絶縁膜SWIが形成される。サイドウォール絶縁膜SWIは、サイドウォール絶縁膜SWI1とサイドウォール絶縁膜SWI2の二層からなる。転送用トランジスタTTの浮遊拡散領域FDRは、ゲート電極TGEおよびサイドウォール絶縁膜SWIを注入マスクとして形成される。このとき、ゲート電極TGEの側壁面の直下の位置から浮遊拡散領域FDRまでの距離(長さ)を距離D1とする。
次に、図105の下段に示すように、実施の形態9に係る撮像装置における転送用トランジスタTTでは、ゲート電極TGEの側壁面には、オフセットスペーサ膜は残されず、サイドウォール絶縁膜SWIが形成される。サイドウォール絶縁膜SWIは、サイドウォール絶縁膜SWI1、サイドウォール絶縁膜SWI2およびサイドウォール絶縁膜SWI3の三層からなる。転送用トランジスタTTの浮遊拡散領域FDRは、ゲート電極TGEおよびサイドウォール絶縁膜SWIを注入マスクとして形成される。このとき、ゲート電極TGEの側壁面の直下の位置から浮遊拡散領域FDRまでの距離(長さ)を距離D2とする。
そうすると、距離D1は、オフセットスペーサ膜が除去されている分、比較例における距離DCよりも短くなる。一方、距離D2は、オフセットスペーサ膜が除去されているものの、サイドウォール絶縁膜SWIが三層からなることで、距離D1よりも長くなる。これにより、実施の形態9に係る撮像装置では、ゲート電極TGEの側壁面の直下の位置から浮遊拡散領域FDRまでの距離(長さ)が確保されて、転送用トランジスタTTのトランジスタ特性の変動を抑制することができる。
なお、ここでは、転送用ゲート電極を例に挙げて説明したが、オフセットスペーサ膜が除去される他の電界効果型トランジスタについても、同様に、トランジスタ特性の変動を抑制することができる。また、実施の形態1の製造方法をベースとして説明したが、当該製造方法に限られず、オフセットスペーサ膜が除去される撮像装置の製造方法に適用することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。