JP6280960B2 - シミュレーション装置およびシミュレーションシステム - Google Patents

シミュレーション装置およびシミュレーションシステム Download PDF

Info

Publication number
JP6280960B2
JP6280960B2 JP2016141882A JP2016141882A JP6280960B2 JP 6280960 B2 JP6280960 B2 JP 6280960B2 JP 2016141882 A JP2016141882 A JP 2016141882A JP 2016141882 A JP2016141882 A JP 2016141882A JP 6280960 B2 JP6280960 B2 JP 6280960B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
adjustment
analog
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016141882A
Other languages
English (en)
Other versions
JP2018013890A (ja
Inventor
勉 前田
勉 前田
丸山 晃
晃 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2016141882A priority Critical patent/JP6280960B2/ja
Publication of JP2018013890A publication Critical patent/JP2018013890A/ja
Application granted granted Critical
Publication of JP6280960B2 publication Critical patent/JP6280960B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Description

本発明は、シミュレーション装置およびシミュレーションシステムに関する。
車両や航空機などにおいては、エンジンやブレーキなどを電子制御する制御プログラムが組み込まれた制御装置が搭載されている。かかる制御プログラムを検証する際、制御対象であるエンジンやブレーキなどを模擬するシミュレーション装置が用いられている(例えば、特許文献1参照)。
上記したシミュレーション装置は、電気信号の入出力動作を制御装置に対して行う回路を備える。かかるシミュレーション装置は、回路の制御装置に対する入出力電圧を所望の入出力電圧に調整するため、例えば、手動で回路内の可変抵抗を調整することで入出力電圧を補正していた。
特開2010−237987号公報
しかしながら、手動で回路内の可変抵抗を調整して入出力電圧を補正しているため、入出力電圧の調整に時間を要していた。
このように、上記した従来技術に係るシミュレーション装置には、回路の制御装置に対する入出力電圧の調整を短時間で行うという点で改善の余地があった。
本発明は、上記に鑑みてなされたものであって、回路の制御装置に対する入出力電圧の調整を短時間で行うことができるシミュレーション装置およびシミュレーションシステムを提供することを目的とする。
上記課題を解決し、目的を達成するために、本発明のシミュレーション装置は、回路と算出部と記憶部と補正部とを備える。回路は、電気信号の入出力動作を制御装置に対して行う。算出部は、基準電圧と、回路の出力電圧とに基づいて補正値を算出する。記憶部は、算出部によって算出された補正値を記憶する。補正部は、制御装置と回路との間で電気信号の入出力動作が行われる場合、回路の制御装置に対する入出力電圧を、記憶部に記憶された補正値に基づいて補正する。
本発明によれば、回路の制御装置に対する入出力電圧の調整を短時間で行うことができるシミュレーション装置およびシミュレーションシステムを提供することができる。
図1は、第1の実施形態に係るシミュレーションシステムの全体構成図である。 図2は、第1の実施形態に係るシミュレーションシステムの構成の一例を示すブロック図である。 図3は、第1の実施形態に係る調整用補正値および補正値の算出方法を説明する説明図である。 図4は、第1の実施形態に係るアナログ出力回路において補正を実行する処理を説明する説明図である。 図5は、第1の実施形態に係るシミュレーションシステムがアナログ出力回路において実行する処理手順の一例を示すフローチャート(その1)である。 図6は、第1の実施形態に係るシミュレーションシステムがアナログ出力回路において実行する処理手順の一例を示すフローチャート(その2)である。 図7は、第1の実施形態に係るシミュレーションシステムがアナログ出力回路において実行する処理手順の一例を示すフローチャート(その3)である。 図8は、第1の実施形態に係るシミュレーションシステムがアナログ出力回路において実行する処理手順の一例を示すフローチャート(その4)である。 図9は、第2の実施形態に係るシミュレーションシステムの構成の一例を示すブロック図である。 図10は、第2の実施形態に係る補正値の算出方法を説明する説明図である。 図11は、第2の実施形態に係るアナログ入力回路において補正を実行する処理を説明する説明図である。 図12は、第2の実施形態に係るシミュレーションシステムがアナログ入力回路において実行する処理手順の一例を示すフローチャート(その1)である。 図13は、第2の実施形態に係るシミュレーションシステムがアナログ入力回路において実行する処理手順の一例を示すフローチャート(その2)である。
以下、添付図面を参照して、本願の開示するシミュレーション装置およびシミュレーションシステムの実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。
(第1の実施形態)
まず、第1の実施形態に係るシミュレーションシステムについて説明する。図1は、第1の実施形態に係るシミュレーションシステム2の全体構成図である。本実施形態に係るシミュレーションシステム2は、シミュレーション装置20と、操作装置31とを備える。
かかるシミュレーションシステム2は、使用する場合には、シミュレーション装置20に設けられた端子21を介してワイヤーハーネス40によって車両や航空機などに搭載される制御装置4に接続される。そして、シミュレーションシステム2は、例えば、エンジンやブレーキなどの仮想環境を作り出し、制御装置4に組み込まれた制御プログラムの動作確認および性能評価を行う。
シミュレーション装置20は、LANケーブル22によって操作装置31に接続される。操作装置31は、ユーザから各種操作を受け付ける入力デバイスであり、オペレーションシステムを備える。かかる操作装置31は、CPU(Central Processing unit)ボード上に備えた記憶部に、制御装置4によって制御される制御対象を模擬するシミュレーション用のアプリケーションソフトなどが格納される。
また、操作装置31は、液晶ディスプレイなどで構成された表示部30を備える。かかる表示部30は、GUI(Graphical User Interface)などの表示画面30a上にシミュレーション結果などを表示する。
また、シミュレーション装置20内には、端子21を介して制御装置4と電気信号の入出力動作を行う機能を有する回路が設けられる。かかる回路は、例えば、アナログ信号を処理する回路、デジタル信号を処理する回路、およびパルス信号を処理する回路などである。この例では、各回路に信号線を介して12個の端子21がそれぞれ接続される。
これら回路は、例えば、アナログ信号を処理する回路(アナログ系回路)であればアナログ信号を処理するインターフェイスボード(以下、I/Fボードと記載する。)上に搭載される。かかるI/Fボードは、インターフェイスラック(以下、I/Fラックと記載する。)に収納される。
ここで、図1に示すシミュレーションシステム2を用いて、シミュレーション装置20内に設けられるアナログ系回路、具体的には、アナログ出力回路、アナログ入力回路の制御装置4に対する入出力電圧の一般的な調整方法について説明する。
アナログ出力回路における調整方法では、まず、各端子21に接続されているワイヤーハーネス40を全て取り外す。そして、アナログ出力回路に接続される12個の端子21のうち一つの端子21に図示しない計測器につながるケーブルを取り付ける。
次に、手動もしくはデジタルポテンショメータで、アナログ出力回路内の可変抵抗を変化させて、アナログ出力回路の出力電圧の変化を計測器でモニタしながらアナログ出力回路の出力電圧が所望の値となるよう調整を行う。かかる端子21を介したアナログ出力回路の電圧調整が終わると、端子21に接続されているケーブルを取り外して、その隣の端子21にケーブルを接続する。そして、同様にして端子21を介した計測器によるアナログ出力回路の電圧調整が行われる。
また、アナログ入力回路における調整方法では、まず、各端子21に接続されているワイヤーハーネス40を全て取り外す。そして、アナログ入力回路に接続される12個の端子21のうち一つの端子21に図示しない電圧発生器につながるケーブルを取り付ける。
次に、手動もしくはデジタルポテンショメータで、アナログ入力回路内の可変抵抗を変化させて、シミュレーションシステム2において計測したアナログ入力回路の入力電圧と電圧発生器の出力電圧とを比較しながらアナログ入力回路の入力電圧が所望の値となるよう調整を行う。
かかる端子21を介したアナログ入力回路の電圧調整が終わると、端子21に接続されているケーブルを取り外して、その隣の端子21にケーブルを接続する。そして、同様にして端子21を介した電圧発生器およびシミュレーションシステム2によるアナログ入力回路の電圧調整が行われる。
上記の調整方法では、端子21毎にケーブルの取り付けおよび取り外しを手作業で行うとともに、手動あるいはデジタルポテンショメータで、回路内の可変抵抗を変化させているため、回路の制御装置4に対する入出力電圧の調整に時間を要していた。
そこで、本実施形態に係るシミュレーションシステム2は、アナログ出力回路の制御装置4に対する出力電圧の調整およびアナログ入力回路の制御装置4に対する入力電圧の調整をシミュレーション装置20内で算出した補正値を用いて自動で行うことで、調整時間を短縮させた。次に、図2を用いて、本実施形態に係るシミュレーションシステム2について具体的に説明する。
図2は、第1の実施形態に係るシミュレーションシステム2の構成の一例を示すブロック図である。なお、図2では、シミュレーションシステム2において、I/Fボードにアナログ出力回路が搭載されている場合を示している。以下の説明では、シミュレーションシステム2において、I/Fボードにアナログ出力回路が搭載されている場合について具体的に説明する。
また、図2では、本実施形態の特徴を説明するために必要な構成要素のみを機能ブロックで表しており、一般的な構成要素についての記載を省略している。
つまり、図2に図示される各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。たとえば、各機能ブロックの分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することが可能である。
図2に示すように、本実施形態に係るシミュレーションシステム2は、シミュレーション装置20と、操作装置31とを備える。シミュレーション装置20は、複数のI/Fボード50を格納するI/Fラック5と、CPUボード70を格納するCPUラック7とを備える。
I/Fボード50は、アナログ出力回路56と、調整用アナログ入力回路57と、切替回路58と、基準電圧発生回路59と、記憶部80と、制御部51とを備える。CPUボード70は、全体制御部71を備える。
アナログ出力回路56は、複数の端子21、この例では12個の端子21を介して制御装置4と電気信号の出力動作を行う機能を有する回路である。具体的には、アナログ出力回路56は、制御対象を疑似して制御対象の状態を示す電気信号を制御装置4へ出力する出力動作を行う。かかるアナログ出力回路56は、端子21につながる信号線9が端子21毎にそれぞれ接続される。
調整用アナログ入力回路57は、アナログ出力回路56の電圧出力側に接続されるとともに、基準電圧発生回路59の出力電圧が入力される回路である。かかる調整用アナログ入力回路57は、切替回路58と一つの端子Tで電気的に接続される。
切替回路58は、アナログ出力回路56に接続された複数の端子21、この例では12個の端子21と調整用アナログ入力回路57の電圧入力側に接続された一つの端子Tとの間の電気的な接続を端子21毎に切り替える回路である。具体的には、切替回路58は、アナログ出力回路56と12個の端子21との間をそれぞれ接続する12個の信号線9に、切替回路58のアナログ出力回路56側から延びる12個の信号線8がそれぞれ接続されており、信号線8を切り替えることによって端子21が切り替わる。
基準電圧発生回路59は、調整用アナログ入力回路57に対して出力電圧を供給する。また、基準電圧発生回路59は、シミュレーション装置20の外部に設けられた計測器6に接続される。計測器6は、基準電圧発生回路59の出力電圧を計測する。
記憶部80は、例えば、RAM(Random Access Memory)などからなり、後述する制御部51が備える算出部54によって算出された調整用補正値および補正値を記憶する。
上記したアナログ出力回路56、調整用アナログ入力回路57、切替回路58、基準電圧発生回路59、および記憶部80は、一つのモジュール10として構成される。具体的には、アナログ出力回路モジュール10として構成される。
制御部51は、例えば、FPGA(Field Programmable Gate Array)、マイクロコントローラなどの演算装置で構成される。かかる制御部51は、アナログ出力回路56、切替回路58、基準電圧発生回路59、および記憶部80などを制御する機能を備える。具体的には、制御部51は、指示部52と、計測部53と、算出部54と、補正部55とを備える。
指示部52は、アナログ出力回路56に対して設定した指示電圧を調整した調整指示電圧を出力させる信号(以下、「調整指示電圧信号」と称する。)を出力する。また、指示部52は、基準電圧発生回路59に対して設定した指示電圧を出力させる信号(以下、「指示電圧信号」と称する。)を出力する。
また、指示部52は、切替回路58に対して、アナログ出力回路56に接続された複数の端子21、この例では12個の端子21と調整用アナログ入力回路57に接続された一つの端子Tとの電気的な接続を端子21毎に切り替える切替信号を出力する。
計測部53は、調整用アナログ入力回路57から出力される電圧の信号(以下、「出力電圧信号」と称する。)を計測する。
算出部54は、計測器6で計測した基準電圧と、基準電圧発生回路59の出力電圧が入力された調整用アナログ入力回路57の出力電圧とに基づいて調整用補正値を算出する。
また、算出部54は、アナログ出力回路56の出力電圧を調整用アナログ入力回路57に入力するよう指示する指示電圧と、調整用補正値とに基づいて調整指示電圧を算出する。
また、算出部54は、設定した指示電圧と、調整指示電圧に応答してアナログ出力回路56の出力電圧が入力された調整用アナログ入力回路57の出力電圧とに基づいて補正値を算出する。
補正部55は、制御装置4とアナログ出力回路56との間で電気信号の出力動作が行われる場合、アナログ出力回路56の制御装置4に対する出力電圧を、記憶部80に記憶された補正値に基づいて補正する。
全体制御部71は、例えば、CPU、入出力ポートなどを有するマイクロコンピュータや各種の回路を含む。また、全体制御部71は、端子21毎のアナログ出力回路56の制御装置4に対する出力電圧の調整結果をファイル形式で作成する。なお、ファイル形式としては、例えば、CSV形式などを用いることができる。
また、操作装置31は、電圧設定部32と、モード切替部33と、表示制御部34とを備える。
電圧設定部32は、計測部6により計測した電圧に基づいて基準電圧を設定する。また、電圧設定部32は、アナログ出力回路56あるいは基準電圧発生回路59から出力電圧が出力されるよう指示する指示電圧を設定する。
モード切替部33は、ユーザの入力操作に応じて、制御装置4の動作を模擬する模擬モードとアナログ出力回路56の制御装置4に対する出力電圧を調整する調整モードとのうちいずれか一方のモードに切り替える。
表示制御部34は、端子21毎のアナログ出力回路56の制御装置4に対する出力電圧の調整結果を表示部30に表示させる。
ここで、図3を参照して、制御部51の算出部54が、指示電圧を調整するのに用いられる調整用補正値およびアナログ出力回路56の出力電圧を補正するのに用いられる補正値を算出する具体的な方法について説明する。
図3は、第1の実施形態に係る調整用補正値および補正値の算出方法を説明する説明図である。なお、図3は、かかる算出方法の説明に必要なブロックを示している。また、図3に示す構成要素のうち、図2に示す構成要素と同様の機能を有する構成要素については、図2に示す符号と同一の符号を示すことにより、その説明を省略する。
図3に示すように、まず、電圧設定部32は、基準電圧発生回路59の出力電圧を調整用アナログ入力回路57に入力するよう指示する指示電圧を設定する。この例では、15Vの指示電圧を設定する(ステップS1)。
次に、指示部52は、設定した指示電圧に基づいて、基準電圧発生回路59に対して15Vの出力電圧を出力するよう指示する指示電圧信号を出力する(ステップS10)。
そして、基準電圧発生回路59が調整用アナログ入力回路57に対して出力電圧を出力する(ステップS11)。出力電圧が入力された調整用アナログ入力回路57は、例えば、自身が持つ抵抗成分によって入力した出力電圧よりも出力電圧が低下し、計測部53に対して、例えば、14Vの出力電圧信号を出力する(ステップS12)。
一方、計測器6は、基準電圧発生回路59が調整用アナログ入力回路57に対して供給した出力電圧を測定する。この例では、計測電圧が指示電圧と同じ15Vとする(ステップS13)。そして、電圧設定部32は、計測部6により計測した15Vの計測電圧に基づいて基準電圧を設定する(ステップS14)。つまり、電圧設定部32は、調整用アナログ入力回路57が有する誤差を補正する補正値を求めるために、計測器6によって基準電圧発生回路59から出力される出力電圧の電圧値を正確に把握する。
そのあと、算出部54は、15Vの基準電圧と調整用アナログ入力回路57から出力された14Vの出力電圧との差分を取ることで調整用補正値を算出する。この例では、調整用補正値が1Vである。そして、記憶部80は、算出した調整用補正値を記憶する(ステップS15)。この調整用補正値は、調整用アナログ入力回路57が有する誤差を補正するために用いられる補正値である。つまり、調整用アナログ入力回路57は、調整用補正値を用いることで、アナログ出力回路56から出力される出力電圧を正確に検出する検出回路として機能することになる。
続いて、電圧設定部32は、アナログ出力回路56の出力電圧を調整用アナログ入力回路57に入力するよう指示する指示電圧を設定する。この例では15Vの指示電圧を設定する(ステップS16)。
次に、算出部54は、15Vの指示電圧と、1Vの調整用補正値とに基づいて調整指示電圧を算出する。この例では、15Vの指示電圧に調整用補正係数を掛けることで、16Vの調整指示電圧を算出する(ステップS17)。なお、調整用補正係数は、(指示電圧(15V)+調整用補正値(1V))/指示電圧(15V)である。
そのあと、指示部52は、調整用アナログ入力回路57において出力電圧が調整用補正値分低下することを見越して、アナログ出力回路56に対して16Vの出力電圧を出力するよう指示する調整指示電圧信号を出力する(ステップS18)。調整用指示電圧信号が入力されたアナログ出力回路56は、例えば、自身が持つ抵抗成分によって出力電圧が低下する。
アナログ出力回路56からの出力電圧が入力された調整用アナログ入力回路57は、自身が持つ抵抗成分によって、入力した出力電圧から調整用補正値分低下し、計測部53に対して、例えば、13Vの出力電圧信号を出力する(ステップS19)。
続いて、算出部54は、15Vの指示電圧と調整用アナログ入力回路57から出力された13Vの出力電圧との差分を取ることで補正値を算出する。この例では、補正値が2Vである。つまり、この例では、アナログ出力回路56は、設定した指示電圧に対して出力電圧が2V低下して出力されるという特性を有することが分かる。すなわち、上記のステップS18からステップS19までの処理において調整指示電圧と調整用アナログ入力回路57の出力電圧との間に3Vの差分が生じたということは、3Vのうち1Vが調整用アナログ入力回路57の誤差分であり、残りの2Vがアナログ出力回路56の誤差分である。そして、記憶部80は、算出したアナログ出力回路56の誤差分である2Vの補正値を記憶する(ステップS20)。
次に、図4を参照して、制御部51の補正部55が、アナログ出力回路56の制御装置4に対する出力電圧を補正する具体的な方法について説明する。図4は、第1の実施形態に係るアナログ出力回路56において補正を実行する処理を説明する説明図である。
図4に示すように、まず、電圧設定部32は、アナログ出力回路56の出力電圧を制御装置4に出力する指示電圧を設定する(ステップS21)。この例では、指示電圧が15Vとする。
次に、補正部55は、15Vの指示電圧と、指示電圧が15Vであることから記憶部80に記憶されている2Vの補正値とに基づいて補正指示電圧を算出する。この例では、15Vの指示電圧に補正係数を掛けることで、17Vの補正指示電圧を算出する(ステップS22)。なお、補正係数は、(指示電圧(15V)+補正値(2V))/指示電圧(15V)である。
そして、補正部55は、アナログ出力回路56において出力電圧が補正値分低下することを見越して、アナログ入力回路56に対して17Vの出力電圧を出力するよう指示する補正指示電圧信号を出力する(ステップS23)。
補正指示電圧信号が入力されたアナログ出力回路56は、指示電圧と同じ値の出力電圧、この例では15Vの出力電圧を制御装置4に対して出力する(ステップS24)。つまり、アナログ出力回路56は、制御装置4との間で電気信号の出力動作が行われる場合、指示電圧と同じ値に自動で補正された出力電圧が出力されることになる。
次に、図5〜図8を参照して、本実施形態に係るシミュレーションシステム2がアナログ出力回路56に対して実行する処理手順について説明する。図5〜図8は、第1の実施形態に係るシミュレーションシステム2がアナログ出力回路56に対して実行する処理手順の一例を示すフローチャート(その1)〜(その4)である。
図5に示すように、第1の実施形態に係るシミュレーションシステム2は、アナログ出力回路56に対して調整用補正値算出処理(ステップS100)、補正値算出処理(ステップS200)、およびシミュレーション処理(ステップS300)をこの順で行う。
具体的には、図6に示すように、シミュレーションシステム2は、まず、ユーザの入力操作に応じて、制御装置4の動作を模擬するモードからアナログ出力回路56の制御装置4に対する出力電圧を調整する調整モードに切り替えたあと、電圧設定部32が基準電圧を設定する(ステップS101)。
続いて、シミュレーションシステム2は、制御部51の計測部53が、基準電圧発生回路59の出力電圧が入力された調整用アナログ入力回路57の出力電圧を計測する(ステップS102)。
次に、シミュレーションシステム2は、制御部51の計測部53が、3つの基準電圧、この例では+15V,0V,−15Vについて調整用アナログ入力回路57の出力電圧の計測を行ったか否かを判定する(ステップS103)。
ここで、3つの基準電圧について調整用アナログ入力回路57の出力電圧の計測を行っていない場合(ステップS103,No)、シミュレーションシステム2は、ステップS101からの処理を繰り返す。
また、3つの基準電圧について調整用アナログ入力回路57の出力電圧の計測を行った場合(ステップS103,Yes)、シミュレーションシステム2は、制御部51の算出部54が、上述のように各々算出した3つの調整用補正値に基づいてラグランジュ補間法によって指示電圧に対応した調整用補正値を多数算出する(ステップS104)。なお、調整用補正値の算出は、ラグランジュ補間法に限られず、その他の補間法であってもよい。
そして、シミュレーションシステム2は、記憶部80が、ラグランジュ補間法によって算出した多数の調整用補正値を記憶し(ステップS105)、調整用補正値算出処理を終了する。
続いて、図7に示すように、シミュレーションシステム2は、電圧設定部32が指示電圧を設定する(ステップS201)。
そして、シミュレーションシステム2は、制御部51の算出部54が、指示電圧と調整用補正値とに基づいて調整指示電圧を算出する(ステップS202)。そして、シミュレーションシステム2は、制御部51の計測部53が、調整指示電圧に応答してアナログ出力回路56の出力電圧が入力された調整用アナログ入力回路57の出力電圧を計測する(ステップS203)。
次に、シミュレーションシステム2は、制御部51の計測部53が、3つの指示電圧、この例では+15V,0V,−15Vについて調整用アナログ入力回路57の出力電圧の計測を行ったか否かを判定する(ステップS204)。
ここで、3つの指示電圧について調整用アナログ入力回路57の出力電圧の計測を行っていない場合(ステップS204,No)、シミュレーションシステム2は、ステップS201からの処理を繰り返す。
また、3つの指示電圧について調整用アナログ入力回路57の出力電圧の計測を行った場合(ステップS204,Yes)、シミュレーションシステム2は、制御部51の算出部54が、上述のように各々算出した3つの補正値に基づいてラグランジュ補間法によって指示電圧に対応した補正値を多数算出する(ステップS205)。なお、補正値の算出は、ラグランジュ補間法に限られず、その他の補間法であってもよい。
そして、シミュレーションシステム2は、記憶部80が、ラグランジュ補間法によって算出した多数の補正値を記憶する(ステップS206)。
そのあと、シミュレーションシステム2は、アナログ出力回路56に接続される12個全ての端子21に対してアナログ出力回路56の出力電圧を補正するのに用いられる補正値の算出を行ったか否かを判定する(ステップS207)。
ここで、全ての端子21に対して補正値の算出を行っていない場合(ステップS207,No)、シミュレーションシステム2は、制御部51の指示部52が、切替回路58に対して切替信号を出力して隣の端子21に切り替える(ステップS208)。そして、シミュレーションシステム2は、ステップS202からの処理を繰り返す。
また、全ての端子21に対して補正値の算出を行った場合(ステップS207,Yes)、シミュレーションシステム2は、補正値算出処理を終了する。
続いて、図8に示すように、シミュレーションシステム2は、ユーザの入力操作に応じて、調整モードから模擬モードに切り替えたあと、制御対象を模擬するモデルプログラムを実行する(ステップS301)。
そして、ステップS302において、制御装置4とアナログ出力回路56との間で電圧の出力動作がなかった場合(ステップS302,No)、シミュレーションシステム2は、ステップS301からの処理を繰り返す。
また、制御装置4とアナログ出力回路56との間で電圧の出力動作があった場合(ステップS302,Yes)、シミュレーションシステム2は、制御部51の補正部55が、記憶部80に記憶されている補正値に基づいて端子21毎にアナログ出力回路56の出力電圧の補正を行う(ステップS303)。
そして、シミュレーションシステム2は、操作装置31の表示制御部34が、12個全ての端子21におけるアナログ出力回路56の出力電圧の調整結果をGUIなどの表示画面30a上に表示(ステップS304)させることで、処理を終了する。
なお、シミュレーションシステム2は、調整結果において、調整が正常に行われた端子21に対して「OK」の表示をし、調整が正常に行われなかった端子21に対して「NG」の表示をする。かかる表示にあたって、各端子21毎に補正値を表示してもよい。
上述した第1の実施形態に係るシミュレーション装置20は、アナログ出力回路56と、算出部54と、記憶部80と、補正部55とを備える。アナログ出力回路56は、電気信号の出力動作を制御装置4に対して行う。
算出部54は、基準電圧と、基準電圧発生回路59の基準電圧が入力された調整用アナログ入力回路57の出力電圧とに基づいて調整用補正値を算出する。また、算出部54は、アナログ出力回路56の出力電圧を調整用アナログ入力回路57に入力するよう指示する指示電圧と、調整用補正値とに基づいて調整指示電圧を算出する。また、算出部54は、指示電圧と、調整指示電圧に応答してアナログ出力回路56の出力電圧が入力された調整用アナログ入力回路57の出力電圧とに基づいて補正値を算出する。
記憶部80は、調整用補正値および補正値を記憶する。補正部55は、制御装置4とアナログ出力回路56との間で電気信号の出力動作が行われる場合、アナログ出力回路56の制御装置4に対する出力電圧を、記憶部80に記憶された補正値に基づいて補正する。
これにより、上述した第1の実施形態に係るシミュレーション装置20は、アナログ出力回路56の制御装置4に対する出力電圧の調整を短時間で行うことができる。
また、上述した第1の実施形態に係るシミュレーション装置20は、アナログ出力回路56と調整用アナログ入力回路57との間の電気的な接続を端子21毎に切り替える切替回路58を備える。そして、算出部54は、切替回路58によって端子21毎にアナログ出力回路56と調整用アナログ入力回路57との電気的な接続を切り替えることで、切り替えられた端子21に対応する補正値を算出する。
これにより、第1の実施形態に係るシミュレーション装置20は、端子21毎にアナログ出力回路56の制御装置4に対する出力電圧の調整を行うことができる。
また、上述した第1の実施形態に係るシミュレーション装置20は、調整用アナログ入力回路57が、切替回路58と一つの端子Tで電気的に接続される。
これにより、上述した第1の実施形態に係るシミュレーション装置20は、調整用アナログ入力回路57に複数の端子を設けることなく、切替回路58に接続される専用の一つの端子Tで、補正値の算出を端子21毎に行うことができる。
(第2の実施形態)
次に、図9を参照して、第2の実施形態に係るシミュレーションシステムについて説明する。図9は、第2の実施形態に係るシミュレーションシステム2の構成の一例を示すブロック図である。
図9では、シミュレーションシステム2において、I/Fボードにアナログ入力回路が搭載されている場合を示している。以下の説明では、シミュレーションシステム2において、I/Fボードにアナログ入力回路が搭載されている場合について具体的に説明する。なお、図9に示す構成要素のうち、図2に示す構成要素と同様の機能を有する構成要素については、図2に示す符号と同一の符号を付すことにより、その説明を省略する。
図9に示すように、第2の実施形態に係るシミュレーションシステム2は、I/Fボード50aに、アナログ入力回路60と、基準電圧発生回路59aと、切替回路58と、記憶部80aと、制御部51aとを備える。
アナログ入力回路60は、複数の端子21、この例では12個の端子21を介して制御装置4と電気信号の入力動作を行う機能を有する回路である。具体的には、アナログ入力回路60は、制御装置4から制御装置4の状態を示す電気信号が入力される入力動作を行う。かかるアナログ入力回路60は、端子21につながる信号線9が端子21毎にそれぞれ接続される。
基準電圧発生回路59aは、切替回路58を介してアナログ入力回路60に対して出力電圧を供給する。かかる基準電圧発生回路59aは、切替回路58と一つの端子Tで電気的に接続される。また、基準電圧発生回路59aは、シミュレーション装置20の外部に設けられた計測器6に接続される。計測器6は、基準電圧発生回路59aの出力電圧を計測する。
記憶部80aは、例えば、RAMなどからなり、後述する制御部51aが備える算出部54aによって算出された補正値を記憶する。
上記したアナログ入力回路60、切替回路58、基準電圧発生回路59a、および記憶部80aは、一つのモジュール10aとして構成される。具体的には、アナログ入力回路モジュール10aとして構成される。
制御部51aは、指示部52aと、計測部53aと、算出部54aと、補正部55aとを備える。
指示部52aは、基準電圧発生回路59aに対して設定した指示電圧信号を出力する。また、指示部52aは、切替回路58に対して、アナログ入力回路60に接続された複数の端子21、この例では12個の端子21と基準電圧発生回路59aに接続された一つの端子Tとの電気的な接続を端子21毎に切り替える切替信号を出力する。
計測部53aは、アナログ入力回路60から出力される出力電圧信号を計測する。算出部54aは、計測器6で計測した基準電圧と、基準電圧発生回路59aの出力電圧が入力されたアナログ入力回路60の出力電圧とに基づいて補正値を算出する。
補正部55aは、制御装置4とアナログ入力回路60との間で電気信号の入力動作が行われる場合、アナログ入力回路60の制御装置4に対する入力電圧を、記憶部80aに記憶された補正値に基づいて補正する。
ここで、図10を参照して、制御部51aの算出部54aが、アナログ入力回路60の出力電圧を補正するのに用いられる補正値を算出する具体的な方法について説明する。
図10は、第2の実施形態に係る補正値の算出方法を説明する説明図である。なお、図10は、かかる算出方法の説明に必要なブロックを示している。また、図10に示す構成要素のうち、図9に示す構成要素と同様の機能を有する構成要素については、図9に示す符号と同一の符号を示すことにより、その説明を省略する。
図10に示すように、まず、電圧設定部32は、基準電圧発生回路59aの出力電圧をアナログ入力回路60に出力する指示電圧を設定する。この例では、15Vの指示電圧を設定する(ステップS30)。
次に、指示部52aは、設定した指示電圧に基づいて、基準電圧発生回路59aに対して15Vの出力電圧を出力するよう指示する指示電圧信号を出力する(ステップS31)。
そして、基準電圧発生回路59aがアナログ入力回路60に対して出力電圧を出力する(ステップS32)。出力電圧が入力されたアナログ入力回路60は、例えば、自身が持つ抵抗成分によって入力した出力電圧よりも出力電圧が低下し、計測部53aに対して、例えば、13Vの出力電圧信号を出力する(ステップS33)。
一方、計測器6は、基準電圧発生回路59aがアナログ入力回路60に対して供給した出力電圧を測定する。この例では、測定電圧が指示電圧と同じ15Vとする(ステップS34)。そして、電圧設定部32は、計測部6により計測した15Vの計測電圧に基づいて基準電圧を設定する(ステップS35)。つまり、電圧設定部32は、アナログ入力回路60が有する誤差を補正する補正値を求めるために、計測器6によって基準電圧発生回路59から出力される出力電圧の電圧値を正確に把握する。
そのあと、算出部54aは、15Vの基準電圧とアナログ入力回路60から出力された13Vの出力電圧との差分を取ることで補正値を算出する。この例では、補正値が2Vである。つまり、この例では、アナログ入力回路60は、設定した基準電圧に対して出力電圧が2V低下して出力されるという特性を有することが分かる。そして、記憶部80aは、算出したアナログ入力回路60の誤差分である2Vの補正値を記憶する(ステップS36)。
次に、図11を参照して、制御部51aの補正部55aが、アナログ入力回路60の制御装置4に対する入力電圧を補正する具体的な方法について説明する。図11は、第2の実施形態に係るアナログ入力回路60において補正を実行する処理を説明する説明図である。
図11に示すように、まず、制御装置4からアナログ入力回路60に対して所定の入力電圧が入力されたとする(ステップS40)。
そして、計測部53aは、入力電圧が入力されたアナログ入力回路60の出力電圧信号を計測する。かかる計測によりアナログ入力回路60の出力電圧が13Vであるとする(ステップS41)。
続いて、補正部55aは、13Vの出力電圧と、記憶部80aに記憶されている、13Vの出力電圧に対応する補正値、この例では、2Vの補正値とに基づいて入力電圧を算出する。この例では、13Vの出力電圧に補正係数を掛けることで、入力電圧を算出する(ステップS42)。なお、補正係数は、(出力電圧(13V)+補正値(2V))/出力電圧(13V)である。
これにより、制御装置4からアナログ入力回路60に入力された入力電圧は、15Vであることが分かる。つまり、アナログ入力回路60は、制御装置4との間で電気信号の入力動作が行われる場合、入力電圧と同じ値に自動で補正されることになる。
次に、図5、図12、および図13を参照して、本実施形態に係るシミュレーションシステム2がアナログ入力回路60に対して実行する処理手順について説明する。図12および図13は、第2の実施形態に係るシミュレーションシステム2がアナログ入力回路60に対して実行する処理手順の一例を示すフローチャート(その1)および(その2)である。
第2の実施形態に係るシミュレーションシステム2は、アナログ入力回路60に対して補正値算出処理(ステップS200)、およびシミュレーション処理(ステップS300)をこの順で行う。つまり、図5において、第2の実施形態に係るシミュレーションシステム2では、調整用補正値算出処理(ステップS100)が行われず、補正値算出処理(ステップS200)から始まる。
具体的には、図12に示すように、シミュレーションシステム2は、まず、ユーザの入力操作に応じて、制御装置4の動作を模擬するモードからアナログ入力回路60の制御装置4に対する入力電圧を調整する調整モードに切り替えたあと、電圧設定部32が基準電圧を設定する(ステップS201a)。
続いて、シミュレーションシステム2は、制御部51aの計測部53aが、基準電圧発生回路59aの出力電圧が入力されたアナログ入力回路60の出力電圧を計測する(ステップS202a)。
次に、シミュレーションシステム2は、制御部51aの計測部53aが、3つの基準電圧、この例では+15V,0V,−15Vについてアナログ入力回路60の出力電圧の計測を行ったか否かを判定する(ステップS203a)。
ここで、3つの基準電圧についてアナログ入力回路60の出力電圧の計測を行っていない場合(ステップS203a,No)、シミュレーションシステム2は、ステップS201aからの処理を繰り返す。
また、3つの基準電圧についてアナログ入力回路60の出力電圧の計測を行った場合(ステップS203a,Yes)、シミュレーションシステム2は、制御部51aの算出部54aが、上述のように各々算出した3つの補正値に基づいてラグランジュ補間法によって指示電圧に対応した補正値を多数算出する(ステップS204a)。なお、補正値の算出は、ラグランジュ補間法に限られず、その他の補間法であってもよい。
そして、シミュレーションシステム2は、記憶部80aが、ラグランジュ補間法によって算出した多数の補正値を記憶する(ステップS205a)。
そのあと、シミュレーションシステム2は、アナログ入力回路60に接続される12個全ての端子21に対してアナログ入力回路60の入力電圧を補正するのに用いられる補正値の算出を行ったか否かを判定する(ステップS206a)。
ここで、全ての端子21に対して補正値の算出を行っていない場合(ステップS206a,No)、シミュレーションシステム2は、制御部51aの指示部52aが、切替回路58に対して切替信号を出力して隣の端子21に切り替える(ステップS207a)。そして、シミュレーションシステム2は、ステップS202aからの処理を繰り返す。
また、全ての端子21に対して補正値の算出を行った場合(ステップS206a,Yes)、シミュレーションシステム2は、補正値算出処理を終了する。
続いて、図13に示すように、シミュレーションシステム2は、ユーザの入力操作に応じて、調整モードから模擬モードに切り替えたあと、制御対象を模擬するモデルプログラムを実行する(ステップS301a)。
そして、ステップS302aにおいて、制御装置4とアナログ入力回路60との間で電圧の入力動作がなかった場合(ステップS302a,No)、シミュレーションシステム2は、ステップS301aからの処理を繰り返す。
また、制御装置4とアナログ入力回路60との間で電圧の入力動作があった場合(ステップS302a,Yes)、シミュレーションシステム2は、制御部51aの補正部55aが、記憶部80aに記憶されている補正値に基づいて端子21毎にアナログ入力回路60の入力電圧の補正を行う(ステップS303a)。
そして、シミュレーションシステム2は、操作装置31の表示制御部34が、12個全ての端子21におけるアナログ入力回路60の入力電圧の調整結果をGUIなどの表示画面30a上に表示(ステップS304a)させることで、処理を終了する。
なお、シミュレーションシステム2は、調整結果において、調整が正常に行われた端子21に対して「OK」の表示をし、調整が正常に行われなかった端子21に対して「NG」の表示をする。かかる表示にあたって、各端子21毎に補正値を表示してもよい。
上述した第2の実施形態に係るシミュレーション装置20は、アナログ入力回路60と、算出部54aと、記憶部80aと、補正部55aとを備える。アナログ入力回路60は、電気信号の入力動作を制御装置4に対して行う。
算出部54aは、基準電圧と、基準電圧発生回路59aの基準電圧が入力されたアナログ入力回路60の出力電圧とに基づいて補正値を算出する。
記憶部80aは、補正値を記憶する。補正部55aは、制御装置4とアナログ入力回路60との間で電気信号の入力動作が行われる場合、アナログ入力回路60の制御装置4に対する入力電圧を、記憶部80aに記憶された補正値に基づいて補正する。
これにより、上述した第2の実施形態に係るシミュレーション装置20は、アナログ入力回路60の制御装置4に対する入力電圧の調整を短時間で行うことができる。
また、上述した第2の実施形態に係るシミュレーション装置20は、アナログ入力回路60と基準電圧発生回路59aとの間の電気的な接続を端子21毎に切り替える切替回路58を備える。そして、算出部54aは、切替回路58によって端子21毎にアナログ入力回路60と基準電圧発生回路59aとの電気的な接続を切り替えることで、切り替えられた端子21に対応する補正値を算出する。
これにより、第2の実施形態に係るシミュレーション装置20は、端子21毎にアナログ入力回路60の制御装置4に対する入力電圧の調整を行うことができる。
また、上述した第2の実施形態に係るシミュレーション装置20は、基準電圧発生回路59aが、切替回路58と一つの端子Tで電気的に接続される。
これにより、上述した第2の実施形態に係るシミュレーション装置20は、基準電圧発生回路59aに複数の端子を設けることなく、切替回路58に接続される専用の一つの端子Tで、補正値の算出を端子21毎に行うことができる。
なお、上述の第1および第2の実施形態に係るシミュレーションシステム2は、調整用補正値および補正値を算出するにあたって、+15V,0V,−15Vの3つの電圧条件で行っているが、+36V、0V、−36Vの3つの電圧条件で行ってもよい。
上述の第1および第2の実施形態に係るシミュレーションシステム2は、+36V、0V、−36Vの3つの電圧条件で調整用補正値および補正値を算出することで、指示電圧を高めに設定した場合にも、高い精度で出力電圧および入力電圧を補正することができる。
また、上述の第1および第2の実施形態に係るシミュレーションシステム2は、+15V,0V,−15Vの3つの電圧条件で調整用補正値および補正値を算出したあと、+36V、0V、−36Vの3つの電圧条件で調整用補正値および補正値を算出してもよい。
かかるシミュレーションシステム2は、出力電圧および入力電圧を補正する際に、設定する指示電圧が低い場合と高い場合に応じて、選択的に補正値を用いることができる。
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均など物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
2 シミュレーションシステム
10 モジュール
20 シミュレーション装置
21 端子
22 LANケーブル
30 表示部
30a 表示画面
31 操作装置
32 電圧設定部
33 モード切替部
34 表示制御部
4 制御装置
40 ワイヤーハーネス
5 インターフェイラック
50 インターフェイスボード
51 制御部
52 指示部
53 計測部
54 算出部
56 アナログ出力回路
57 調整用アナログ入力回路
58 切替回路
59 基準電圧発生回路
6 計測器
7 CPUラック
70 CPUボード
71 全体制御部
8 信号線
80 記憶部
9 信号線

Claims (6)

  1. 電気信号の出力動作を制御装置に対して行うアナログ出力回路と、
    前記アナログ出力回路の電圧出力側に接続されるとともに、基準電圧が入力される調整用アナログ入力回路と、
    前記基準電圧と、前記基準電圧が入力された前記調整用アナログ入力回路の出力電圧とに基づいて調整用補正値を算出し、算出された前記調整用補正値に基づいて補正値を算出する算出部と、
    前記算出部によって算出された前記補正値を記憶する記憶部と、
    前記制御装置と前記アナログ出力回路との間で前記電気信号の出力動作が行われる場合、前記アナログ出力回路の前記制御装置に対する出力電圧を、前記記憶部に記憶された前記補正値に基づいて補正する補正部と
    を備え、
    前記算出部は、
    前記アナログ出力回路の出力電圧を前記調整用アナログ入力回路に入力するよう指示する指示電圧と、前記調整用補正値とに基づいて調整指示電圧を算出し、
    前記指示電圧と、前記調整指示電圧に応答して前記アナログ出力回路の出力電圧が入力された前記調整用アナログ入力回路の出力電圧とに基づいて前記補正値を算出すること
    を特徴とするシミュレーション装置。
  2. 前記アナログ出力回路は、複数個の端子を介して前記制御装置に接続可能に構成され、
    前記アナログ出力回路と前記調整用アナログ入力回路との間の電気的な接続を前記端子毎に切り替える切替回路
    を備え、
    前記算出部は、
    前記切替回路によって前記端子毎に前記アナログ出力回路と前記調整用アナログ入力回路との電気的な接続を切り替えることで、切り替えられた前記端子に対応する前記補正値を算出すること
    を特徴とする請求項に記載のシミュレーション装置。
  3. 前記調整用アナログ入力回路は、
    前記切替回路と一つの端子で電気的に接続されること
    を特徴とする請求項に記載のシミュレーション装置。
  4. 電気信号の入力動作を制御装置に対して行うアナログ入力回路と、
    基準電圧と、前記基準電圧が入力された前記アナログ入力回路の出力電圧とに基づいて補正値を算出する算出部と、
    前記算出部によって算出された前記補正値を記憶する記憶部と、
    前記制御装置と前記アナログ入力回路との間で前記電気信号の入力動作が行われる場合、前記アナログ入力回路の前記制御装置に対する入力電圧を、前記記憶部に記憶された前記補正値に基づいて補正する補正部と
    を備え、
    前記アナログ入力回路は、複数個の端子を介して前記制御装置に接続可能に構成され、
    前記アナログ入力回路と前記基準電圧を発生する基準電圧発生回路との間の電気的な接続を前記端子毎に切り替える切替回路
    を備え、
    前記算出部は、
    前記切替回路によって前記端子毎に前記アナログ入力回路と前記基準電圧発生回路との電気的な接続を切り替えることで、切り替えられた前記端子に対応する前記補正値を算出すること
    を特徴とするシミュレーション装置。
  5. 前記基準電圧発生回路は、
    前記切替回路と一つの端子で電気的に接続されること
    を特徴とする請求項に記載のシミュレーション装置。
  6. 請求項1〜のいずれか一つに記載のシミュレーション装置と、
    ユーザからの操作を受け付ける操作装置と
    を備えることを特徴とするシミュレーションシステム。
JP2016141882A 2016-07-19 2016-07-19 シミュレーション装置およびシミュレーションシステム Active JP6280960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016141882A JP6280960B2 (ja) 2016-07-19 2016-07-19 シミュレーション装置およびシミュレーションシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016141882A JP6280960B2 (ja) 2016-07-19 2016-07-19 シミュレーション装置およびシミュレーションシステム

Publications (2)

Publication Number Publication Date
JP2018013890A JP2018013890A (ja) 2018-01-25
JP6280960B2 true JP6280960B2 (ja) 2018-02-14

Family

ID=61019335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016141882A Active JP6280960B2 (ja) 2016-07-19 2016-07-19 シミュレーション装置およびシミュレーションシステム

Country Status (1)

Country Link
JP (1) JP6280960B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116298473B (zh) * 2023-05-17 2023-08-08 湖南大学 芯片引脚电压的非接触测量方法、装置、设备和介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406898B1 (ko) * 1995-10-20 2004-05-20 가부시키 가이샤 히다치 카 엔지니어링 차량용내연기관의제어방법및장치
JP2008165545A (ja) * 2006-12-28 2008-07-17 Fujitsu Ten Ltd シミュレーション装置

Also Published As

Publication number Publication date
JP2018013890A (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
CN109541961A (zh) 针对电力电子混杂系统仿真的离散状态事件驱动仿真方法
JP5746080B2 (ja) スイッチングマトリクスおよびその半導体素子の特性試験システム
CN104678343B (zh) 一种波形发生器频响特性校准方法、装置及系统
CN111880513B (zh) 待测设备的测试电路以及测试方法
CN107657917B (zh) 一种调节电压的系统和方法
CN103513073A (zh) 电源装置以及使用该电源装置的试验装置
JP6280960B2 (ja) シミュレーション装置およびシミュレーションシステム
JP2022507235A (ja) バッテリーセル抵抗測定装置及び方法
CN114563748A (zh) 电参量校准方法、装置、电子设备和存储介质
JP6284587B2 (ja) シミュレーション装置およびシミュレーションシステム
US20160181797A1 (en) Solar array simulation using common power supplies
US20190068904A1 (en) Power consumption estimation method and power consumption estimation apparatus
JP4726575B2 (ja) 絶縁抵抗測定装置
JP2008151652A (ja) 測定装置、測定方法、校正装置および校正方法
US20170351792A1 (en) Simulation apparatus and operating method thereof
CN109906364B (zh) 模数转换装置以及模数转换方法
KR100989640B1 (ko) 삼중화시스템의 입출력모듈 진단장치
KR101035013B1 (ko) 실시간 고장진단장치
JP5907915B2 (ja) 較正手順実行機能および較正手順表示機能付のプロセス入出力装置とその装置を用いた較正試験方法
JP6249803B2 (ja) インバータ試験システム
JP2009174860A (ja) 測定装置
JP2000280999A (ja) インタフェースチェッカ
CN111555424A (zh) 从机的开环控制方法及主从机并联系统
JP2008014648A (ja) 測定装置
JP2003043124A (ja) 試験装置、及びキャリブレーション方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6280960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250