JP6266451B2 - Drive circuit device - Google Patents

Drive circuit device Download PDF

Info

Publication number
JP6266451B2
JP6266451B2 JP2014133501A JP2014133501A JP6266451B2 JP 6266451 B2 JP6266451 B2 JP 6266451B2 JP 2014133501 A JP2014133501 A JP 2014133501A JP 2014133501 A JP2014133501 A JP 2014133501A JP 6266451 B2 JP6266451 B2 JP 6266451B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
overcurrent
circuit unit
determination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014133501A
Other languages
Japanese (ja)
Other versions
JP2016012986A (en
Inventor
聡 平沼
聡 平沼
光一 八幡
光一 八幡
Original Assignee
日立オートモティブシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立オートモティブシステムズ株式会社 filed Critical 日立オートモティブシステムズ株式会社
Priority to JP2014133501A priority Critical patent/JP6266451B2/en
Publication of JP2016012986A publication Critical patent/JP2016012986A/en
Application granted granted Critical
Publication of JP6266451B2 publication Critical patent/JP6266451B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、パワー半導体素子を駆動するための駆動回路装置に関する。   The present invention relates to a drive circuit device for driving a power semiconductor element.
パワー半導体素子を駆動するための駆動回路装置は、パワー半導体素子破壊を防ぐための保護機能も備えている。   A drive circuit device for driving a power semiconductor element also has a protection function for preventing destruction of the power semiconductor element.
駆動回路の保護機能には、ゲート電源電圧(パワー半導体素子の駆動に必要な電圧)を監視し、規定のゲート電源電圧以下でパワー半導体素子を駆動させない低電圧ロックアウト機能がある。   The protection function of the drive circuit includes a low-voltage lockout function that monitors the gate power supply voltage (voltage necessary for driving the power semiconductor element) and does not drive the power semiconductor element below a specified gate power supply voltage.
同様に、駆動回路の保護機能には、パワー半導体素子に流入する電流を検出し、規定以上の電流値であればパワー半導体を保護する過電流検知機能がある。   Similarly, the protection function of the drive circuit includes an overcurrent detection function that detects a current flowing into the power semiconductor element and protects the power semiconductor if the current value exceeds a specified value.
特許文献1(特開2002−95151号公報)に記載。   It describes in patent document 1 (Unexamined-Japanese-Patent No. 2002-95151).
従来の駆動回路装置の構成では、駆動回路装置内のIC起動時に、低電圧ロックアウト機能が動作するため、その機能の健全性を確認できる。   In the configuration of the conventional drive circuit device, the soundness of the function can be confirmed because the low voltage lockout function operates when the IC in the drive circuit device is activated.
しかし、IC起動時、過電流検知部の健全性判定を行っていない。そのため、過電流検知回路部が異常であるか否かによらずインバータは駆動することになる。   However, the soundness of the overcurrent detector is not determined when the IC is started. Therefore, the inverter is driven regardless of whether or not the overcurrent detection circuit unit is abnormal.
過電流検知部が異常状態において、アーム短絡による過電流が、IGBT等のパワー半導体素子に流入すると、過電流検知部が過電流であると判断できず、過電流保護機能が動作せずIGBTが破壊される。   If an overcurrent due to an arm short circuit flows into a power semiconductor element such as an IGBT while the overcurrent detector is in an abnormal state, the overcurrent detector cannot be determined to be an overcurrent, the overcurrent protection function does not operate, and the IGBT Destroyed.
過電流や短絡電流は、外乱がパワー半導体素子に加わった時発生する。そのため、インバータ起動毎に過電流検知回路部の健全性を確認しておけば、インバータ駆動時に過電流・短絡電流が発生してもパワー半導体を保護できる。   Overcurrent and short-circuit current are generated when a disturbance is applied to the power semiconductor element. Therefore, if the soundness of the overcurrent detection circuit unit is confirmed every time the inverter is started, the power semiconductor can be protected even if an overcurrent / short-circuit current is generated when the inverter is driven.
過電流検知回路部の健全性判定をインバータ起動時に行うことができないことが、信頼性向上に対して阻害要因となっていた。   The fact that the soundness determination of the overcurrent detection circuit unit cannot be performed when the inverter is started has been an impediment to improving reliability.
特開2002−95151号公報JP 2002-95151 A
本発明は、駆動回路装置の信頼性を向上させることである。   The present invention is to improve the reliability of the drive circuit device.
本発明に係る駆動回路装置は、制御信号に基づいて、前記パワー半導体素子をスイッチングさせるためのPWM信号をパワー半導体素子のゲートへ出力する駆動回路部と、前記パワー半導体素子のスイッチング動作に必要なゲート電源電圧を供給するための電源回路部と、前記ゲート電源電圧が低電圧か否かを検知する低電圧検知回路部と、前記パワー半導体素子に流れる過電流を検知する過電流検知回路部と、前記低電圧検知回路部の異常を判定する第1判定回路部と、前記過電流検知回路部の異常を判定する第2判定回路部と、を備え、前記第1判定回路部は、前記電源回路部の立ち上がり期間中に前記ゲート電源電圧を検出し、前記低電圧検知回路部を判定し、前記第2判定回路部は、前記第1判定回路部の検知結果に関する出力信号の電圧値と所定電圧を比較して前記過電流検知回路部の健全性を判定する。   The drive circuit device according to the present invention includes a drive circuit unit that outputs a PWM signal for switching the power semiconductor element to the gate of the power semiconductor element based on a control signal, and is necessary for the switching operation of the power semiconductor element. A power supply circuit section for supplying a gate power supply voltage; a low voltage detection circuit section for detecting whether the gate power supply voltage is a low voltage; an overcurrent detection circuit section for detecting an overcurrent flowing through the power semiconductor element; A first determination circuit unit for determining an abnormality of the low voltage detection circuit unit, and a second determination circuit unit for determining an abnormality of the overcurrent detection circuit unit, wherein the first determination circuit unit includes the power supply The gate power supply voltage is detected during a rising period of the circuit unit, the low voltage detection circuit unit is determined, and the second determination circuit unit is configured to output an output signal related to the detection result of the first determination circuit unit. Determining the soundness of the overcurrent detection circuit compares the value with a predetermined voltage.
本発明により、過電流検知回路部の健全性判定を行い、駆動回路装置の信頼性を向上させることができる。   According to the present invention, it is possible to determine the soundness of the overcurrent detection circuit unit and improve the reliability of the drive circuit device.
三相インバータシステム構成図である。It is a three-phase inverter system block diagram. 図1中のパワー半導体素子2の周辺の詳細図である。FIG. 2 is a detailed view of the periphery of a power semiconductor element 2 in FIG. 図2に示される低電圧検知回路12および過電流検知回路13の詳細図である。FIG. 3 is a detailed view of a low voltage detection circuit 12 and an overcurrent detection circuit 13 shown in FIG. 起動時における低電圧検知機能に関する比較例のタイミングチャート波形である。It is a timing chart waveform of the comparative example regarding the low voltage detection function at the time of starting. アーム短絡時における過電流検知機能に関する比較例のタイミングチャート波形である。It is a timing chart waveform of the comparative example regarding the overcurrent detection function at the time of an arm short circuit. 起動時に第2判定回路16Bを診断するための本実施形態の模式回路図である。FIG. 5 is a schematic circuit diagram of the present embodiment for diagnosing a second determination circuit 16B at the time of startup. 起動時における第2判定回路16Bの健全性判断のための過電流検知機能に関する本実施形態のタイミングチャート波形である。6 is a timing chart waveform of the present embodiment relating to an overcurrent detection function for soundness determination of the second determination circuit 16B at startup. 起動時における図3に示す第1判定回路16Aおよび第2判定回路16Bの健全性判断のための本実施形態におけるタイミングチャート波形である。4 is a timing chart waveform in the present embodiment for soundness judgment of the first judgment circuit 16A and the second judgment circuit 16B shown in FIG. 3 at the time of startup. 起動時における図3に示す第1判定回路16Aおよび第2判定回路16Bの健全性判断のための本実施形態におけるタイミングチャート波形である。4 is a timing chart waveform in the present embodiment for soundness judgment of the first judgment circuit 16A and the second judgment circuit 16B shown in FIG. 3 at the time of startup. 本発明における実施例1を説明する回路図である。It is a circuit diagram explaining Example 1 in the present invention. 起動時における図3に示す第1判定回路16Aおよび第2判定回路16Bの健全性判断のための実施例1および2のタイミングチャート波形である。4 is a timing chart waveform of the first and second embodiments for soundness judgment of the first judgment circuit 16A and the second judgment circuit 16B shown in FIG. 本発明における実施例2を説明する回路図である。It is a circuit diagram explaining Example 2 in this invention.
図1は三相インバータシステム構成図である。   FIG. 1 is a configuration diagram of a three-phase inverter system.
三相インバータ3は直流電圧を三相交流電圧に変換するものである。三相インバータ3は、6個のパワー半導体素子2で構成される。直流電源(バッテリ)1は、三相インバータ3によって三相交流電圧に変換される。
The three-phase inverter 3 converts a DC voltage into a three-phase AC voltage. The three-phase inverter 3 is composed of six power semiconductor elements 2. A DC power source (battery) 1 is converted into a three-phase AC voltage by a three-phase inverter 3.
図2は図1中のパワー半導体素子2の周辺の詳細図である。   FIG. 2 is a detailed view of the periphery of the power semiconductor element 2 in FIG.
絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor 以下、IGBTと略)4は、三相インバータの主電流を流す。還流ダイオード5は、IGBT4と電気的に並列に接続される。
IGBTは複数のIGBT 1セルを電気的に並列に接続し、1チップ化したものを指しており、エミッタセンス6は、IGBTチップを構成する特定セルのエミッタである。
An insulated gate bipolar transistor (hereinafter abbreviated as IGBT) 4 passes a main current of a three-phase inverter. The freewheeling diode 5 is electrically connected to the IGBT 4 in parallel.
IGBT refers to a single chip in which a plurality of IGBT 1 cells are electrically connected in parallel, and emitter sense 6 is an emitter of a specific cell constituting the IGBT chip.
電流検知用の抵抗7(以下、検知抵抗7と略す)は、エミッタセンス6に電気的に直列に接続される。この電流検知用抵抗7にはIGBT4の1/n倍の電流が流入する。ここでnとは、検知抵抗7の抵抗値およびIGBT4の性能によって決定される。   A current detection resistor 7 (hereinafter abbreviated as a detection resistor 7) is electrically connected to the emitter sense 6 in series. A current 1 / n times that of the IGBT 4 flows into the current detection resistor 7. Here, n is determined by the resistance value of the detection resistor 7 and the performance of the IGBT 4.
駆動回路10は、IGBT4に対してPWM信号を出力し、電源回路11、低電圧検知回路12および過電流検知回路13を含んで構成される。また、駆動回路10は、IGBT4を駆動させるためのPWM信号を制御コントローラから受信し、IGBT4へPWM信号を出力するために必要なICも備えている。   The drive circuit 10 outputs a PWM signal to the IGBT 4, and includes a power supply circuit 11, a low voltage detection circuit 12, and an overcurrent detection circuit 13. The drive circuit 10 also includes an IC necessary for receiving a PWM signal for driving the IGBT 4 from the control controller and outputting the PWM signal to the IGBT 4.
低電圧検知回路12と過電流検知回路13は、IC内に含まれている機能である。
さらに、駆動回路10は、IGBT駆動に必要なゲート電源電圧を生成する電源回路11も備えている。
The low voltage detection circuit 12 and the overcurrent detection circuit 13 are functions included in the IC.
Furthermore, the drive circuit 10 also includes a power supply circuit 11 that generates a gate power supply voltage necessary for driving the IGBT.
低電圧検出回路12は、検出されたゲート電源電圧8が規定された電圧よりも低いか否か判定する回路である。図3に後述されるように判定方法は、ゲート電源電圧8と基準電圧15Aとを比較して判定する。   The low voltage detection circuit 12 is a circuit that determines whether or not the detected gate power supply voltage 8 is lower than a specified voltage. As will be described later with reference to FIG. 3, the determination method is performed by comparing the gate power supply voltage 8 with the reference voltage 15A.
過電流検出回路12は、IGBT4に流れる電流が過電流であるか否か判定する回路である。図3に後述されるように判定方法は電流検知用抵抗7の両端電圧9と過電流相当の基準電圧15Bとを比較して判定する。
The overcurrent detection circuit 12 is a circuit that determines whether or not the current flowing through the IGBT 4 is an overcurrent. As will be described later with reference to FIG. 3, the determination method is performed by comparing the voltage 9 across the current detection resistor 7 with a reference voltage 15B corresponding to overcurrent.
図3は図2に示される低電圧検知回路12および過電流検知回路13の詳細図である。   FIG. 3 is a detailed diagram of the low voltage detection circuit 12 and the overcurrent detection circuit 13 shown in FIG.
本実施形態においては、低電圧検知回路12および過電流検知回路13は同様の機能を有する比較器によって構成される。   In the present embodiment, the low voltage detection circuit 12 and the overcurrent detection circuit 13 are configured by a comparator having the same function.
検出信号14Aは、図2に示されるゲート電源電圧8にあたる。検出信号14Bは、図2に示される検知抵抗7の両端電圧9にあたる。   The detection signal 14A corresponds to the gate power supply voltage 8 shown in FIG. The detection signal 14B corresponds to the voltage 9 across the detection resistor 7 shown in FIG.
基準電圧15Aは、ゲート電源電圧8が低電圧であるか否か判定する基準信号である。基準電圧15Bは、検知抵抗7の両端電圧9が過電流相当の電圧であるか否か判定する基準信号である。   The reference voltage 15A is a reference signal for determining whether or not the gate power supply voltage 8 is a low voltage. The reference voltage 15B is a reference signal for determining whether or not the voltage 9 across the detection resistor 7 is a voltage corresponding to an overcurrent.
比較器16Aは、低電圧検知回路12の異常を判定する第1判定回路として機能する。比較器16Bは、過電流検知回路13の異常を判定する第2判定回路として機能する。   The comparator 16A functions as a first determination circuit that determines abnormality of the low voltage detection circuit 12. The comparator 16B functions as a second determination circuit that determines abnormality of the overcurrent detection circuit 13.
比較器16Aは、ゲート電源電圧8と基準電圧15Aの大小を判定する。また、比較器16Bは、検知抵抗7の両端電圧9と基準電圧15Bの大小を判定する。   The comparator 16A determines the magnitude of the gate power supply voltage 8 and the reference voltage 15A. Further, the comparator 16B determines the magnitude of the voltage 9 across the detection resistor 7 and the reference voltage 15B.
ここで、低電圧判定回路12において、比較器16Aから出力される出力信号17Aは、低電圧ロックアウト信号と呼称する。また、出力信号17Bは、過電流検知信号と呼称する。   Here, in the low voltage determination circuit 12, the output signal 17A output from the comparator 16A is referred to as a low voltage lockout signal. The output signal 17B is called an overcurrent detection signal.
出力信号17Aのレベルによってゲート電源電圧8が低電圧か否か判定できる。また、出力信号17Bのレベルによって検知抵抗7の両端電圧9が過電流に相当するか否か判定できる。   It can be determined whether or not the gate power supply voltage 8 is a low voltage based on the level of the output signal 17A. Further, it can be determined whether or not the voltage 9 across the detection resistor 7 corresponds to an overcurrent based on the level of the output signal 17B.
さらに、本実施形態においてはインバータ起動時における出力信号17Aおよび出力信号17Bのレベルによって第1判定回路16A、第2判定回路16Bの健全性も確認することができる。
Furthermore, in the present embodiment, the soundness of the first determination circuit 16A and the second determination circuit 16B can also be confirmed based on the levels of the output signal 17A and the output signal 17B when the inverter is activated.
図4は起動時における低電圧検知機能に関する比較例のタイミングチャート波形である。図4中の縦軸は電圧を表し、横軸は時間を表す。   FIG. 4 is a timing chart waveform of a comparative example regarding the low voltage detection function at the time of startup. The vertical axis in FIG. 4 represents voltage, and the horizontal axis represents time.
図2に示される駆動回路10 のIC起動時、検出されるゲート電源電圧8は、低電圧検知回路12内の基準電圧15Aより低い。そのため、第1判定回路16Aは、異常を示す信号を出力する(図中の低電圧ロックアウト異常検知期間18を指す)。図3に示される低電圧ロックアウト信号17Aは、ゲート電源電圧8が低電圧検知回路内の基準電圧15Aより高くなるまで出力され続ける。
When the drive circuit 10 shown in FIG. 2 is activated, the gate power supply voltage 8 detected is lower than the reference voltage 15A in the low voltage detection circuit 12. For this reason, the first determination circuit 16A outputs a signal indicating an abnormality (refers to an undervoltage lockout abnormality detection period 18 in the figure). The undervoltage lockout signal 17A shown in FIG. 3 continues to be output until the gate power supply voltage 8 becomes higher than the reference voltage 15A in the undervoltage detection circuit.
図5はアーム短絡時における過電流検知機能に関する比較例のタイミングチャート波形である。図5中の縦軸は電圧を表し、横軸は時間を表す。   FIG. 5 is a timing chart waveform of a comparative example regarding the overcurrent detection function when the arm is short-circuited. The vertical axis in FIG. 5 represents voltage, and the horizontal axis represents time.
アーム短絡時、図2に示されるIGBT4には、短絡電流と呼ばれる過大な電流が流れる。その時、図2に示される検知抵抗7にも短絡電流の1/n倍の電流が流れる。   When the arm is short-circuited, an excessive current called a short-circuit current flows through the IGBT 4 shown in FIG. At that time, a current 1 / n times the short-circuit current also flows through the detection resistor 7 shown in FIG.
そして、図2に示される検知抵抗7の両端電圧9は、図2に示される過電流検知回路13内の図3に示される基準電圧15Bを超えるため、第2判定回路16Bは、過電流であると判断し異常信号17Bを出力する(図中の過電流検知期間19を指す)。図3に示される過電流検知信号17Bは、検知抵抗7の両端電圧9が過電流検知抵抗内の基準電圧15Bより低くなるまで出力され続ける。
Since the voltage 9 across the detection resistor 7 shown in FIG. 2 exceeds the reference voltage 15B shown in FIG. 3 in the overcurrent detection circuit 13 shown in FIG. 2, the second determination circuit 16B is overcurrent. It is determined that there is an error signal 17B (refers to the overcurrent detection period 19 in the figure). The overcurrent detection signal 17B shown in FIG. 3 continues to be output until the voltage 9 across the detection resistor 7 becomes lower than the reference voltage 15B in the overcurrent detection resistor.
図6は、起動時に第2判定回路16Bを診断するための本実施形態の模式回路図である。   FIG. 6 is a schematic circuit diagram of the present embodiment for diagnosing the second determination circuit 16B at startup.
低電圧ロックアウト信号17Aは、起動時における低電圧検知回路12から出力される信号のことである。   The low voltage lockout signal 17A is a signal output from the low voltage detection circuit 12 at the time of startup.
遅延回路20は、低電圧ロックアウト信号17Aを任意の時間だけ遅らせて出力する。変換回路21は、遅延回路20から出力された波形を図7に後述される過電流相当の電圧波形22に変換するための回路である。   The delay circuit 20 delays and outputs the undervoltage lockout signal 17A by an arbitrary time. The conversion circuit 21 is a circuit for converting the waveform output from the delay circuit 20 into a voltage waveform 22 corresponding to an overcurrent described later with reference to FIG.
本実施形態では、起動時に低電圧検知回路12から出力される低電圧ロックアウト信号17Aを利用し、過電流相当の電圧信号を生成し、過電流検知回路13に入力することで健全性判定を行う。   In this embodiment, the low voltage lockout signal 17A output from the low voltage detection circuit 12 at the time of start-up is used, a voltage signal equivalent to an overcurrent is generated, and the soundness determination is performed by inputting the voltage signal to the overcurrent detection circuit 13. Do.
これにより、起動時において、低電圧検知回路12と過電流検知回路13の健全性を、制御コントローラへ出力される異常検知信号の有無により判定できる。その際、制御コントローラからの特別な指令なしに低電圧検知回路部と過電流検知部の健全性を判定できる。
Thereby, at the time of starting, the soundness of the low voltage detection circuit 12 and the overcurrent detection circuit 13 can be determined by the presence or absence of an abnormality detection signal output to the control controller. At that time, the soundness of the low voltage detection circuit unit and the overcurrent detection unit can be determined without any special command from the controller.
図6に示される実施形態では、起動時に出力される低電圧ロックアウト信号17Aを利用して第2判定回路の健全性判定を行っているが、別の実施形態として、ゲート電源電圧8の立ち上がりを検出信号14Bとして利用し、過電流検知回路13に入力することで第2判定回路の健全性判定を行うこともできる。
In the embodiment shown in FIG. 6, the soundness determination of the second determination circuit is performed using the undervoltage lockout signal 17A output at the time of start-up, but as another embodiment, the rise of the gate power supply voltage 8 is performed. Can be used as the detection signal 14B and input to the overcurrent detection circuit 13 to determine the soundness of the second determination circuit.
図7は起動時における第2判定回路16Bの健全性判断のための過電流検知機能に関する本実施形態のタイミングチャート波形である。図7中の縦軸は電圧、横軸は時間を表す。   FIG. 7 is a timing chart waveform of the present embodiment relating to an overcurrent detection function for soundness determination of the second determination circuit 16B at the time of startup. In FIG. 7, the vertical axis represents voltage, and the horizontal axis represents time.
図2に示される駆動回路10のIC起動時、図2に示されるように、検出されるゲート電源電圧8は、低電圧検知回路12内の基準電圧15Aより低い。そのため、図3に示す第1判定回路16Aは、異常を示す低電圧ロックアウト信号17Aを出力する。   When the drive circuit 10 shown in FIG. 2 is activated, the detected gate power supply voltage 8 is lower than the reference voltage 15A in the low voltage detection circuit 12, as shown in FIG. Therefore, the first determination circuit 16A shown in FIG. 3 outputs an undervoltage lockout signal 17A indicating an abnormality.
そして、図6および図7に示されるように第1判定回路16Aから出力される異常信号17Aを利用し、図7中の過電流相当電圧22が、生成される。   Then, as shown in FIGS. 6 and 7, an abnormal signal 17A output from the first determination circuit 16A is used to generate an overcurrent equivalent voltage 22 in FIG.
第2判定回路16Bに過電流相当電圧22が入力されると、図7に示されるように第2判定回路16Bは、過電流であるという異常を知らせる信号(図7中の過電流検知期間19を指す。)を出力する。
When the overcurrent equivalent voltage 22 is input to the second determination circuit 16B, the second determination circuit 16B, as shown in FIG. 7, notifies the abnormality that an overcurrent is present (overcurrent detection period 19 in FIG. 7). Is output.
図8は、起動時における図3に示す第1判定回路16Aおよび第2判定回路16Bの健全性判断のための本実施形態におけるタイミングチャート波形である。図8中の縦軸は電圧、横軸は時間を示す。   FIG. 8 is a timing chart waveform in the present embodiment for soundness determination of the first determination circuit 16A and the second determination circuit 16B shown in FIG. In FIG. 8, the vertical axis represents voltage, and the horizontal axis represents time.
図2に示される駆動回路10のIC起動時、検出されるゲート電源電圧8は、図8に示されるように、低電圧検知回路12内の基準電圧15Aより低い。そのため、図6に示される第1判定回路16Aは、異常を示す低電圧ロックアウト信号17Aを出力する。   When the drive circuit 10 shown in FIG. 2 is activated, the gate power supply voltage 8 detected is lower than the reference voltage 15A in the low voltage detection circuit 12, as shown in FIG. Therefore, the first determination circuit 16A shown in FIG. 6 outputs an undervoltage lockout signal 17A indicating abnormality.
図6に示される第2判定回路16Bには、異常を示す低電圧ロックアウト信号17Aを利用して生成される過電流相当電圧22が入力されるので、過電流であるという異常を知らせる信号が過電流検知期間19の間出力される。   The second determination circuit 16B shown in FIG. 6 receives an overcurrent equivalent voltage 22 generated using the undervoltage lockout signal 17A indicating an abnormality, so that a signal notifying that an abnormality is an overcurrent is generated. Output during the overcurrent detection period 19.
第1判定回路16Aまたは第2判定回路16Bが、低電圧ロックアウト信号17Aまたは過電流検知信号17Bを出力すると、ICから出力された二つの信号がOR回路を通り、制御コントローラ側へ異常検知信号23が出力される。   When the first determination circuit 16A or the second determination circuit 16B outputs the undervoltage lockout signal 17A or the overcurrent detection signal 17B, the two signals output from the IC pass through the OR circuit and the abnormality detection signal is sent to the control controller side. 23 is output.
以上のような判定方法を採用すれば、制御コントローラからの特別な指令なしでインバータ起動毎に過電流検知部の健全性判定が行える。
If the determination method as described above is employed, the soundness determination of the overcurrent detection unit can be performed each time the inverter is started without any special command from the controller.
図9は、起動時における図3に示す第1判定回路16Aおよび第2判定回路16Bの健全性判断のための本実施形態におけるタイミングチャート波形である。   FIG. 9 is a timing chart waveform in the present embodiment for soundness determination of the first determination circuit 16A and the second determination circuit 16B shown in FIG.
図9中の縦軸は電圧、横軸は時間を示す。遅延回路20の設定しだいでは、図9に示すように過電流相当電圧22の立ち上がりを調整することが可能である。そのため、第1判定回路16Aおよび第2判定回路16Bの健全性確認を異常検知期間24の長さだけでなく、検知回数によっても判定可能である。
In FIG. 9, the vertical axis represents voltage, and the horizontal axis represents time. Depending on the setting of the delay circuit 20, it is possible to adjust the rise of the overcurrent equivalent voltage 22 as shown in FIG. Therefore, the soundness confirmation of the first determination circuit 16A and the second determination circuit 16B can be determined not only by the length of the abnormality detection period 24 but also by the number of detections.
図10は本発明の実施例1を表す回路図である。   FIG. 10 is a circuit diagram showing Example 1 of the present invention.
図10に示されるドライバIC25は、図2に示される低電圧検知回路12および過電流検知回路13を内蔵する。   The driver IC 25 shown in FIG. 10 includes the low voltage detection circuit 12 and the overcurrent detection circuit 13 shown in FIG.
実施例1の回路では、図10に示される遅延回路20および変換回路21を用い、図8に示されるタインミングチャート波形のように異常検知期間24の長さによって、インバータ起動時に第2判定回路16Bの健全性判定を行う。
In the circuit of the first embodiment, the delay circuit 20 and the conversion circuit 21 shown in FIG. 10 are used, and the second determination circuit is activated when the inverter is activated depending on the length of the abnormality detection period 24 as shown in the timing chart waveform shown in FIG. Perform 16B soundness assessment.
図11は実施例1におけるタイミングチャート波形である。図11中の縦軸は電圧、横軸は時間を示す。   FIG. 11 is a timing chart waveform in the first embodiment. In FIG. 11, the vertical axis represents voltage, and the horizontal axis represents time.
図10の回路は、低電圧ロックアウト信号17AがP-MOSゲートに入力されると、ターンオンし、図10に示される遅延回路20および変換回路21が動作する。   The circuit of FIG. 10 is turned on when the low voltage lockout signal 17A is input to the P-MOS gate, and the delay circuit 20 and the conversion circuit 21 shown in FIG. 10 operate.
インバータ起動時、図11に示されるように低電圧ロックアウト信号17Aが出力されると、過電流相当電圧22は図11に示されるような波形になり、図11に示されるように異常検知期間24の長さから第2判定回路16Bの健全性確認を行うことができる。
When the inverter is started, if the undervoltage lockout signal 17A is output as shown in FIG. 11, the overcurrent equivalent voltage 22 has a waveform as shown in FIG. 11, and the abnormality detection period as shown in FIG. From the length of 24, the soundness of the second determination circuit 16B can be confirmed.
図12は本発明の実施例2を表す回路図である。   FIG. 12 is a circuit diagram showing Embodiment 2 of the present invention.
ドライバIC26は、図2に示される、電源回路11、低電圧検知回路12、過電流検知回路13を内蔵し、かつ制御信号を低電圧側から高電圧側または高電圧側から低電圧側へ伝送する伝送回路も内蔵する。   The driver IC 26 includes the power supply circuit 11, the low voltage detection circuit 12, and the overcurrent detection circuit 13 shown in FIG. 2, and transmits the control signal from the low voltage side to the high voltage side or from the high voltage side to the low voltage side. It also has a built-in transmission circuit.
実施例2の回路では、図12に示される遅延回路20および変換回路21を用い、図8に示されるタインミングチャート波形のように異常検知期間24の長さによって、インバータ起動時に第2判定回路16Bの健全性判定を行う。
In the circuit according to the second embodiment, the delay circuit 20 and the conversion circuit 21 shown in FIG. 12 are used, and the second determination circuit is activated when the inverter is activated depending on the length of the abnormality detection period 24 as shown in the timing chart waveform shown in FIG. Perform 16B soundness assessment.
実施例2におけるタイミングチャート波形も図11と同様である。   The timing chart waveform in the second embodiment is the same as that in FIG.
図12の回路では、低電圧ロックアウト信号17AがドライバIC26の低電圧側から出力されるため、低電圧ロックアウト信号17Aは図12に示される遅延回路20および変換回路21を介して、高電圧側で過電流相当電圧22として出力される。そして、図11に示されるように異常検知期間24の長さから第2判定回路16Bの健全性確認をインバータ起動毎に行うことができる。
In the circuit of FIG. 12, since the low voltage lockout signal 17A is output from the low voltage side of the driver IC 26, the low voltage lockout signal 17A is transferred to the high voltage via the delay circuit 20 and the conversion circuit 21 shown in FIG. Is output as an overcurrent equivalent voltage 22. Then, as shown in FIG. 11, the soundness of the second determination circuit 16B can be confirmed every time the inverter is started from the length of the abnormality detection period 24.
1…直流電源、2…パワー半導体素子、3…三相インバータ、4…IGBT、5…ダイオード、6…エミッタセンス、7…検知抵抗、8…ゲート電源電圧、9…検知抵抗両端電圧、10…駆動回路、11…電源回路、12…低電圧検知回路、13…過電流検知回路、14A…検出信号(ゲート電源電圧)、14B…検出信号(検知抵抗両端電圧)、15B…基準電圧、15B…基準電圧、16A…比較器(第1判定回路)、16B…比較器(第2判定回路)、17A…出力信号(低電圧ロックアウト信号)、17B…出力信号(過電流検知信号)、20…遅延回路、21…変換回路、22…過電流相当電圧波形 DESCRIPTION OF SYMBOLS 1 ... DC power supply, 2 ... Power semiconductor element, 3 ... Three-phase inverter, 4 ... IGBT, 5 ... Diode, 6 ... Emitter sense, 7 ... Detection resistor, 8 ... Gate power supply voltage, 9 ... Voltage across detection resistor, 10 ... Drive circuit, 11 ... power supply circuit, 12 ... low voltage detection circuit, 13 ... overcurrent detection circuit, 14A ... detection signal (gate power supply voltage), 14B ... detection signal (voltage across detection resistor), 15B ... reference voltage, 15B ... Reference voltage, 16A ... comparator (first determination circuit), 16B ... comparator (second determination circuit), 17A ... output signal (undervoltage lockout signal), 17B ... output signal (overcurrent detection signal), 20 ... Delay circuit 21 ... Conversion circuit 22 ... Overcurrent equivalent voltage waveform

Claims (3)

  1. パワー半導体素子を駆動する駆動回路装置であって、
    制御信号に基づいて、前記パワー半導体素子をスイッチングさせるためのPWM信号をパワー半導体素子のゲートへ出力する駆動回路部と、
    前記パワー半導体素子のスイッチング動作に必要なゲート電源電圧を供給するための電源回路部と、
    前記ゲート電源電圧が低電圧か否かを検知する低電圧検知回路部と、
    前記パワー半導体素子に流れる過電流を検知する過電流検知回路部と、
    前記低電圧検知回路部の異常を判定する第1判定回路部と、
    前記過電流検知回路部の異常を判定する第2判定回路部と、を備え、
    前記第1判定回路部は、前記電源回路部の立ち上がり期間中に前記ゲート電源電圧を検出し、前記低電圧検知回路部の健全性を判定し、
    前記第2判定回路部は、前記第1判定回路部の検知結果に関する出力信号の電圧値と所定電圧と比較して前記過電流検知回路部の健全性を判定する駆動回路装置。
    A drive circuit device for driving a power semiconductor element,
    A drive circuit unit that outputs a PWM signal for switching the power semiconductor element to a gate of the power semiconductor element based on a control signal;
    A power supply circuit section for supplying a gate power supply voltage necessary for the switching operation of the power semiconductor element;
    A low voltage detection circuit unit for detecting whether the gate power supply voltage is a low voltage;
    An overcurrent detection circuit for detecting an overcurrent flowing in the power semiconductor element;
    A first determination circuit unit for determining an abnormality of the low voltage detection circuit unit;
    A second determination circuit unit for determining an abnormality of the overcurrent detection circuit unit,
    The first determination circuit unit detects the gate power supply voltage during a rising period of the power supply circuit unit, determines the soundness of the low voltage detection circuit unit ,
    The second determination circuit unit is a drive circuit device that compares the voltage value of the output signal related to the detection result of the first determination circuit unit with a predetermined voltage to determine the soundness of the overcurrent detection circuit unit.
  2. 請求項1に記載の駆動回路装置において、
    インバータ起動時に前記低電圧検知回路部から出力された低電圧ロックアウト信号を任意の時間だけ遅らせて出力する遅延回路と、
    前記遅延回路から出力された信号波形を過電流相当の電圧波形に変換する変換回路と、を備え、
    前記遅延回路および変換回路は、前記第2判定回路部の健全性判定に関わる前記異常検知信号を決定する駆動回路装置。
    The drive circuit device according to claim 1,
    A delay circuit that outputs the low-voltage lockout signal output from the low-voltage detection circuit unit at the time of inverter startup by delaying by an arbitrary time; and
    A conversion circuit that converts the signal waveform output from the delay circuit into a voltage waveform corresponding to an overcurrent, and
    The delay circuit and the conversion circuit, the drive circuit unit for determining the abnormality detection signal before SL related to health determination of the second determination circuit section.
  3. 請求項1に記載の駆動回路装置において、
    前記電源回路と、前記低電圧検知回路と、前記過電流検知回路とを内蔵するドライバICを備え、
    前記ドライバICはさらに、制御信号を低電圧側から高電圧側または高電圧側から低電圧側へ伝送する伝送回路も内蔵し、
    インバータ起動時に前記第2判定回路部の健全性を判定する駆動回路装置。
    The drive circuit device according to claim 1,
    A driver IC that incorporates the power supply circuit, the low voltage detection circuit, and the overcurrent detection circuit,
    The driver IC further includes a transmission circuit that transmits the control signal from the low voltage side to the high voltage side or from the high voltage side to the low voltage side,
    A drive circuit device that determines the soundness of the second determination circuit unit when the inverter is activated.
JP2014133501A 2014-06-30 2014-06-30 Drive circuit device Active JP6266451B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014133501A JP6266451B2 (en) 2014-06-30 2014-06-30 Drive circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014133501A JP6266451B2 (en) 2014-06-30 2014-06-30 Drive circuit device

Publications (2)

Publication Number Publication Date
JP2016012986A JP2016012986A (en) 2016-01-21
JP6266451B2 true JP6266451B2 (en) 2018-01-24

Family

ID=55229375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014133501A Active JP6266451B2 (en) 2014-06-30 2014-06-30 Drive circuit device

Country Status (1)

Country Link
JP (1) JP6266451B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795724A (en) * 1993-09-20 1995-04-07 Fujitsu Ltd Power unit having abnormal power supply detecting function
JP4792655B2 (en) * 2000-05-01 2011-10-12 富士電機株式会社 Intelligent power module
JP3808326B2 (en) * 2001-06-12 2006-08-09 三菱電機株式会社 Power converter
JP4488824B2 (en) * 2004-07-29 2010-06-23 株式会社日立製作所 Power converter
JP2008306285A (en) * 2007-06-05 2008-12-18 Toshiba Mitsubishi-Electric Industrial System Corp Controller of semiconductor switch
JP5537837B2 (en) * 2009-05-27 2014-07-02 サンデン株式会社 Motor control device

Also Published As

Publication number Publication date
JP2016012986A (en) 2016-01-21

Similar Documents

Publication Publication Date Title
US9209718B2 (en) Fail safe circuit
JP4177392B2 (en) Semiconductor power converter
US9154059B2 (en) Multilevel inverter
JP2007259533A (en) Protective circuit for semiconductor element
JP6220456B2 (en) Power converter
JP5780145B2 (en) Switching element driving circuit and driving device including the same
JP2008118834A (en) Surge reduction circuit and inverter device equipped with surge reduction circuit
US20190103863A1 (en) Driving Device
JP2009027872A (en) Semiconductor power converter
JP2008029060A (en) Semiconductor device
JP2006074908A (en) Control circuit for power semiconductor device and control integrated circuit
US9640978B2 (en) Protection circuit for an inverter as well as inverter system
JP2007336665A (en) Gate driving device and power conversion device equipped with it
JP5115440B2 (en) Power converter
JP6065597B2 (en) Power converter
JP6266451B2 (en) Drive circuit device
JP2016226132A (en) Electric power conversion system
JP6437122B2 (en) Inverter control device
JP5929959B2 (en) Load drive device
JP6230677B1 (en) Control device and control method for rotating electrical machine
JP6459519B2 (en) Protection device for power converter
JP2012217087A (en) Load drive device
JP4575876B2 (en) Inverter device and inverter system
JP2017005836A (en) Power conversion device
JP2007189756A (en) Short-circuit protector for power switching element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160608

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

R150 Certificate of patent or registration of utility model

Ref document number: 6266451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350